CN106463596B - 发光器件的成形方法 - Google Patents

发光器件的成形方法 Download PDF

Info

Publication number
CN106463596B
CN106463596B CN201580024877.7A CN201580024877A CN106463596B CN 106463596 B CN106463596 B CN 106463596B CN 201580024877 A CN201580024877 A CN 201580024877A CN 106463596 B CN106463596 B CN 106463596B
Authority
CN
China
Prior art keywords
layer
metal contact
contact layer
metal
method described
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580024877.7A
Other languages
English (en)
Other versions
CN106463596A (zh
Inventor
鞠振刚
刘伟
张雪亮
陈瑞添
纪云
张紫辉
希勒米·沃尔坎·德米尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanyang Technological University
Original Assignee
Nanyang Technological University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanyang Technological University filed Critical Nanyang Technological University
Publication of CN106463596A publication Critical patent/CN106463596A/zh
Application granted granted Critical
Publication of CN106463596B publication Critical patent/CN106463596B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

各个实施例提供了一种形成发光器件的方法。所述方法可进一步包括设置多层结构，其中所述多层结构依次包括衬底、第一导电类型的第一半导体层、有源层以及第二导电类型的第二半导体层，并且包括至少一个金属接触层，所述至少一个金属接触层在第一半导体层和第二半导体层的至少一个上形成。所述方法进一步包括在所述至少一个金属接触层上方形成至少一个沟槽，并且在所述至少一个沟槽中形成至少一个金属支撑物。

Description

发光器件的成形方法
相关申请的交叉引用
本申请要求2014年5月14日提交的美国临时申请号61/996,662的优先权，出于所有目的，该临时申请的全部内容通过引用并入本文中。
技术领域
实施例一般涉及发光器件以及形成发光器件的方法。
背景技术
发光二极管(LED)，例如，GaN(氮化稼)基LED被视为用于下一代固态照明的光源选择，并且在过去几十年来，该领域的研究和发展已经取得巨大的进展。高亮度GaN LED已经应用于各种用途，例如LCD的背光、交通标志、以及全彩显示器。
目前，GaN LED开始进入普通照明市场。为了加速渗入普通照明市场，需要进一步改善GaN LED的性能。例如，GaN LED在高功率操作下的功率转换效率必须更优，例如高于50％，以便使它们取代目前的荧光灯(其具有约20％的功率转换效率)，从而具有更好的顾客体验以及成本效益的益处。
对于进一步改善目前基于蓝宝石衬底的LED的效率，存在技术限制。由于电绝缘性质和不良的热导率(W/m·K)，基于蓝宝石的LED经常苦于存在不良的光萃取、不良的散热、高结温(>100℃)以及高功率操作下的大效率下降(efficiency droop)(>40％)。这些缺点为进一步改善高功率操作条件下的LED效率设置了严重的瓶颈。
因此，人们已经提出倒置式LED(Inverted LED)的概念来解决这些问题。倒置式LED为金属支撑物上的结构，其中从电极的相对侧来萃取光，这表示现代LED技术的技术水准具有许多无可比拟的优点，如相比传统的横向结构LED，其具有优良的热传导和光萃取。这些有前景的LED即使在高电流密度下操作也能具有极高的效率和极长的使用寿命。倒置式LED的原理是移除蓝宝石衬底，并且将LED附接至具有良好电传导率和热传导率的替代衬底。替代衬底将用作传导电流的电极和有效的散热路径。衬底移除后，能够对暴露的非故意掺杂的GaN(u-GaN)表面或者n型掺杂的GaN(n-GaN)表面进行粗化或者图案化，以提高光萃取效率。
然而，该技术并非能够简单直接地实现，且关键点在于衬底移除工艺。在移除蓝宝石之前，应当首先实现强且导电的支撑层，以便维持自支撑的(free standing)LED层并且防止在蓝宝石移除期间和之后造成的任何损坏。该支撑层可通过晶圆键合工艺来形成，在晶圆键合工艺，应用称为热超声倒装键合工艺的Au焊接工艺。
图1示出了制备具有倒置式结构的LED 100的方法。首先使用与横向芯片相同的工艺来制备LED晶粒110，例如包括台面蚀刻、金属焊盘沉积、镜面接触层沉积、晶粒切割等。LED晶粒110包括在蓝宝石衬底上依次形成的n-GaN层、MQW(多量子阱)层以及p-GaN层、以及分别在n-GaN层和p-GaN层上形成的n焊盘和p焊盘(包括透明欧姆接触层和反射镜)。将沉积有SiO2钝化层的LED晶粒110翻转，并且使用热超声倒置式键合工艺将p焊盘和n焊盘经由焊接凸块122(例如，Au凸块)和金属接触层124焊接或者键合至热沉(submount)120(如铜或者硅晶圆)。在将LED晶粒110键合至热沉120后，移除蓝宝石衬底(可能是图案化衬底)并且对其进行粗化。在衬底和n-GaN层之间的非故意掺杂层或者n-GaN层也可加以暴露并且粗化，以提高光萃取效率。将p焊盘和n焊盘形成在同一侧，从而光将不会被任何焊盘和金属线所阻挡，如图1所表示的发光路径所示。
然而，由于器件至热沉的热传导路径是通过一个或多个焊接凸块或者Au螺柱(Au螺柱的直径约为50-200μm)来完成，而焊接凸块或者Au螺柱的面积远小于整个器件的面积，因此Au焊接工艺提供了小的接触面积来用于散热。此外，Au焊接和热沉制备显著增加了LED的整体成本。相对而言，金属电镀是实现倒置式LED的粘合支撑板的一种便宜方式。然而，倒置式LED芯片的电极处于同一侧上，并且必须对它们进行隔离以形成最终的芯片。此外，对于金属电镀工艺来说，所有需要电镀的部分必须是导电的。这个要求阻碍了将金属电镀技术应用在倒置式LED制备工艺中。
发明内容
各个实施例提供了一种形成发光器件的方法。所述方法可包括提供多层结构，其中所述多层结构依次包括衬底、第一导电类型的第一半导体层、有源层以及第二导电类型的第二半导体层，并且包括至少一个金属接触层，所述至少一个金属接触层在第一半导体层和第二半导体层两者中的的至少一个上形成。所述方法进一步包括在所述至少一个金属接触层上方形成至少一个沟槽，并且在所述至少一个沟槽中形成至少一个金属支撑物。
附图说明
附图中，不同附图中的相同引用符号一般指相同部件。附图不一定按照比例绘制，而重点在于说明本发明的原理。在以下说明中，参考以下附图描述各个实施例，其中：
图1示出了制备具有倒置式结构的LED的方法；
图2示出了根据各个实施例来形成发光器件的方法流程图；
图3示出了根据各个实施例的示意图，该示意图示出了层结构的俯视图和截面图；
图4示出了根据各个实施例的示意图，该示意图示出了在倒置式工艺的台面蚀刻之后的层结构的俯视图和截面图；
图5示出了示意图，该示意图示出了在深蚀刻之后的层结构轮廓的俯视图和截面图；
图6示出了根据各个实施例的示意图，该示意图示出了形成有金属接触层的多层结构的轮廓的俯视图和截面图；
图7示出了根据各个实施例的示意图，该示意图示出了沉积有第一钝化层的多层结构的俯视图和截面图；
图8示出了根据各个实施例的示意图，该示意图示出了沉积有种子层的多层结构的俯视图和截面图；
图9示出了根据各个实施例的示意图，该示意图示出了形成有第二钝化结构的多层结构的俯视图和截面图；
图10示出了根据各个实施例的示意图，该示意图示出了形成有至少一个金属支撑物的多层结构的俯视图和截面图；
图11示出了根据各个实施例的示意图，该示意图示出了将蓝宝石衬底从LED晶圆移除的工艺的俯视图和截面图；
图12示出了示意图，该示意图示出了移除衬底之后的LED层结构，该LED层结构使用网状岛作为支撑物；
图13示出了根据各个实施例的示意图，该示意图示出了粗化工艺；
图14示出了根据各个实施例的示意图，该示意图示出了LED晶粒的分离；
图15示出了根据各个实施例的示意图，该示意图示出了图14中的倒置式晶粒的仰视图，该倒置式晶粒具有附接至蓝膜的铜支撑物；
图16示出了根据各个实施例的示意图，该示意图示出了发光器件。
具体实施方式
以下详细描述参考附图，这些附图说明性示出本发明可以实施的具体细节和实施例。充分详细地描述这些实施例，以使得本领域技术人员能够实施本发明。在不脱离本发明范围的情况下，可以采用其它实施例，以及可以进行结构和逻辑上的改变。各个实施例并不一定是相互排斥的，因为一些实施例能够与一个或多个其它实施例组合来形成新的实施例。
各个实施例提供了使用网状金属电镀技术来形成发光器件(例如倒置式高功率LED)的方法。比起传统技术，各个实施例形成金属支撑物(也称为网状金属岛)，作为用于随后制备工艺的支撑物。当将该方法应用至倒置式制备时，在图形化技术和网状金属岛的帮助下，可同时电镀p和n电极支撑物。比起传统的倒置式技术，金属支撑物与金属接触层有大很多的接触面积将允许好很多的散热。因此，各个实施例提供一种更具有成本效益和具有极大潜力来改善成品率和效率的方法。
应当理解的是，当在以下的描述中使用术语“上”、“上方”、“横向”、“顶部”、“底部”等时，这些术语是为了方便而使用并且有助于理解相对位置或方向，而不旨在限制任何装置或结构、或任何装置或结构的任何部件的取向。
图2示出了根据各个实施例来形成发光器件的方法流程图200。
在202，设置多层结构。该多层结构依次包括衬底、第一导电类型的第一半导体层、有源层以及第二导电类型的第二半导体层，并且包括在第一半导体层和第二半导体层的至少一个上形成的至少一个金属接触层。
在204，在至少一个金属接触层上方形成至少一个沟槽。
在206，在至少一个沟槽中形成至少一个支撑物。
根据各个实施例，多层结构为LED(发光二极管)结构。第一及第二半导体层和有源层连同至少一个金属接触层一起形成LED结构。
根据各个实施例，金属支撑物的面积基本上接近金属支撑物下方的金属接触层面积。金属支撑物的面积可指与金属接触层直接或间接接触的金属支撑物的底部表面面积。金属接触层的面积可指与金属支撑物直接或间接接触的金属接触层的顶部表面面积。
在各个实施例中，形成该至少一个沟槽，包括在多层结构上方形成钝化结构。钝化结构包括钝化部分，其限定该至少一个沟槽和/或连接相邻的沟槽。在示例性实施例中，两相钝化部分可限定其间的沟槽。在示例性实施例中，可通过其间的钝化部分连接或隔离两相邻沟槽。
在各个实施例中，所述方法可进一步包括切割或蚀刻穿过一个或多个钝化部分以形成至少一个发光器件晶粒。
在各个实施例中，钝化部分和至少一个金属支撑物共面。作为说明，当翻转多层结构以使衬底处于顶部时，共面的钝化部分和至少一个金属支撑物形成且用作为衬底支撑物。
在各个实施例中，每一钝化部可具有20μm至2mm范围内的宽度。
在各个实施例中，形成钝化结构可包括：在多层结构上沉积光刻胶层；以及将光刻胶层曝光和显影，使得将在至少一个金属接触层上的光刻胶部分移除以形成至少一个沟槽。
在各个实施例中，光刻胶层可沉积有10μm至500μm的厚度。
在各个实施例中，在形成至少一个金属支撑物后，可移除钝化结构，且将绝缘材料沉积进移除钝化结构的区域。
在各个实施例中，至少一个沟槽形成有10μm至500μm的深度或厚度。
在各个实施例中，在第一半导体层上的金属接触层上方形成的沟槽深度大于在第二半导体层上的金属接触层上方形成的沟槽，使得在第一半导体层上的金属接触层上方形成的沟槽具有比在第二半导体层上的金属接触层上方形成的沟槽更大的厚度。
在各个实施例中，至少一个金属支撑物形成的厚度远大于至少一个金属接触层的厚度，使得足够厚的金属支撑物可用作LED结构的金属衬底支撑。在各个实施例中，至少一个金属支撑物形成有10μm至500μm的厚度。
在各个实施例中，至少一个金属支撑物包括铜或银。
在各个实施例中，可使用电镀、电子束蒸镀、热蒸镀、物理气相沉积(PVD)、化学气相沉积(CVD)或者溅射沉积中的一种来形成至少一个金属支撑物。
在各个实施例中，所述方法进一步包括：在形成沟槽之前，在至少一个金属接触层上形成种子层。
在各个实施例中，形成种子层以增强后续金属支撑物沉积的粘附强度。种子层可包括选自以下的材料：Cu(铜)、Ni(镍)、W(钨)、Au(金)、TaN(氮化钽)、Ti(钛)、Pt(铂)、TiN(氮化钛)、Sn(锡)以及任何其它合适的金属。种子层324的厚度可为10nm至500nm。
可使用以下方法来沉积种子层：电子束沉积、溅镀、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、离子束沉积、电化学沉积或者任何其它合适的沉积方法。
在各个实施例中，在形成沟槽之前，所述方法可进一步包括：在多层结构上方形成进一步的钝化结构，使得将至少一个金属接触层基本暴露；以及在暴露的金属接触层上形成种子层。
在各个实施例中，形成进一步的钝化结构可进一步包括：在多层结构上沉积钝化层，以及蚀刻钝化层以基本暴露至少一个金属接触层。例如，可暴露至少一个金属接触层的整个顶面。
在各个实施例中，至少一个金属接触层可包括光反射层。光反射层也称为镜面层，其在可见光谱中具有90％及以上的高反射率。镜面层可包括Al(铝)、Ag(银)、Ti(钛)、Pt(铂)、Cr(铬)、Pd(钯)或具有高反射率的其它金属。
在各个实施例中，第一半导体上的至少一个金属接触层可包括一个或者多个表面布局，其包括点、交叉线或者交叉指。
在各个实施例中，至少一个金属接触层的厚度可为3nm至2000nm。
在各个实施例中，可使用以下方法中的一种来形成至少一个金属接触层：电子束沉积、溅镀、物理气相沉积、化学气相沉积、等离子增强化学气相沉积、离子束沉积、电化学沉积或者任何其它合适的沉积方法。
在各个实施例中，所述方法可进一步包括：蚀刻第二半导体层和有源层，使得暴露第一半导体层的至少一个第一部分，并且第一半导体层的至少一个第二部分保持由有源层和第二半导体层所覆盖。
在各个实施例中，在第一半导体层的至少一个第一部分上形成至少一个金属接触层。第一半导体层的第一部分上的至少一个金属接触层可称为第一导电类型的金属接触层。第一导电类型的金属接触层可包括或者可由Ti、Al、Pt、Pd、Cr、Au、ITO(氧化铟锡)或任何其它合适的金属、或导电金属氧化物制成。
在各个实施例中，在第二半导体层上形成至少一个金属接触层。在第二半导体层上形成的金属接触层可称为第二导电类型的金属接触层。第二导电类型的金属接触层可包括或可由Ni、Ag、Ti、Au、Pt、Pd、Al、W、Mo(钼)、Ta(钽)、TaN、难熔金属、金属合金、ITO(氧化铟锡)和任何其它合适的金属或任何这些材料的复合物中的至少一种制成。
在各个实施例中，在至少一个第一导电类型的金属接触层上方形成至少一个沟槽，并且在至少一个第二导电类型的金属接触层上方形成至少一个沟槽。在第一导电类型的金属接触层上方的沟槽和在第二导电类型的金属接触层上方的沟槽可同时或分开形成。在第一导电类型的金属接触层上方的沟槽所具有的深度可大于在第二导电类型的金属接触层上方的沟槽。
在各个实施例中，至少一个第一导电类型的金属支撑物形成在第一导电类型的金属接触层上方的至少一个沟槽中，并且至少一个第二导电类型的金属支撑物形成在第二导电类型的金属接触层上方的至少一个沟槽中。第一导电类型的金属支撑物和第二导电类型的金属支撑物可同时或分开形成。第一导电类型的金属支撑物所具有的厚度可大于第二导电类型的金属支撑物。
在各个实施例中，在刻蚀第二半导体层和有源层以暴露第一半导体层的至少一个部分之后，可形成至少一个隔离沟槽，其延伸穿过第一半导体层的至少一个第一部分。
在各个实施例中，可通过蚀刻第一半导体层的第一部分直到暴露衬底来形成隔离沟槽。
在各个实施例中，隔离沟槽可填充有钝化层。
在各个实施例中，所述方法可进一步包括沿至少一个隔离沟槽来切割或蚀刻多层结构以形成至少一个发光器件晶粒。
在各个实施例中，所述方法可进一步包括使用激光剥离、研磨或化学蚀刻中的一种来移除衬底。
在各个实施例中，多层结构可通过以下步骤来形成：在衬底上形成第一导电类型的第一半导体层、在第一半导体层上形成有源层、以及在有源层上形成第二导电类型的第二半导体层。
在各个实施例中，可使用金属有机化学气相沉积或者分子束外延来在衬底上生长第一半导体层、有源层以及第二半导体层中的一个或多个。
在各个实施例中，衬底可从包含以下材料的组中选择：蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铝(AlN)以及砷化镓(GaAs)。在各个实施例中，衬底可以是c面衬底，也称为(0001)衬底。在各个实施例中，衬底可涂覆有成核层，例如，GaN或AlGaN(氮化铝镓)成核层，以减轻衬底与后续沉积的氮化层之间的晶格失配。
在各个实施例中，在衬底上生长非故意掺杂层，且其夹在衬底和第一半导体层之间。移除衬底以暴露非故意掺杂层。在各个实施例中，可对暴露的非故意掺杂层进行粗化。
在各个实施例中，非故意掺杂层可包括非故意掺杂的氮化镓(u-GaN)层，用于减轻衬底与后续沉积的氮化层之间的晶格失配。
在各个实施例中，第一导电类型的第一半导体层可包括n型掺杂的氮化镓(n-GaN)层，或可包括其它合适的材料，如n型掺杂的氮化铝镓(n-AlGaN)层、n型掺杂的氮化铟镓(n-InGaN)层或n型掺杂的氮化铝镓铟(n-AlGaInN)层。n型掺杂剂可以是Si(硅)或Ge(锗)。
在各个实施例中，第二导电类型的第二半导体层可包括p型掺杂的氮化镓(p-GaN)层，或可包括其它合适的材料，如p型掺杂的氮化铝镓(p-AlGaN)层、p型掺杂的氮化铟镓(p-InGaN)层或p型掺杂的氮化铝镓铟(p-AlGaInN)层。p型掺杂剂可以是Mg(镁)、Be(铍)或Zn(锌)。
在各个实施例中，有源层可包括一个或多个夹在量子垒层之间的量子阱层。在各个实施例中，有源层可包括夹在量子垒层之间的单个量子阱层，称为单量子阱(SQW)结构，或者包括多个量子阱层，每一量子阱层夹在量子垒层之间，称为多量子阱(MQW)结构。量子阱层和量子垒层可按交替次序形成。
在各个实施例中，一个或多个量子阱层可包括氮化铟镓。可根据所需的发射波长来改变量子阱中的铟组分。量子阱层可以是非故意掺杂的。
在各个实施例中，量子垒层可包括氮化镓。量子垒层可以是非故意掺杂的或者可以掺杂有n型掺杂剂，如Si或Ge。
根据各个实施例，可以对n型和p型支撑物电镀一次，并且使n和p金属接触层完全接触金属支撑物。不像大部分电镀工艺那样一次仅电镀一个焊盘，在由钝化结构所提供的网状图案的帮助下，可在电镀工艺期间连接p和n金属支撑物，因此能够一次就电镀好它们。这使得LED层结构与金属支撑物完全接触，因此提供较好的散热。
不像传统工艺那样在整个晶圆层级或者完全分开的晶粒层级上完成金属衬底沉积，可在晶粒层级上进行各个实施例的金属支撑物沉积/电镀，其中钝化结构的钝化部分设置在晶粒和晶粒之间以将晶粒连接在一起。
不像传统技术那样通常通过切割整个铜晶圆来获得分离的晶粒，在各个实施例的方法中，只需要对钝化结构的钝化部分进行切割或蚀刻，由此实现简单的晶粒分离工艺，其具有低工作量和高产出。
不像传统技术那样通过临时衬底来将分离晶粒组装，在各个实施例中设置的钝化结构的钝化部分可用作为支撑物并且将所有晶粒保持在一起，这提供了制备工艺的自支撑组装。因此，各个实施例的方法简化了工艺、减少了成本以及改善了产出。
下面关于图3至14来描述用于形成发光器件的工艺的各个实施例。
图3示出了示意图300，其表示根据各个实施例的层结构的俯视图和截面图。
上述各个实施例对关于以下图3和16所述的实施例是有效的，并且反之亦然。
如图3所示，其示出了依次形成的衬底302、第一导电类型的第一半导体层304、有源层和第二类型的第二半导体层306。虽然出于说明目的将有源层和第二半导体层显示和标记为一层306，但是应当理解的是，有源层形成并且夹在第一半导体层304和第二半导体层306之间。图3中的层序列还可称为LED外延结构或LED晶圆。
在各个实施例中，可通过如下步骤形成LED外延结构：使用金属有机化学气相沉积或者分子束外延来在衬底302上生长第一半导体层304、有源层以及第二半导体层306。
在下述示例性实施例中，衬底302可以是蓝宝石衬底。第一半导体层304可以是n型掺杂层，例如n-GaN层。有源层306可以是InGaN/GaN有源层。第二半导体层306可以是p型掺杂层，例如p-GaN层。可以理解的是，各种其它合适的材料可用于相应层。
图4示出了根据各个实施例的示意图400，其表示在倒置式工艺的台面蚀刻之后的层结构的俯视图和截面图。
如图4所示，对于倒置式工艺，可以进行台面蚀刻，直到暴露n-GaN层304。
在各个实施例中，可蚀刻p-GaN层和有源层306，使得暴露n-GaN层304的至少一个第一部分308，并且n-GaN层304的至少一个第二部分310保持由有源层和p-GaN层306所覆盖。台面蚀刻可形成至少一个台面结构306，其可包括n-GaN层304的第一部分308和相邻的p-GaN层以及有源层306。
图5示出了示意图500，其表示在深蚀刻之后的层结构轮廓的俯视图和截面图。
如图5所示，可以进行深蚀刻，直到暴露衬底302。在各个实施例中，可蚀刻n-GaN层304的至少一个第一部分308，直到暴露衬底302，以形成至少一个隔离沟槽312。在各个实施例中，隔离沟槽312延伸穿过n-GaN层304的至少一个第一部分308，并且形成用于晶粒隔离以及后续工艺中的晶粒分离。
图6示出了根据各个实施例的示意图600，其表示形成有p金属接触层和n金属接触层的多层结构的轮廓的俯视图和截面图。
如图6所示，可将至少一个p金属接触层314沉积到p-GaN层306上。可将至少一个n金属接触层316沉积到n-GaN层304上，例如在n-GaN层304的第一部分308上。因此，p金属接触层314和n金属接触层316形成在相对于n-GaN层304和衬底302的同一侧。
p金属接触层314可包括欧姆接触层和光反射层(也称为镜面层)，并且可称为p金属镜面接触层314。p金属镜面接触层可具有90％及以上的高反射率。p金属镜面接触层314可包括或可由Ni、Ag、Ti、Au、Pt、Pd、Al、W、Mo、Ta、TaN、难熔金属、金属合金、ITO(氧化铟锡)和任何其它合适的金属或这些材料的复合物中的至少一种制成。p金属接触层314的厚度可为3nm至2000nm。可使用以下方法来沉积p金属接触层314：电子束沉积、溅镀、物理气相沉积、化学气相沉积、等离子增强化学气相沉积、离子束沉积、电化学沉积或者任何其它合适的沉积方法。
n金属接触层316可包括或者可由Ti、Al、Pt、Pd、Cr、Ti、Au、ITO或任何其它合适的金属、或导电金属氧化物制成。n金属接触层316还可包括镜面层，并且可称为n金属镜面接触层316。n金属镜面接触层可具有90％及以上的高反射率。n金属接触层316的厚度可为3nm至2000nm。可使用以下方法来沉积n金属接触层316：电子束沉积、溅镀、物理气相沉积、化学气相沉积、等离子增强化学气相沉积、离子束沉积、电化学沉积或者任何其它合适的沉积方法。
n金属镜面接触层316可设计成各种布局，如点、交叉线以及交叉指等或其组合。设计的经验法则是以最小面积达到最好的电流扩散，使得发光面积最大。鉴于p接触层314和n接触层316的同一侧结构，设置和形成n金属镜面接触层316以增强到达n接触区域的光的反射率。因此，相比传统的横向芯片设计，抑制了光阻挡问题。
在上述实施例中描述的包括衬底302、n-GaN层304、有源层和p-GaN层306、以及p金属接触层314和n金属接触层316的结构可称为多层结构320、或可称为LED结构320。
在各个实施例中，可在空气或N2/O2混合物中以约300-600℃进行约5分钟的短退火，以实现更好的欧姆接触。
图7示出了根据各个实施例的示意图700，其表示沉积有第一钝化结构的多层结构的俯视图和截面图。
如图7所示，可在多层结构320上方形成第一钝化结构322。在各个实施例中，形成并且图案化第一钝化结构322，使得基本暴露至少一个金属接触层。例如，p金属接触层314和/或n金属接触层316的顶面可基本暴露且无第一钝化结构。p金属接触层314和/或n金属接触层316的暴露面积可分别基本接近p金属接触层314和/或n金属接触层316的顶面面积。这可允许后续在金属接触层314、316上方形成的金属支撑物与金属接触层的接触面积足够大。
在各个实施例中，可通过以下步骤来形成第一钝化结构322：在多层结构320上沉积钝化层322，并且蚀刻钝化层322以基本暴露至少一个金属接触层314、316。
在各个实施例中，可形成钝化层322以填充隔离沟槽312。
在各个实施例中，钝化层322可沉积在相应台面结构的侧壁上，例如，沉积在隔离沟槽312的侧壁、金属接触层314、316的侧壁、p-GaN层和有源层306的侧壁上等。
图8示出了根据各个实施例的示意图800，其表示沉积有种子层的多层结构的俯视图和截面图。
如图8所示，种子层324可沉积在金属接触层314、316中的至少一个上，以增强后续金属沉积的粘附强度。种子层324可包括选自Cu、Ni、W、Au、TaN、Ti、Pt、TiN、Sn和任何其它合适金属的材料。种子层324的厚度可为10nm至500nm。可使用以下方法来沉积种子层324：电子束沉积、溅镀、物理气相沉积、化学气相沉积、等离子增强化学气相沉积、离子束沉积、电化学沉积或者任何其它合适的沉积方法。
在各个实施例中，可利用薄光刻胶来形成用于种子层沉积的网状岛图案。因此，使用光刻胶图案材料在至少一个金属接触层314、316的顶部上形成具有网状图案的种子层324。网状图案可具有许多变化，如两岛之间不同数量的网状连接(例如，沉积在金属接触层314、316的种子层部分)以及不同宽度的网状连接(例如，在相应结构304、306、314、316之间的钝化层322)。
图9示出了根据各个实施例的示意图900，其表示形成有第二钝化结构的多层结构的俯视图和截面图。
如图9所示，第二钝化结构330形成在多层结构320上方，例如在多层结构320上的第一钝化结构322上形成。第二钝化结构330可包括钝化部分332，其限定在至少一个金属接触层314、316上方的至少一个沟槽334和/或连接相邻的沟槽，如图9所示。
在各个实施例中，可通过如下步骤形成第二钝化结构330：在多层结构320上沉积光刻胶层336，并且将光刻胶层336曝光和显影，使得将在至少一个金属接触层3143、316和种子层324上的光刻胶部分移除以形成至少一个沟槽334。示例性地，可将厚图案化材料层336(如SU8或125nXT)旋涂到第一钝化结构322和种子层324的表面上。图案化材料层336可具有10μm至500μm的厚度。在曝光后，对图案化材料层336进行显影，其根据不同的烘烤工艺可能是不同的。在显影后，图案化结构330形成具有无图案化材料的沟槽334。
在各个实施例中，图案化材料层可包括光刻胶、氧化物、氮化物或者其它合适的介电材料。
第二钝化结构330显示为在第一钝化结构322的表面上的图案化结构。图案化材料壁的厚度可为10μm至500μm。沟槽334也称为网状岛区域(当后续在沟槽中电镀金属时，其形成网状岛)，其是暴露的，没有图案化材料。沟槽/网状岛区域334的尺寸(例如宽度)可为100μm至2mm。沟槽334的深度或岛区的厚度可为10μm至500μm。每一钝化部分332(也称为网状连接部分)的宽度可为20μm至2mm。钝化部分/网状连接332的厚度可为10μm至500μm。
在各个实施例中，形成在n金属接触层314上方的沟槽334具有比形成在p金属接触层314上方的沟槽334更大的深度或厚度，如图9所示。因此，后续形成在n金属接触层316上方的金属支撑物具有比形成在p金属接触层314上方的金属支撑物更大的厚度。
在各个实施例中，形成在n金属接触层316上方的沟槽334面积(例如，接触种子层324或n金属接触层316的沟槽334的底面面积)与n金属接触层316的面积(例如，接触种子层324或沟槽334的n金属接触层316的顶面面积)基本相等。形成在p金属接触层314上方的沟槽334面积(例如，接触种子层324或p金属接触层314的沟槽334的底面面积)与p金属接触层314的面积(例如，接触种子层324或沟槽334的p金属接触层314的顶面面积)基本相等。
图10示出了根据各个实施例的示意图1000，其表示形成有至少一个金属支撑物的多层结构的俯视图和截面图。
如图10所示，在形成图9中的第二钝化结构330以形成沟槽/网状岛区域334之后，至少一个金属支撑物344、346形成在至少一个沟槽334中。
示例性地，电镀金属支撑物344、346(也称为金属网状岛)来填充由第二钝化图案330所限定的沟槽334。形成用于p金属接触层314的金属支撑物344可称为p金属支撑物344或p电极344。形成用于n金属接触层316的金属支撑物346可称为n金属支撑物346或n电极346。p金属支撑物344和n金属支撑物346通过钝化部分/网状连接332来连接和隔离。
在各个实施例中，金属支撑物344、346可形成有10μm至500μm的厚度。在各个实施例中，n金属支撑物346可具有比p金属支撑物344更大的厚度。在各个实施例中，金属支撑物344、346的厚度远大于金属接触层314、316的厚度，使得厚金属支撑物344、346可用作LED结构的金属衬底支撑。
在各个实施例中，p金属支撑物344的面积(例如，接触种子层324或p金属接触层314的p金属支撑物344的底面面积)可基本上接近p金属接触层314的面积(例如，接触种子层324或者p金属支撑物344的p金属接触层314的顶面面积)，并且n金属支撑物346的面积(例如，接触种子层324或者n金属接触层316的n金属支撑物346的底面面积)可基本上接近n金属接触层316的面积(例如，接触种子层324或者n金属支撑物346的n金属接触层316的顶面面积)，以便在金属支撑物344、346和金属接触层314、316之间形成足够大的接触面积。
在各个实施例中，金属支撑物/网状岛344、346可具备优异导热性和优异导电性的性质。铜、银、或具备这些性质的其它合适金属可用作为用于金属支撑物/网状岛344、346的材料。
在示例性实施例中，铜电镀可用于将铜电镀进沟槽/网状岛区域334中，其中铜具有优良的导电性和导热性(401W/m·K)。可使用纯度为99％的五水硫酸铜作为电解质，并且可以使用如乐思化学(Enthone Chemistry)的320C等添加剂作为提高铜的电镀质量的添加剂。电镀电流密度的范围可设置为2A/dm2至20A/dm2。相应的电镀速率范围可为50μm/h至200μm/h。铜层344、346的厚度范围可为10μm至500μm。还可使用其它的金属沉积方法，如电子束蒸镀、热蒸镀、PVD、CVD或者溅射沉积，来沉积金属支撑物344、346。
在各个实施例中，金属支撑物344、346和第二钝化结构330的钝化部分332可以是共面的，如图10所示，以便例如当将多层结构翻转成朝下时用作支撑物或者金属衬底。
根据各个实施例形成的金属支撑物/网状岛344、346可用于多种目的。在第一方面中，金属支撑物/网状岛344和346可用作为发光器件的电极。在第二方面中，金属支撑物/网状岛344、346可用作为热沉和最终的支撑物。p金属支撑物344可具有比n金属支撑物346更大的面积并且可用于更有效地进行散热。在第三方面中，金属支撑物/网状岛344、346以及沟槽/网状连接332可用作将所有晶粒保持在一起以用于后续工艺的连接和支撑物。
根据各个实施例，可将金属支撑物344、346直接形成在金属接触层314、316上，以物理接触金属接触层314、316，而没有形成种子层324。
在各个实施例中，在金属支撑物沉积之后，可将第二钝化结构330保留作为隔离材料和附加的支撑材料。在各个实施例中，例如，如果用于第二钝化结构330的光刻胶材料不适用于隔离和支撑，则可使用丙酮作为溶剂来移除第二钝化结构330。可将绝缘材料(如强粘合剂和隔离材料)沉积到移除第二钝化结构330的区域中，以便填充在金属支撑物344、346之间的区域中。
图11示出了根据各个实施例的示意图1100，其表示将蓝宝石衬底从LED晶圆移除的工艺的俯视图和截面图。
如图11所示，将图10的LED层结构翻转以使得衬底302朝上。可使用激光剥离、研磨或化学蚀刻方法移除衬底302。
图12示出了示意图1200，其示出了移除蓝宝石衬底302之后的LED层结构，其使用网状岛344、346作为支撑物。
在各个实施例中，可沉积缓冲和聚结层(例如，非故意掺杂的GaN(u-GaN)层(未示出))并且将其夹在衬底和n-GaN层304之间。因此，在移除衬底302之后，可暴露u-GaN层。可不需要通过蚀刻来暴露n-GaN层304，因为可将n接触层316形成在n-GaN层304的另一侧。
图13示出了根据各个实施例的示意图1300，其示出了粗化工艺。
为了改善光萃取效率，可通过湿法蚀刻、或其它图案化技术(如例如光刻、纳米压印和纳米球光刻)来对暴露的u-GaN层的表面进行粗化。
在各个实施例中，可在移除衬底之后将n-GaN层302暴露，并且以类似的方式对暴露的n-GaN层302的表面进行粗化。
暴露的表面可粗化有图案350，其包括各种形状，如圆锥形、棱锥形、柱形和半球形，并且间距、直径和高度的尺寸范围在在100nm至5μm范围内。
图14示出了根据各个实施例的示意图1400，其示出了LED晶粒的分离。
在对u-GaN层的表面进行粗化和/或图案化之后，使用金属支撑物344、346作为金属衬底的LED晶粒可附接或者放置在蓝膜352上，并且可通过切割机或者化学蚀刻来分离，如图14所示。
在各个实施例中，可通过第二钝化结构330的钝化部分/网状连接332中的一个或多个来形成一个或多个LED晶粒。在各个实施例中，可沿着至少一个隔离沟槽312来进行切割或蚀刻以形成一个或多个LED晶粒。
在各个实施例中，可将填充在隔离沟槽312中的第一钝化结构322部分进行图案化并且移除，以将第二钝化结构330的钝化部分/网状连接332暴露。可切割或蚀刻钝化部分/网状连接332以分离LED晶粒。
图15示出了根据各个实施例的示意图1500，其表示图14中的倒置式晶粒的仰视图，其具有附接至蓝膜的铜支撑物。
如图15所示，将多个LED晶粒附接在蓝膜352上，在移除蓝膜352后，可将该多个LED晶粒分离成单颗芯片，如图16所示。
图16示出了根据各个实施例的发光器件晶粒或芯片1600。发光器件1600包括多层结构1620，多层结构1620依次包括第一导电类型的第一半导体层304(例如，n型掺杂层)、有源层以及第二导电类型的第二半导体层(例如，p型掺杂层)，并且具有在第一半导体层304和第二半导体层306中的至少一个上形成的至少一个金属接触层(例如，p金属接触层314和n金属接触层316)。发光器件1600进一步包括至少一个金属支撑物(例如，p金属支撑物344和n金属支撑物)，其形成在至少一个金属接触层314、316上方的至少一个沟槽中。
优选地，可将种子层324沉积在金属接触层314、316和金属支撑物344、346之间。
可通过钝化层322来对金属接触层314、316进行绝缘和连接。可通过进一步的钝化层336来对金属支撑物344、346进行绝缘和连接。
与p金属接触层314或优选的种子层324接触的p金属支撑物344的面积可基本上接近与p金属支撑物344或优选的种子层324接触的p金属接触层314的面积。与n金属接触层316或优选的种子层324接触的n金属支撑物346的面积可基本上接近与n金属支撑物346或优选的种子层324接触的n金属接触层316的面积。
在上面图3至15中所述的各个实施例表示了不止一个LED晶粒。但应当理解的是，根据上述各个实施例包括形成沟槽和金属支撑物的方法也可对单颗晶粒进行。
在上述各个实施例中公开的方法可用于光电子器件的制备中，如高功率LED、光电检测器、激光二极管和如双极晶体管等微电子器件。
根据上述各个实施例，提供了网状电镀技术，以用于在金属衬底上制备倒置式高功率LED。因此，可同时电镀p电极和n电极，以便该芯片的p接触和n接触与金属支撑物的接触面积几乎等于芯片大小。与p和n金属支撑物一起电镀的网状金属在电镀工艺期间连接并且在最终的芯片制备工艺中通过刻划或者蚀刻网状连接而轻易分离，这使导热面积增加至几乎为整个器件大小。比起传统的倒置式技术，这具有好得多的散热。此外，由于电镀的金属支撑物可同时用作为接触层、支撑物和热沉，这能够显著减少成本。
因此，各个实施例中的方法显著改善了散热效率、增加了产出、降低了成本并且对于高功率倒置式LED的大规模生产来说是很有前景的。
根据各个实施例，移除蓝宝石衬底并且对暴露的GaN表面进行粗化或者图案化以提高光萃取效率。可在形成于LED层结构和金属支撑衬底的金属接触层之间应用高反射镜面，这也可有助于提高光萃取效率。对于倒置式LED工艺，可在相对于衬底和n-GaN层的同一侧上形成n电极和p电极。因此，光线不会被任何焊盘和金属线所阻挡。该工艺不需要蚀刻u-GaN，并且厚很多的GaN层有助于较好的光萃取。
蓝宝石衬底的导热性很差(热导率约为41.9W/m·K)，并且LED由于结温增加而产生严重的效率下降，该结温增加是由蓝宝石衬底的大热阻所导致的。根据各个实施例，通过使用具有高热导率的金属支撑物，如铜金属支撑物(热导率约为401W/m·K)，LED中产生的热量能够有效散发出去并且能够保持LED的高效率。与传统倒置式工艺相比，p-GaN和热沉之间的接触面积大很多，这允许良好的散热。
在传统的技术中，整个晶圆层级的金属衬底沉积和金属衬底切割工艺是必须的。可能在LED晶圆中产生应力和弯曲，这会导致在移除蓝宝石衬底之后产生LED膜的龟裂和损伤。这将导致LED产生即时或潜在故障，并降低LED的产出和可靠性。进一步地，在金属衬底切割工艺期间容易产生金属粒子，这对于LED而言是严重的污染物并且可能导致电流泄露和短路的问题。这些因素可降低产出并且引起可靠性问题。
根据各个实施例，可使用网状连接在晶粒层级进行金属网状岛沉积，其有效抑制了应力和弯曲的产生。对于晶粒的分离来说，简单的切割工艺仅切割网状连接部分，这将大大减少金属颗粒污染的问题，从而改善了倒置式工艺的产出和可靠性。
根据各个实施例，网状连接的金属支撑物可同时用作支撑物和p以及n电极，其节省了在制备工艺期间额外的临时支撑晶圆的成本，并且因此减少了成本。对于倒置式工艺而言，将p和n电极焊盘均电镀为自支撑层，其避免了焊接工艺并且节省了用于Au螺柱金属和热沉的成本。结果，与倒装芯片工艺相比，制备成本可减少10至20％。因此各个实施例的方法具有成本效益和材料/工艺上的效率。
虽然本发明的内容已经参考具体实施例具体示出和描述，但是本领域的技术人员应该理解，在不脱离由所附权利要求限定的本发明的精神和范围的情况下，其中在形式和细节上可以有各种改变。因此，本发明的范围通过所附权利要求来表示，并且因此旨在涵盖落入权利要求的等同物的含义和范围内的所有变化。

Claims (33)

1.一种形成发光器件的方法，所述方法包括：
提供多层结构，所述多层结构依次包括衬底、第一导电类型的第一半导体层、有源层以及第二导电类型的第二半导体层，并且具有金属接触层，所述金属接触层形成在第一半导体层和第二半导体层两者中的每一个上，
在每一个金属接触层上方形成沟槽；
其中形成所述沟槽包括：在所述多层结构上方形成钝化结构，所述钝化结构包括钝化部分，所述钝化部分限定所述沟槽以及限定连接相邻沟槽的连接部分；以及
在沟槽和连接部分中形成金属支撑物。
2.根据权利要求1所述的方法，
其中所述金属支撑物的面积基本上接近金属支撑物下方的金属接触层面积。
3.根据权利要求1所述的方法，进一步包括：
切割或蚀刻穿过一个或多个所述钝化部分以形成至少一个发光器件晶粒。
4.根据权利要求1所述的方法，
其中所述钝化部分和金属支撑物共面。
5.根据权利要求1所述的方法，
其中每一所述钝化部具有20μm至2mm范围内的宽度。
6.根据权利要求1所述的方法，其中形成所述钝化结构包括：
在所述多层结构上沉积光刻胶层；以及
将所述光刻胶层曝光和显影，使得在所述金属接触层上的光刻胶层部分被移除，以形成所述沟槽。
7.根据权利要求6所述的方法，
其中所述光刻胶层可沉积10μm至500μm的厚度。
8.根据权利要求1所述的方法，进一步包括：
在形成所述金属支撑物之后，移除所述钝化结构；以及
将绝缘金属沉积进已移除钝化结构的区域。
9.根据权利要求1所述的方法，
其中所述沟槽形成有10μm至500μm的深度。
10.根据权利要求1所述的方法，
其中在所述第一半导体层上方的金属接触层上方形成的沟槽深度大于在所述第二半导体层上的金属接触层上方形成的沟槽深度，使得在第一半导体层上的金属接触层上方形成的金属支撑物厚度大于在所述第二半导体层上的金属接触层上方形成的金属支撑物厚度。
11.根据权利要求1所述的方法，
其中所述金属支撑物形成有10μm至500μm的厚度。
12.根据权利要求1所述的方法，
其中所述金属支撑物包括铜或银。
13.根据权利要求1所述的方法，进一步包括：
使用电镀、电子束蒸镀、热蒸镀、物理气相沉积、化学气相沉积或者溅射沉积中的一种来形成金属支撑物。
14.根据权利要求1所述的方法，进一步包括：
在形成所述沟槽之前，在金属接触层上形成种子层。
15.根据权利要求14所述的方法，进一步包括：
在形成所述沟槽之前，在所述多层结构上方形成进一步的钝化结构，使得将所述金属接触层基本暴露；以及
在所述暴露的金属接触层上形成种子层。
16.根据权利要求15所述的方法，其中形成所述进一步钝化结构包括：
在所述多层结构上沉积钝化层，以及
对所述钝化层进行蚀刻以将所述金属接触层基本暴露。
17.根据权利要求1所述的方法，
其中所述金属接触层包括光反射层。
18.根据权利要求1所述的方法，
其中在所述第一半导体上的金属接触层包括一个或者多个表面布局，所述表面布局包括点、交叉线或交叉指。
19.根据权利要求1所述的方法，进一步包括：
使用电子束沉积、溅镀、物理气相沉积、化学气相沉积、离子束沉积、或者电化学沉积，来形成所述金属接触层。
20.根据权利要求1所述的方法，进一步包括：
蚀刻所述第二半导体层和有源层，使得将所述第一半导体层的至少一个第一部分暴露，并且所述第一半导体层的至少一个第二部分保持由所述有源层和第二半导体层所覆盖。
21.根据权利要求20所述的方法，进一步包括：
在所述第一半导体层的至少一个第一部分上形成金属接触层。
22.根据权利要求20所述的方法，进一步包括：
在所述第二半导体层上形成金属接触层。
23.根据权利要求20所述的方法，进一步包括：
在刻蚀所述第二半导体层和有源层以将所述第一半导体层的至少一个第一部分暴露之后，形成延伸穿过所述第一半导体层的至少一个第一部分的至少一个隔离沟槽。
24.根据权利要求23所述的方法，
其中通过蚀刻所述第一半导体层的第一部分直到暴露衬底来形成所述隔离沟槽。
25.根据权利要求23所述的方法，
其中所述隔离沟槽填充有钝化层。
26.根据权利要求25所述的方法，进一步包括：
沿所述至少一个隔离沟槽来切割或蚀刻多层结构以形成至少一个发光器件晶粒。
27.根据权利要求1所述的方法，进一步包括：
使用以下方法中的一种来移除衬底：激光剥离、研磨或化学蚀刻。
28.根据权利要求27所述的方法，
其中将非故意掺杂层夹在所述衬底和第一半导体层之间；
其中移除所述衬底以将非故意掺杂层暴露。
29.根据权利要求28所述的方法，进一步包括：
对所述暴露的非故意掺杂层进行粗化。
30.根据权利要求28所述的方法，
其中所述非故意掺杂层包括非故意掺杂的氮化镓层。
31.根据权利要求1所述的方法，
其中所述第一半导体层包括n型掺杂的氮化镓层、n型掺杂的氮化铝镓层、n型掺杂的氮化铟镓层或n型掺杂的氮化铝镓铟层。
32.根据权利要求1所述的方法，
其中所述第二半导体层包括p型掺杂的氮化镓层、p型掺杂的氮化铝镓层、p型掺杂的氮化铟镓层或p型掺杂的氮化铝镓铟层。
33.根据权利要求1所述的方法，
其中所述有源层包括由量子垒层夹住的一个或多个量子阱层。
CN201580024877.7A 2014-05-14 2015-05-07 发光器件的成形方法 Expired - Fee Related CN106463596B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461996662P 2014-05-14 2014-05-14
US61/996,662 2014-05-14
PCT/SG2015/050100 WO2015174924A1 (en) 2014-05-14 2015-05-07 Method of forming a light-emitting device

Publications (2)

Publication Number Publication Date
CN106463596A CN106463596A (zh) 2017-02-22
CN106463596B true CN106463596B (zh) 2019-07-09

Family

ID=54480318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580024877.7A Expired - Fee Related CN106463596B (zh) 2014-05-14 2015-05-07 发光器件的成形方法

Country Status (4)

Country Link
EP (1) EP3143648A4 (zh)
CN (1) CN106463596B (zh)
TW (1) TW201547053A (zh)
WO (1) WO2015174924A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017106410A1 (de) * 2017-03-24 2018-09-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
TWI633681B (zh) * 2017-06-09 2018-08-21 美商晶典有限公司 微發光二極體顯示模組的製造方法
CN107293623A (zh) * 2017-07-12 2017-10-24 厦门乾照光电股份有限公司 一种led芯片及其制备方法
DE102018119688B4 (de) * 2018-08-14 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement mit einem ersten Kontaktelement, welches einen ersten und einen zweiten Abschnitt aufweist sowie Verfahren zur Herstellung des optoelektronischen Halbleiterbauelements
CN111933765B (zh) * 2020-07-03 2022-04-26 厦门士兰明镓化合物半导体有限公司 微型发光二极管及制作方法，微型led显示模块及制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2194586A1 (en) * 2008-12-08 2010-06-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN102881811A (zh) * 2011-07-12 2013-01-16 株式会社东芝 半导体发光器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
JP5281612B2 (ja) * 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2194586A1 (en) * 2008-12-08 2010-06-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN102881811A (zh) * 2011-07-12 2013-01-16 株式会社东芝 半导体发光器件

Also Published As

Publication number Publication date
CN106463596A (zh) 2017-02-22
EP3143648A1 (en) 2017-03-22
WO2015174924A1 (en) 2015-11-19
EP3143648A4 (en) 2017-09-27
TW201547053A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
CN104538507B (zh) 用于制备半导体发光装置的方法
CN103378240B (zh) 发光器件和发光器件封装件
CN106463596B (zh) 发光器件的成形方法
EP1941556B1 (en) Semiconductor light-emitting device with metal support substrate
JP5881689B2 (ja) 発光素子チップ及びその製造方法
US20060154393A1 (en) Systems and methods for removing operating heat from a light emitting diode
CN101840967A (zh) 铟镓铝氮半导体发光器件及其制备方法
US20080315220A1 (en) High Light Efficiency Solid-State Light Emitting Structure And Methods To Manufacturing The Same
JP2012084933A (ja) 発光素子及びその製造方法
TW200834698A (en) Die separation
WO2001091196A1 (fr) Dispositif electroluminescent, semi-conducteur, a base de compose nitrure du groupe iii et son procede de production
TW201128803A (en) Devices on textured substrates and methods for fabricating semiconductive devices
CN112186079A (zh) 垂直结构led芯片的制备方法
CN105742450A (zh) 照射出特定平面几何图形光斑的led芯片的制备方法及结构
TW201304187A (zh) 具有電鍍支撐基板之固態光電裝置
US20150372207A1 (en) Semiconductor light emitting device package
US7910389B2 (en) Vertical semiconductor light-emitting device and method of manufacturing the same
KR20080053180A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
US20140014999A1 (en) Solid state lighting devices with low contact resistance and methods of manufacturing
TW201212287A (en) Semiconductor light emitting device and method for manufacturing the semiconductor light emitting device
KR20090079122A (ko) 반사 구조물 및 이를 구비하는 발광 장치
TWI307175B (en) Non-substrate light emitting diode and fabrication method thereof
CN204144301U (zh) 一种垂直结构发光二极管
TW201246603A (en) Solid state lighting devices with reduced dimensions and methods of manufacturing
TW201019505A (en) Opto-electronic device structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190709

Termination date: 20210507

CF01 Termination of patent right due to non-payment of annual fee