CN106462712B - 信息处理装置、信息处理方法和电子设备 - Google Patents

信息处理装置、信息处理方法和电子设备 Download PDF

Info

Publication number
CN106462712B
CN106462712B CN201580024646.6A CN201580024646A CN106462712B CN 106462712 B CN106462712 B CN 106462712B CN 201580024646 A CN201580024646 A CN 201580024646A CN 106462712 B CN106462712 B CN 106462712B
Authority
CN
China
Prior art keywords
data
event
information processing
information processor
storage section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580024646.6A
Other languages
English (en)
Other versions
CN106462712A (zh
Inventor
若林正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN106462712A publication Critical patent/CN106462712A/zh
Application granted granted Critical
Publication of CN106462712B publication Critical patent/CN106462712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575—Secure boot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2135—Metering

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

本公开的信息处理装置配备有：只读的第一存储部，预先存储第一数据，并且在第一事件之后限制读取第一数据；运算部，通过使用密钥数据执行编码和解码中的一者或两者，并且在第二事件之后限制待使用的密钥数据的变化；第二存储部，可读且可写，并包括多个存储区，针对多个存储区中的每个设定访问条件，第二存储部在第三事件之后限制访问条件的变化；以及信息处理器，通过控制第一存储部、运算部和第二存储部执行信息处理。

Description

信息处理装置、信息处理方法和电子设备
技术领域
本公开涉及处理包括秘密信息的信息的信息处理装置、信息处理方法和包括此信息处理装置的电子设备。
背景技术
电子设备经常存储诸如专属于设备的识别信息和密钥数据的秘密信息。电子设备每个均通过使用秘密信息执行各种处理。在此类电子设备中，期望保护该秘密信息并增强安全性。
已提出增强安全性的方法的各种技术。例如，专利文献1公开了经配置防止加密密钥输出到数据总线中，由此改善安全性的编码器。此外，例如，专利文献2公开了防止在存储器单元中未授权重写和擦除信息的存储装置。进一步地，例如，专利文献3公开了被配置为限制通过硬件写入数据由此改善安全性的EEPROM(电可擦写可编程只读存储器)。此外，例如，专利文献4公开了通过跳线限制到PROM的写入由此改善安全性的PROM(可编程只读存储器)。
引用列表
专利文献
专利文献1：日本未经审查的专利申请公布No.2002-149493
专利文献2：日本未经审查的专利申请公布No.2001-283594
专利文献3：日本未经审查的专利申请公布No.H5-266681
专利文献4：日本未经审查的专利申请公布No.H5-250267
发明内容
如上所述，在电子设备中，经常希望高度安全性，并期望安全性的进一步改善。
因此希望提供每个都允许增强安全性的信息处理装置、信息处理方法和电子设备。
根据本公开的实施例的信息处理装置包括第一存储部、运算部、第二存储部和信息处理器。第一存储部用于只读，并且预先存储第一数据，并且在第一事件之后限制读取第一数据。运算部通过使用密钥数据执行编码和解码中的一者或两者，并且在第二事件之后限制待使用的密钥数据的变化。第二存储部可读且可写，并包括多个存储区，针对多个存储区中的每个设定访问条件。第二存储部在第三事件之后限制访问条件的变化。信息处理器控制第一存储部、运算部和第二存储部以执行信息处理。
根据本公开的实施例的信息处理方法包括：在第一事件之后，通过只读的第一存储部限制读取第一数据；在第二事件之后，通过运算部限制待使用的密钥数据的变化，该运算部通过使用密钥数据执行编码和解码中的一者或两者；以及在第三事件之后，通过第二存储部限制访问条件的变化，该第二存储部可读且可写，并且针对多个存储区中的每个设定访问条件。
根据本公开的实施例的电子设备包括前述信息处理装置，并可对应于例如但不限于智能电话、电子书、PDA(个人数字助理)、HDD(硬盘驱动器)播放器、HDD记录器、各种磁盘的播放器和记录器、内容输送***，以及游戏机。
在根据本公开的实施方式的信息处理装置、信息处理方法和电子设备中，第一存储部预先存储第一数据，运算部通过使用密钥数据执行编码和解码中的一者或两者，并且在第二数据存储部上执行数据的读取和写入。在此场合，在第一存储部中，在第一事件之后限制读取第一数据，并且运算部中在第二事件之后限制将要使用的密钥数据的变化。进一步地，在第二存储部中限制访问条件的变化。
根据本公开的实施例的信息处理装置、信息处理方法和电子设备，在第一存储部中在第一事件之后限制读取第一数据；在运算部中在第二事件之后限制待使用的密钥数据的变化；并且在第二存储部中限制访问条件的变化。这使得能够增强安全性。注意，这里描述的效果是非限制性的。通过本技术实现的效果可以是在本公开中描述的效果中的一个或多个。
附图说明
[图1]图1是示出根据本公开的实施方式的信息处理装置的配置实例的框图。
[图2]图2是示出图1所示的信息处理装置的操作实例的时序图。
[图3]图3是示出图1所示的ROM的操作实例的流程图。
[图4]图4是示出图1所示的解码器的操作实例的流程图。
[图5]图5是示出图1所示的RAM的操作实例的流程图。
[图6]图6是示出图1所示的信息处理装置的操作实例的流程图。
[图7]图7是示出根据修改例的ROM的操作实例的流程图。
[图8]图8是示出根据修改例的解码器的操作实例的流程图。
[图9]图9是示出根据修改例的RAM的操作实例的流程图。
[图10]图10是根据实施方式的信息处理装置应用到的智能电话的外观配置的透视图。
具体实施方式
在下文中，参考附图详述本公开的一些实施方式。注意按以下顺序给出描述。
1.实施方式
2.应用实例
(1.实施方式)
[配置实例]
图1示出根据实施方式的信息处理装置的配置实例。注意，根据本公开的实施方式的信息处理方法和电子设备可以通过本实施方式实施，并因此其描述一起给出。信息处理装置1包括闪存ROM(只读存储器)50和信息处理芯片10。
闪存ROM 50存储由信息处理装置1执行的程序。更具体地，闪存ROM 50存储引导加载程序BL、操作***OS和应用程序软件AP。引导加载程序BL是在信息处理装置1加电之后首先执行的程序，并且在创建操作***OS的执行环境后激活操作***OS。操作***OS是所谓基础软件，并控制信息处理装置1的相应模块的操作。在此实例中，操作***OS被编码并存储在闪存ROM 50中。也就是说，在此实例中，操作***OS被编码以减小操作***OS的数据被恶意第三方改变的风险。应用程序软件AP与操作***一起操作以获得特定功能。
图2示意示出信息处理装置1的操作实例。在信息处理装置1加电之后，首先，信息处理装置1从闪存ROM 50读取引导加载程序BL，并在引导期P1中执行引导加载程序BL。随后，信息处理装置1从闪存ROM 50读取操作***OS，并对操作***OS解码，并且此后激活操作***OS。此后，信息处理装置1响应于来自用户的指令从闪存ROM 50读取应用程序软件AP，并激活应用程序软件AP。
信息处理芯片10包括信息处理器11、ROM 20、解码器30、RAM(随机访问存储器)40、接口12和网络接口13。信息处理芯片10可以是单不限于经配置具有这些模块的一个芯片。注意信息处理芯片10不限于此。可替换地，例如，每个经配置具有这些模块中对应一个的芯片可布置在基板上。
信息处理器11为所谓的处理器，并执行程序(诸如引导加载程序BL、操作***OS和应用程序软件AP)以处理信息。信息处理器11耦接到总线14，并使其能够通过总线14控制其他模块。
ROM 20为只读存储装置。ROM 20耦接到总线14并由信息处理器11通过总线14控制以输出预先存储在其中的数据。ROM 20包括存储部22和访问控制器21。
存储部22存储数据。在该实例中，存储部22预先存储密钥数据KEY和认证数据库DB。密钥数据KEY和认证数据库DB在信息处理器11执行引导加载程序BL时读取。密钥数据KEY用来解码存储在闪存ROM 50中的已编码操作***OS。认证数据库DB用来认证操作***OS是否被授权。密钥数据KEY和认证数据库DB应被隐藏以改善安全性。
访问控制器21控制对存储在存储部22中的密钥数据KEY和认证数据库DB的访问。更具体地，在该实例中，在信息处理器11激活引导加载程序BL并读取密钥数据KEY和认证数据库DB预定次数之后，访问控制器21禁止进一步读取。例如，在其中密钥数据KEY和认证数据库DB的总数据量为8千位并且ROM 20的读取访问单元为32位的情况下，访问控制器21将可允许读取次数设置为256(＝8k/32)。因此，不允许信息处理器11在密钥数据KEY和认证数据库DB被读取预定次数之后从存储部22读取密钥数据KEY和认证数据库DB。换句话说，不允许信息处理装置1在引导期P1完成后从存储部22读取密钥数据KEY和认证数据库DB。
解码器30解码已编码数据。解码器30耦接到总线14并由信息处理器11通过总线14控制以输出经解码数据。解码器30包括解码处理器32、密钥数据存储部33和控制器31。
解码处理器32执行解码过程。更具体地，解码处理器32可通过使用密钥数据KEY解码例如已编码操作***OS，如后面所述。注意解码处理器32不仅对操作***OS解码，而且通过使用各种密钥数据解码其他各种已编码程序和数据。
密钥数据存储部33可使用例如RAM(随机访问存储器)或触发器来配置，并存储将要由解码处理器32在解码过程中使用的数据。在信息处理器11执行引导加载程序BL时，密钥数据写入到密钥数据存储部33。
控制器31控制解码处理器32和密钥数据存储部33。在此场合，控制器31控制对密钥数据存储部33的访问。更具体地，在此实例中，在信息处理器11激活引导加载程序BL并将密钥数据写入到密钥数据存储部33预定次数之后，控制器31禁止进一步写入。例如，在密钥数据的数据量为128位并且对密钥数据存储部33的写入访问单元为32位的情况下，控制器31将对密钥数据存储部33的可允许写入次数设置为4(＝128/32)。因此，不允许信息处理器11在密钥数据写入到密钥数据存储部33预定次数之后将密钥数据写入到密钥数据存储部33。换句话说，不允许信息处理器11在引导期P1完成后改变密钥数据存储部33中的密钥数据。
RAM 40为可读且可写的存储装置。RAM 40耦接到总线14并由信息处理器11通过总线14控制以存储数据。换句话说，RAM 40充当信息处理器11的所谓工作存储器。RAM 40包括存储部42和访问控制器41。
存储部42存储数据。存储在存储部42中的数据包括应被隐藏的数据。存储部42可被分区成例如多个存储区，并且访问条件可基于访问条件数据DA(后面描述)为存储区中的每个设定。
访问控制器41控制对存储部42的访问。访问控制器41具有访问条件数据DA。访问条件数据DA可包括例如访问条件，诸如引导加载程序BL的写-读可访问性和操作***OS的写-读可访问性。访问条件数据DA在信息处理器11执行引导加载程序BL时设置。这可以使得信息处理器11能够设定例如在执行引导加载程序BL时可访问的存储区和在执行操作***OS时可访问的存储区。
在此场合，在该实例中，在信息处理器11激活引导加载程序BL并且设定访问条件数据DA预定次数之后，访问控制器41禁止进一步设定访问条件数据DA。因此，在设定访问条件数据DA预定次数之后不允许信息处理器11设定访问条件数据DA。也就是说，不允许信息处理装置1在引导期P1完成后改变访问条件数据DA。
接口12是与信息处理芯片10外部的装置交换数据的接口。接口12耦接到总线14，并且例如，信息处理器11可通过总线14和接口12从闪存ROM 50读取程序(诸如引导加载程序BL、操作***OS和应用程序软件AP)，并可通过总线14和接口12控制一些其他外部装置(未示出)。
网络接口13可以是与例如服务器(未示出)在网络上交换数据的接口。网络接口13耦接到总线14，并且例如，信息处理器11可通过总线14和网络接口13执行与例如服务器的通信，以允许例如下载各种数据。
这里，ROM 20相当于本公开中“第一存储部”的特定实例，并且RAM40相当于本公开中“第二存储部”的特定实例。解码器30相当于本公开中“运算部”的特定实例。
[操作和工作]
在下文中，根据本实施方式给出信息处理装置1的操作和工作的描述。(整体操作的概述)
首先，参考图1给出信息处理装置1的整体操作的概述的描述。闪存50存储程序(诸如引导加载程序BL、操作***OS和应用程序软件AP)。信息处理器11执行程序以处理信息。ROM 20的存储部22存储密钥数据KEY和认证数据库DB。ROM 20的访问控制器21控制在存储部22中对密钥数据KEY和认证数据库DB的访问。解码器30的解码处理器32执行解码处理。解码器30的密钥数据存储部33存储将要由解码处理器32在解码过程中使用的密钥数据。解码器30的控制器31控制解码处理器32和密钥数据存储部33。RAM 40的存储部42存储数据。RAM40的访问控制器41通过使用访问条件数据DA控制对存储部42的访问。接口12与信息处理芯片10外部的装置交换数据。网络接口13与例如网络上的服务器交换数据。
(ROM 20、解码器30和RAM 40的操作)
ROM 20、解码器30和RAM 40的操作在引导期P1中发生预定事件之后受限制。细节在下面给出。
图3示出ROM 20的访问控制器21的操作的流程图。在密钥数据KEY和认证数据库DB读取预定次数之后，ROM 20的访问控制器21禁止进一步读取。该操作在下面详述。
首先，访问控制器21响应于来自信息处理器11的请求从存储部22读取密钥数据KEY和认证数据库DB(步骤S1)。
随后，访问控制器21确定密钥数据KEY和认证数据库DB是否已被读取预定次数(步骤S2)。在密钥数据KEY和认证数据库DB没有被读取预定次数的情况下(在步骤S2中“N”)，访问控制器21的操作返回到步骤S1。
在步骤S2中，在密钥数据KEY和认证数据库DB已被读取预定次数的情况下(在步骤S2中“Y”)，访问控制器21禁止从存储部20读取密钥数据KEY和认证数据库DB(步骤S3)。
因此，该流程完成。
图4示出解码器30的控制器31的操作的流程图。在密钥数据写入到密钥数据存储部33预定次数之后，解码器30的控制器31禁止进一步写入。该操作在下面详述。
首先，控制器31响应于来自信息处理器11的请求将密钥数据写入到密钥数据存储部33，以使得解码处理器32通过使用密钥数据来执行解码处理(步骤S11)。
随后，控制器31确定密钥数据是否已被写入预定次数(步骤S12)。在密钥数据没有被写入预定次数的情况下(在步骤S12中“N”)，控制器31的操作返回到步骤S11。
在步骤S12中，在密钥数据已被写入预定次数的情况下(在步骤S12中“Y”)，控制器31禁止写入密钥数据(步骤S13)。
因此，该流程完成。
图5示出RAM 40的访问控制器41的操作的流程图。在RAM 40的访问控制器41设定访问条件数据DA预定次数之后，访问控制器41禁止进一步设定访问条件数据DA。该操作在下面详述。
首先，访问控制器41响应于来自信息处理器11的请求设定访问条件数据DA，以通过使用访问条件数据DA执行写入数据到存储部42和从存储部42读取数据(步骤S21)。
随后，访问控制器41确定访问条件数据DA是否已被设定预定次数(步骤S22)。在访问条件数据DA没有被设定预定次数的情况下(在步骤S22中“N”)，访问控制器41的操作返回到步骤S21。
在步骤S22中，在访问条件数据DA已经被设定预定次数的情况下(在步骤S22中“Y”)，访问控制器41禁止设定访问条件数据DA(步骤S23)。
因此，该流程完成。
(信息处理装置1的操作)
图6示出信息处理装置1的操作实例的流程图。信息处理装置1首先激活引导加载程序BL，并然后将已编码操作***OS解码，并认证已解码操作***OS。此后，信息处理装置1激活操作***OS。该操作在下面详述。
首先，信息处理器11激活引导加载程序BL以设定RAM 40的访问条件数据DA(步骤S31)。更具体地，首先，信息处理器11从闪存ROM 50读取引导加载程序BL的数据并激活引导加载程序BL。随后，信息处理器11设定RAM 40的访问条件数据DA以设定在执行引导加载程序BL时可访问的存储区。此后，信息处理器11通过使用存储区作为工作存储器来执行信息处理。
随后，信息处理器11将密钥数据KEY写入到解码器30的密钥数据存储部33(步骤S32)。更具体地，信息处理器11从ROM 20读取密钥数据KEY，并将密钥数据KEY写入到解码器30的密钥数据存储部33。
随后，解码器30的控制器31禁止将密钥数据写入到密钥数据存储部33(步骤S33)。换而言之，在步骤S32中，信息处理器11已将密钥数据KEY写入到密钥数据存储部33预定次数。因此，控制器31禁止进一步写入密钥数据。
随后，解码器30通过使用密钥数据KEY解码操作***OS(步骤S34)。更具体地，首先，信息处理器11从闪存ROM 50读取已编码操作***OS的数据。此后，解码器30通过使用存储在密钥数据存储部33中的密钥数据KEY解码操作***OS。
随后，信息处理器11通过使用认证数据库DB认证操作***OS(步骤S35)。更具体地，信息处理器11从ROM 20读取认证数据库DB，并对在步骤S34中解码的操作***OS执行认证处理。
随后，ROM 20的访问控制器21禁止从存储部22读取密钥数据KEY和认证数据库DB(步骤S36)。换而言之，在步骤S32和S35中，信息处理器11已读取密钥数据KEY和认证数据库DB预定次数。因此，访问控制器21禁止进一步读取密钥数据KEY和认证数据库DB。
随后，信息处理器11设定RAM 40的访问条件数据DA(步骤S37)。更具体地，信息处理器11设定访问条件数据DA以设定在接下来执行操作***OS时可访问的存储区。此后，信息处理器11通过使用设定的存储区作为工作存储器来执行信息处理。
随后，RAM 40的访问控制器41禁止设定访问条件数据DA(步骤S38)。换而言之，在步骤S31和S37中，信息处理器11已设定访问条件数据DA预定次数。因此，访问控制器41禁止进一步设定访问条件数据DA。
随后，信息处理器11激活操作***OS(步骤S39)。更具体地，信息处理器11基于操作***OS的解码和认证数据激活操作***OS。
如上所述，在信息处理装置1中，ROM 20、解码器30和RAM 40在引导期P1中发生预定事件之后限制它们的操作。更具体地，在读取密钥数据KEY和认证数据库DB预定次数之后，ROM 20的访问控制器21禁止进一步读取。在密钥数据写入到密钥数据存储部33预定次数之后，解码器30的控制器31禁止进一步写入。在设定访问条件数据DA预定次数之后，RAM40的访问控制器41禁止进一步设定访问条件数据DA。此外，具体地，在信息处理装置1中，信息处理器11仅在引导期P1中执行从ROM 20读取密钥数据KEY和认证数据库DB、在解码器30中写入密钥数据，以及在RAM 40中设定访问条件数据DA。因此，在信息处理装置1中，操作***OS不使用秘密信息(诸如密钥数据KEY和认证数据库DB)。这使得即使操作***OS具有安全漏洞也能够减小将秘密信息传递到第三方的风险并增强安全性。
具体地，操作***趋于总代码量逐年增长。因此，在工作负载和工作小时方面，已变得难以检查操作***没有安全漏洞。在信息处理装置1中，安全信息不***作***OS而是被引导加载程序BL覆盖。通常的引导加载程序的总代码量远小于通常的操作***的总代码量，因此容易检查引导加载程序中的安全漏洞。因此，信息处理装置1能够实现具有较高安全性的***。
[效果]
如上所述，在本实施方式中，ROM、解码器和RAM在预定事件发生之后限制它们的操作，这使得能够增强安全性。
[修改例1]
在前述实施方式中，ROM 20在读取密钥数据KEY和认证数据库DB预定次数之后禁止进一步读取；然而，实施方式不限于此。可替换地，例如，信息处理器11可指示ROM 20禁止读取密钥数据KEY和认证数据库DB，并且ROM 20的访问控制器21可基于此指示禁止进一步读取密钥数据KEY和认证数据库DB，如图7所示。
[修改例2]
在前述实施方式中，解码器30在数据存储区段33写入密钥数据预定次数之后禁止进一步写入；然而，实施方式不限于此。可替换地，例如，信息处理器11可指示解码器30禁止写入密钥数据，并且解码器30的控制器31可基于此指示禁止进一步写入密钥数据，如图8所示。
[修改例3]
在前述实施方式中，RAM 40在访问条件数据DA被设定预定次数之后禁止进一步设定访问条件数据DA；然而，实施方式不限于此。可替换地，例如，信息处理器11可指示RAM 40禁止设定访问条件数据DA，并且RAM 40的访问控制器41可基于此指示禁止进一步设定访问条件数据DA，如图9所示。
[修改4]
在前述实施方式中，ROM 20存储将要用于激活操作***OS的数据(密钥数据KEY和认证数据库DB)；然而，实施方式不限于此，并且ROM20可存储各种数据。更具体地，ROM 20可存储例如专属于装置的识别信息、将要通过网络交换的数据的密钥数据，以及用于在网络中与服务器连接的认证信息。
[修改例5]
在前述实施方式中，解码器30的控制器31在密钥数据写入到密钥数据存储部33一次之后禁止写入；然而，实施方式不限于此。控制器31可在密钥数据写入多次之后禁止写入。在此情况下，例如，存储部22可存储多条密钥数据，并可改变密钥数据存储部33的密钥数据，由此允许解码多个程序和多条数据。
同样，在前述实施方式中，ROM 20的访问控制器21在读取密钥数据KEY和认证数据库DB一次之后禁止读取；然而，实施方式不限于此。访问控制器21可在多次读取密钥数据KEY和认证数据库DB之后禁止读取。此外，在前述实施方式中，RAM 40的访问控制器41在设定访问条件数据DA两次之后禁止设定；然而，实施方式不限于此。访问控制器41可在设定访问条件数据DA一次或三次或更多次之后禁止设定。
[修改例6]
在前述实施方式中，提供执行解码处理的解码器30；然而，实施方式不限于此。可替换地，可提供执行编码处理和解码处理的编码器-解码器。[其他修改例]
此外，可组合这些修改例中的两个或更多个。
(2.应用例)
在下文中，给出在前述实施方式和修改例中描述的信息处理装置的应用例的描述。
图10示出前述实施方式和实例的信息处理装置中的任一种应用到的智能电话的外观。智能电话可包括例如主体部310和显示器部320。前述信息处理装置中的任一种安装在智能电话300中。注意前述信息处理装置中的任一种可应用到执行整个智能电话300的操作的主处理器，或在特定用途中操作的处理器，诸如GPU(图形处理单元)。
前述实施方式和实例的信息处理装置不仅可应用于此智能电话，而且可应用于使用秘密信息的每个领域中的电子设备，诸如电子书、PDA、HDD播放器、HDD记录器、各种磁盘的播放器和记录器、内容输送***，以及游戏机。
尽管本技术参考对电子设备的实施例、修改例和应用例描述，但本技术不限于此并且可以进行各种修改。
在前述实施方式和实例中，闪存ROM 50布置在例如但不限于信息处理芯片10之外。可替换地，闪存ROM 50可集成到例如信息处理芯片10中。
注意，在本说明书中描述的效果是例示性和非限制性的。通过本技术实现的效果可以是除上述那些效果之外的效果。
注意本技术可具有以下配置。
(1)一种信息处理装置，包括：
只读的第一存储部，预先存储第一数据，并且在第一事件之后限制读取第一数据；
运算部，通过使用密钥数据执行编码和解码中的一者或两者，并且在第二事件之后限制待使用的密钥数据的变化；
第二存储部，可读且可写，并且包括多个存储区，针对所述多个存储区中的每个设定访问条件，第二存储部在第三事件之后限制访问条件的变化；以及
信息处理器，控制第一存储部、运算部和第二存储部以执行信息处理。
(2)根据(1)的信息处理装置，其中
信息处理器在激活引导加载程序之后激活操作***，以及
第一事件、第二事件和第三事件每个都在信息处理器执行引导加载程序期间发生。
(3)根据(1)或(2)的信息处理装置，其中，第一事件为信息处理器已读取第一数据预定次数。
(4)根据(1)或(2)的信息处理装置，其中，第一事件为来自信息处理器的指令。
(5)根据(1)至(4)中任一项的信息处理装置，其中，第二事件为信息处理器已写入密钥数据预定次数。
(6)根据(1)至(4)中任一项的信息处理装置，其中，第二事件为来自信息处理器的指令。
(7)根据(1)至(8)中任一项的信息处理装置，其中，第三事件为信息处理器已设定访问条件预定次数。
(8)根据(1)至(8)中任一项的信息处理装置，其中，第三事件为来自信息处理器的指令。
(9)根据(1)至(8)中任一项的信息处理装置，其中，第一数据为秘密数据。
(10)根据(1)至(9)中任一项的信息处理装置，其中，第一数据包括密钥数据。
(11)根据(1)至(10)中任一项的信息处理装置，其中，存储区中的至少一个存储秘密数据。
(12)一种信息处理方法，包括：
在第一事件之后，通过只读的第一存储部限制读取第一数据；
在第二事件之后，通过运算部限制待使用的密钥数据的变化，该运算部通过使用密钥数据执行编码和解码中的一者或两者；以及
在第三事件之后，通过第二存储部限制访问条件的变化，该第二存储部可读且可写，并且针对多个存储区中的每个设定访问条件。
(13)一种电子设备，配备有信息处理装置和由该信息处理装置控制的装置，该信息处理装置包括：
只读的第一存储部，预先存储第一数据，并且在第一事件之后限制读取第一数据；
运算部，通过使用密钥数据执行编码和解码中的一者或两者，并且在第二事件之后限制待使用的密钥数据的变化；
第二存储部，可读且可写，并且包括多个存储区，针对该多个存储区中的每个设定访问条件，第二存储部在第三事件之后限制访问条件的变化；以及
信息处理器，控制第一存储部、运算部和第二存储部以执行信息处理。
本申请基于在2014年5月16日提交于日本专利局的日本专利申请No.2014-102329要求优先权，该专利申请的全部内容通过引用并入本申请。
本领域技术人员应理解，各种修改、组合、子组合和更改可根据设计需求和其他因素发生，这些修改、组合、子组合和更改在所附权利要求书及其等同形式的范围内。

Claims (7)

1.一种信息处理装置，包括：
只读的第一存储部，预先存储第一数据，并且在第一事件之后限制读取所述第一数据；
运算部，通过使用密钥数据执行编码和解码中的一者或两者，并且在第二事件之后限制待使用的所述密钥数据的变化；
第二存储部，可读且可写，并且包括多个存储区，针对所述多个存储区中的每个设定访问条件，所述第二存储部在第三事件之后限制所述访问条件的变化；以及
信息处理器，控制所述第一存储部、所述运算部和所述第二存储部以执行信息处理，
其中，所述第一事件为所述信息处理器已读取所述第一数据预定次数或来自所述信息处理器的指令，所述第二事件为所述信息处理器已写入所述密钥数据预定次数或来自所述信息处理器的指令，所述第三事件为所述信息处理器已设定所述访问条件预定次数或来自所述信息处理器的指令。
2.根据权利要求1所述的信息处理装置，其中，
所述信息处理器在激活引导加载程序之后激活操作***，以及所述第一事件、所述第二事件和所述第三事件每个都在所述信息处理器执行所述引导加载程序期间发生。
3.根据权利要求1所述的信息处理装置，其中，所述第一数据为秘密数据。
4.根据权利要求1所述的信息处理装置，其中，所述第一数据包括所述密钥数据。
5.根据权利要求1所述的信息处理装置，其中，所述多个存储区中的至少一个中存储秘密数据。
6.一种信息处理方法，包括：
在第一事件之后，通过只读的第一存储部限制读取第一数据；
在第二事件之后，通过运算部限制待使用的密钥数据的变化，所述运算部通过使用所述密钥数据执行编码和解码中的一者或两者；以及
在第三事件之后，通过第二存储部限制访问条件的变化，所述第二存储部可读且可写，并且针对多个存储区中的每个设定所述访问条件，
其中，所述第一事件为信息处理器已读取所述第一数据预定次数或来自所述信息处理器的指令，所述第二事件为所述信息处理器已写入所述密钥数据预定次数或来自所述信息处理器的指令，所述第三事件为所述信息处理器已设定所述访问条件预定次数或来自所述信息处理器的指令。
7.一种电子设备，配备有信息处理装置和由该信息处理装置控制的装置，所述信息处理装置包括：
只读的第一存储部，预先存储第一数据，并且在第一事件之后限制读取所述第一数据；
运算部，通过使用密钥数据执行编码和解码中的一者或两者，并且在第二事件之后限制待使用的所述密钥数据的变化；
第二存储部，可读且可写，并且包括多个存储区，针对所述多个存储区中的每个设定访问条件，所述第二存储部在第三事件之后限制所述访问条件的变化；以及
信息处理器，控制所述第一存储部、所述运算部和所述第二存储部以执行信息处理，
其中，所述第一事件为所述信息处理器已读取所述第一数据预定次数或来自所述信息处理器的指令，所述第二事件为所述信息处理器已写入所述密钥数据预定次数或来自所述信息处理器的指令，所述第三事件为所述信息处理器已设定所述访问条件预定次数或来自所述信息处理器的指令。
CN201580024646.6A 2014-05-16 2015-04-30 信息处理装置、信息处理方法和电子设备 Active CN106462712B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-102329 2014-05-16
JP2014102329 2014-05-16
PCT/JP2015/062936 WO2015174285A1 (ja) 2014-05-16 2015-04-30 情報処理装置、情報処理方法、および電子機器

Publications (2)

Publication Number Publication Date
CN106462712A CN106462712A (zh) 2017-02-22
CN106462712B true CN106462712B (zh) 2020-02-07

Family

ID=54479826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580024646.6A Active CN106462712B (zh) 2014-05-16 2015-04-30 信息处理装置、信息处理方法和电子设备

Country Status (4)

Country Link
US (1) US10817612B2 (zh)
JP (1) JP6548636B2 (zh)
CN (1) CN106462712B (zh)
WO (1) WO2015174285A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662269B1 (en) * 1999-10-22 2003-12-09 Sony Corporation Data rewriting apparatus, control method, and recording medium
CN1540522A (zh) * 2003-04-25 2004-10-27 英特尔公司 读取一次存储器的方法
JP2009111650A (ja) * 2007-10-30 2009-05-21 Dainippon Printing Co Ltd 携帯記憶媒体

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559382B2 (ja) * 1986-11-05 1996-12-04 株式会社日立製作所 情報処理装置
JPH05250267A (ja) 1992-03-09 1993-09-28 Sharp Corp １チップｃｐｕによるライトプロテクト
JP3086052B2 (ja) 1992-03-18 2000-09-11 シャープ株式会社 Ｅｅｐｒｏｍ
US5608876A (en) * 1995-05-22 1997-03-04 International Business Machines Corporation Add-in board with enable-disable expansion ROM for PCI bus computers
US5819087A (en) * 1996-07-19 1998-10-06 Compaq Computer Corporation Flash ROM sharing between processor and microcontroller during booting and handling warm-booting events
US5794054A (en) * 1996-07-19 1998-08-11 Compaq Computer Corporation Flash ROM sharing between a processor and a controller
WO2001039140A1 (fr) * 1999-11-25 2001-05-31 Fujitsu Limited Dispositif de securite et programme de securite de stockage sur support lisible par ordinateur
JP2001283594A (ja) 2000-03-29 2001-10-12 Sharp Corp 不揮発性半導体記憶装置
JP4438216B2 (ja) 2000-11-09 2010-03-24 株式会社デンソー セキュリティ機能付データ処理装置
JP4613739B2 (ja) * 2005-08-01 2011-01-19 ソニー株式会社 情報処理装置、情報処理方法、および情報記録媒体、並びにコンピュータ・プログラム
KR100746012B1 (ko) * 2005-11-07 2007-08-06 삼성전자주식회사 코드 이미지를 안전하게 갱신하고 부팅하는 방법 및 장치
US7739487B2 (en) * 2006-01-17 2010-06-15 Nokia Corporation Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from
US7873754B2 (en) * 2006-02-17 2011-01-18 International Business Machines Corporation Structure for option ROM characterization
US7526578B2 (en) * 2006-02-17 2009-04-28 International Business Machines Corporation Option ROM characterization
US7610464B2 (en) * 2006-02-22 2009-10-27 Sony Computer Entertainment Inc. Methods and apparatus for providing independent logical address space and access management
CN101479745B (zh) * 2006-07-26 2011-08-03 松下电器产业株式会社 非易失性存储装置、存取装置及非易失性存储***
JP4907268B2 (ja) * 2006-08-29 2012-03-28 株式会社日立製作所 無線ｉｃメモリ、無線ｉｃメモリ用のアクセス装置及びアクセス制御方法
US8131986B2 (en) * 2006-09-29 2012-03-06 Lenovo (Singapore) Pte. Ltd. System and method for boot loading of programs within a host operating environment having one or more linked guest operating systems
JP2009015651A (ja) 2007-07-05 2009-01-22 Toshiba Corp 情報記憶媒体
US8949585B2 (en) * 2007-10-09 2015-02-03 Vmware, Inc. In-place conversion of virtual machine state
US8799429B1 (en) * 2008-05-06 2014-08-05 American Megatrends, Inc. Boot acceleration by consolidating client-specific boot data in a data storage system
WO2009138928A1 (en) * 2008-05-13 2009-11-19 Nxp B.V. Secure direct memory access
JP4838338B2 (ja) * 2009-08-31 2011-12-14 株式会社ソニー・コンピュータエンタテインメント 情報処理装置
JP2011253511A (ja) * 2010-06-02 2011-12-15 Minoru Yoshida 情報生成システム及びその方法
US8335921B2 (en) * 2010-12-17 2012-12-18 Google, Inc. Writing application data to a secure element
US8850177B2 (en) * 2011-07-08 2014-09-30 Openpeak Inc. System and method for validating components during a booting process
US20130086372A1 (en) * 2011-09-30 2013-04-04 Akihiro Kojo Information processing apparatus and boot control method
US8839039B2 (en) * 2012-01-24 2014-09-16 Nvidia Corporation Initialization of GPU using ROM-based initialization unit and programmable microcontroller
US8918651B2 (en) * 2012-05-14 2014-12-23 International Business Machines Corporation Cryptographic erasure of selected encrypted data
JP2014026388A (ja) * 2012-07-25 2014-02-06 Toshiba Corp 記憶装置、コントローラ、および書き込み制御方法
US10075848B2 (en) * 2012-08-25 2018-09-11 T-Mobile Usa, Inc. SIM level mobile security
JP2014089652A (ja) * 2012-10-31 2014-05-15 Toshiba Corp 情報処理装置
US9830456B2 (en) * 2013-10-21 2017-11-28 Cisco Technology, Inc. Trust transference from a trusted processor to an untrusted processor
US10209999B2 (en) * 2013-12-13 2019-02-19 Razer (Asia-Pacific) Pte. Ltd. Devices, updaters, methods for controlling a device, and methods for controlling an updater
US10902126B2 (en) * 2017-03-10 2021-01-26 International Business Machines Corporation Verification of a boot loader program at a control unit to be provided to a host system to load an operating system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6662269B1 (en) * 1999-10-22 2003-12-09 Sony Corporation Data rewriting apparatus, control method, and recording medium
CN1540522A (zh) * 2003-04-25 2004-10-27 英特尔公司 读取一次存储器的方法
JP2009111650A (ja) * 2007-10-30 2009-05-21 Dainippon Printing Co Ltd 携帯記憶媒体

Also Published As

Publication number Publication date
WO2015174285A1 (ja) 2015-11-19
JP6548636B2 (ja) 2019-07-24
US20170154186A1 (en) 2017-06-01
US10817612B2 (en) 2020-10-27
CN106462712A (zh) 2017-02-22
JPWO2015174285A1 (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
KR102453780B1 (ko) 액세스 보호 기법을 안전화하기 위한 장치 및 방법
US9483422B2 (en) Access to memory region including confidential information
TW201409236A (zh) 記憶體保護
US20210089684A1 (en) Controlled access to data stored in a secure partition
US10454679B2 (en) File system support for rolling keys on file extents
US8307181B2 (en) Apparatus and method for password protection of secure hidden memory
CN106415585A (zh) 安全启动期间的密钥提取
CN106155568A (zh) 一种存储分区的方法及终端
CN101042683A (zh) 将计算机存储器和主板绑定的方法和装置
CN109255262A (zh) 数据保护方法及固态硬盘
CN101004797A (zh) 大容量智能卡中数据安全存储的方法
US10331365B2 (en) Accessing a serial number of a removable non-volatile memory device
CN103347017A (zh) 数据处理方法和片上***
EP2849111B1 (en) OTP generation on portable medium
CN107688756A (zh) 硬盘控制方法、设备及可读存储介质
CN102224508B (zh) 在存储器装置中存储数据的方法及处理该数据的处理装置
CN110352411B (zh) 用于控制对安全计算资源的访问的方法和装置
CN106462712B (zh) 信息处理装置、信息处理方法和电子设备
CN102301369B (zh) 数据存储设备访问方法及装置
CN103699434B (zh) 一种适用于多应用之间安全访问的mpu及其多应用之间安全访问的方法
CN104573509B (zh) ***时间防护方法和装置
WO2018133580A1 (zh) 一种保护智能终端本地文件的方法和装置
CN104778053A (zh) 一种智能卡初始化控制方法及装置
US20200379685A1 (en) Storage device
Dolgunov Enabling optimal security for removable storage devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170816

Address after: Kanagawa, Japan

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan

Applicant before: Sony Corp

GR01 Patent grant
GR01 Patent grant