CN106444343B - 一种微型原子钟数字控制电路装置及方法 - Google Patents
一种微型原子钟数字控制电路装置及方法 Download PDFInfo
- Publication number
- CN106444343B CN106444343B CN201611063455.3A CN201611063455A CN106444343B CN 106444343 B CN106444343 B CN 106444343B CN 201611063455 A CN201611063455 A CN 201611063455A CN 106444343 B CN106444343 B CN 106444343B
- Authority
- CN
- China
- Prior art keywords
- voltage
- module
- vcsel
- phase
- crystal oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
- G04F5/14—Apparatus for producing preselected time intervals for use as timing standards using atomic clocks
- G04F5/145—Apparatus for producing preselected time intervals for use as timing standards using atomic clocks using Coherent Population Trapping
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Ecology (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种微型原子钟数字控制电路装置及方法；包含了VCSEL和原子气室温度控制环路、VCSEL频率锁定环路和压控晶振频率锁定环路。该装置以混合信号FPGA为处理器，同时采用分时温控和脉宽调制方波的温控方法减小了控制装置体积；该装置还采用增益可变放大的光检信号处理方法、高精度的VCSEL驱动电流控制方法、高精度的压控晶振压控端电压控制方法和相敏解调相位自动寻优方法提高了微型CPT原子钟性能、降低了调试难度。该装置体积小、功耗低且易于调试，适合微型CPT原子钟。
Description
技术领域
本发明属于原子钟技术领域，具体涉及一种微型相干布居囚禁(CPT，CoherentPopulation Trapping)原子钟的数字控制电路装置及方法，尤其适用于制造高集成度、高性能的微型CPT原子钟。
背景技术
微型CPT原子钟是一种体积小、功耗低、启动快的提供高稳定度、高准确度频率信号的设备，可满足导航、通信、精确定位、精密计时和精密测量等众多应用需求。
垂直腔面发射激光器(VCSEL，Vertical Cavity Surface Emitting Laser)发出的相干双色光与碱金属原子相互作用，将原子基态两个超精细能态耦合到共同的激发态能态，当双色光场的光频差严格等于原子基态两个超精细能级裂距时，部分原子被制备到不再吸收光子的CPT态。将压控晶振的输出射频信号经过倍频、混频后得到的微波信号调制VCSEL的输入电流，使得VCSEL发出调频多色光，利用多色光的两个频率成分作为所需的相干双色光与原子发生CPT共振，探测与原子作用后的光信号，从中提取出CPT共振而产生的电磁感应透明(EIT，Electromagnetically Induced Transparency)谱线信号作为微波鉴频信号，并转换为频率纠偏信号对压控晶振实施负反馈纠偏，用EIT信号实现对压控晶振的输出频率稳频，从而获得高稳定度的原子钟输出频率信号，这就是CPT原子钟的基本原理。
微型CPT原子钟可分为物理***和控制装置两部分。物理***主要包括VCSEL、原子气室光电探测器等，主要作用是通过光-原子相互作用获得EIT谱线。控制装置主要包括VCSEL和原子气室温控装置、VCSEL电流控制装置和压控晶振压控端电压控制装置等，主要作用是实施原子钟各功能的控制。其中，VCSEL温控装置保证VCSEL在合适的温度下提供所需波长的激光，并保证了输出激光波长的稳定；原子气室温控装置提供光-原子相互作用所需的环境温度，并保证稳定的温度；VCSEL电流控制装置通过负反馈将激光波长锁定在多普勒吸收谱线最大吸收处对应的波长上，压控晶振压控端电压控制装置通过负反馈电压将微波频率锁定在EIT谱线峰值对应的频率上。
微型CPT原子钟的控制装置普遍使用数字控制装置，所使用的处理器通常为现场可编程门列阵(FPGA，Field-Programmable Gate Array)或低功耗的微控制单元(MCU，Micro Controller Unit)。目前使用FPGA的数字控制装置中，需要使用外部模数转换器(ADC，Analog-to-Digital Converter)和数模转换器(DAC，Digital-to-AnalogConverter)进行模数转换和数模转换，这样的控制装置电路较复杂、导致面积偏大且、功耗偏高；目前实用低功耗MCU的数字控制装置中，如采用其低功耗MCU所内部集成的12位DAC，则不能满足微型CPT原子钟对VCSEL输入电流和压控晶振压控端电压的控制精度的要求，而采用外部高位数的DAC则导致电路的面积偏大，不能满足微型CPT原子钟对小体积的要求。
在对光检信号处理方法上，目前使用固定放大倍数的放大电路没有同时兼顾扫描范围与控制精度，光检信号在锁定后信噪比不高；目前使用的VCSEL驱动电流和压控晶振压控电压定步长反馈控制方式没有充分利用相敏解调获得的幅度信息，控制精度不高；同时，在相敏解调参考信号的相位调整上，还存在调试困难的问题。
总之，设计高度集成、低功耗且高性能、易调试的微型原子钟数字控制装置，是微型原子钟发展的重要方向。
发明内容
本发明的目的在于提供一种体积小、功耗低的微型原子钟数字控制电路装置及方法。
本发明提供了一种微型CPT原子钟的数字控制电路装置，包括第一转换电路、增益可变放大电路、FPGA、第二转换电路、压控晶振、锁相环、环路滤波器、压控振荡器、偏置器、多路选择器、第一温度测量电路、第二温度测量电路、第一功率放大电路、第二功率放大电路。所述第一转换电路的输入端用于接收光检信号，所述增益可变放大电路第一输入端连接至第一转换电路输出端，所述增益可变放大电路第二输入端连接至FPGA的第七输出端，所述FPGA第一输入端连接至增益可变放大电路输出端，所述FPGA第二输入端连接至多路选择器输出端，所述第二转换电路输入端连接至FPGA第一输出端，所述压控晶振输入端连接至FPGA第三输出端，所述压控晶振第二输出端作为微型CPT原子钟的标准频率输出，所述锁相环第一输入端连接至压控晶振第一输出端，所述锁相环第一输入端连接至FPGA第二输出端，所述锁相环第三输入端连接至压控振荡器第一输出端，所述环路滤波器的输入端连接至锁相环的输出端，所述控振荡器输入端连接至环路滤波器的输出端，所述偏置器的第一输入端连接至压控振荡器第二输出端，所述偏置器的第二输入端连接至第二转换电路的输出端，所述偏置器的输出用来作为VCSEL的控制信号，所述第一温度测量电路输入端连接至物理***VCSEL，所述第二温度测量电路输入端连接至物理***物理***原子气室温度传感器，所述多路选择器第一输入端连接至第一温度测量电路输出端，所述多路选择器第二输入端连接至第二温度测量电路输出端，所述多路选择器第三输入端连接至FPGA第六输出端，所述第一功率放大电路输入端连接至FPGA第五输出端，所述第一功率放大电路输出端连接至物理***VCSEL加热器，所述第二功率放大电路输入端连接至FPGA第四输出端，所述第二功率放大电路输出端连接至物理***原子气室加热器。
其中，FPGA包括：第一模数转换器、第一相位自动寻优模块、第一相敏解调模块、VCSEL电流扫描模块、幅度调制模块、VCSEL电流负反馈模块、VCSEL电流控制环路时序控制模块、第一数模转换器、第二相位自动寻优模块、第二相敏解调模块、压控晶振电压扫描模块、压控晶振电压反馈模块、压控晶振电压控制环路时序控制模块、第二数模转换器、移频键控调制模块、锁相环控制模块、第二模数转换器、第一PID控制模块、温度控制时序模块、第二PID控制模块、第一脉宽调制模块、第二脉宽调制模块；所述第一模数转换器输入端作为FPGA第一输入端，所述第一相位自动寻优模块输入端连接至第一模数转换器第一输出端，所述第一相敏解调模块输入端连接至第一相位自动寻优模块输出端，所述VCSEL电流扫描模块第一输入端连接至第一相敏解调模块第一输出端，所述VCSEL电流扫描模块第二输入端连接至幅度调制模块第一输出端，所述VCSEL电流反馈模块第一输入端连接至第一相敏解调模块第二输出端，所述VCSEL电流反馈模块第二输入端连接至幅度调制模块第二输出端，所述VCSEL电流控制环路时序控制模块第一输入端连接至VCSEL电流扫描模块输出端，所述VCSEL电流控制环路时序控制模块第二输入端连接至VCSEL电流反馈模块输出端，所述第二相位自动寻优模块输入端连接至第一模数转换器第二输出端，所述第二相敏解调模块输入端连接至第二相位自动寻优模块输出端，所述压控晶振电压扫描模块输入端连接至第二相敏解调模块第一输出端，所述压控晶振电压反馈模块输入端连接至第二相敏解调模块第二输出端，所述压控晶振电压控制环路时序控制模块第一输入端连接至压控晶振电压扫描模块输出端，所述压控晶振电压控制环路时序控制模块第二输入端连接至压控晶振电压反馈模块输出端，所述第二模数转换器输入端作为FPGA第二输入端，所述第一PID(Proportion Integral Derivative，比例积分微分)控制模块第一输入端连接至第二模数转换器第一输出端，所述第一PID控制模块第二输入端连接至温度控制时序模块第一输出端，所述第二PID控制模块第一输入端连接至第二模数转换器第二输出端，所述第二PID控制模块第二输入端连接至温度控制时序模块第二输出端，所述第一数模转换器输入端连接至VCSEL电流控制环路时序控制模块输出端，所述第一数模转换器输出端作为FPGA的第一输出端，所述锁相环控制模块输入端连接至移频键控调制模块输出端，所述锁相环控制模块输出端作为FPGA的第二输出端，所述第二数模转换器输入端连接至压控晶振电压控制环路时序控制模块第一输出端，所述第二数模转换器输出端作为FPGA的第三输出端，所述第二脉宽调制模块输入端连接至第二PID控制模块输出端，所述第二脉宽调制模块输出端作为FPGA的第四输出端，所述第一脉宽调制模块输入端连接至第一PID控制模块输出端，所述第一脉宽调制模块输出端作为FPGA的第五输出端，所述压控晶振电压控制环路时序控制模块第二输出端作为FPGA的第六输出端，所述温度控制时序模块第三输出端作为FPGA的第七输出端。
本发明还提供了一种基于上述的数字控制电路装置的微型原子钟控制方法，包括下述步骤：微型原子钟上电后，FPGA利用多路选择器采用分时温控的温度控制方法控制第一温度测量电路和第二温度测量电路对VCSEL和原子气室进行温度测量，并根据测量结果采用脉宽调制温度控制方法控制第一功率放大电路和第二功率放大电路对VCSEL和原子气室进行温度控制，等待VCSEL和原子气室温度控制稳定后，FPGA利用增益可变光检信号检测方法控制增益可变放大电路采集经第一转换电路转换的光检信号，同时FPGA采用VCSEL电流控制环路相敏解调相位自动寻优方法获得VCSEL电流控制环路参考信号的最优相位并对光检信号进行同步鉴相解调，根据解调结果，FPGA采用VCSEL电流精确反馈方法通过第二转换电路对输入给VCSEL的电流进行控制，将电流锁定在多普勒谱线最小值对应的电流上；VCSEL电流锁定后，PFGA采用压控晶振压控端电压控制环路相敏解调相位自动寻优方法获得压控晶振压控端电压控制环路参考信号的最优相位并对光检信号进行同步鉴相解调，根据解调结果，FPGA采用压控晶振控制电压精确反馈方法控制压控晶振的压控端电压，将压控端电压锁定在CPT信号最大值对应的电压上，此时微型原子钟整机完成锁定，输出稳定的频率信号。
更进一步地，分时温控的温度控制方法包括下述步骤：
(a)温度控制时序模块控制多路选择器连通第一温度测量电路、打开第一PID控制模块，同时关闭第二PID控制模块，此时装置实现对物理***VCSEL温度控制；
(b)温度控制时序模块控制多路选择器连通第二温度测量电路、打开第二PID控制模块，同时关闭第一PID控制模块，此时装置实现对物理***原子气室温度控制。
更进一步地，所述增益可变光检信号检测方法包括下述步骤：
(a)开机上电至压控晶振压控端电压锁定时间段内，压控晶振电压控制环路时序控制模块控制增益可变放大电路以较小的电压增益工作；
(b)压控晶振压控端电压锁定后，压控晶振电压控制环路时序控制模块控制增益可变放大电路以较大的电压增益工作。
更进一步地，所述VCSEL电流控制环路相敏解调相位自动寻优方法包括下述步骤：
(a)设定相敏解调参考信号相位初始值，将VCSEL输入电流由设定的最小值缓慢增大至设定的最大值，获得在参考信号初始相位值条件下相敏解调结果；
(b)将VCSEL输入电流固定在(a)中获得的相敏解调结果最大值对应的电流值处，将参考信号相位由0°增大至360°，获得参考信号相位不同时的解调结果；
(c)将参考信号相位固定至(b)中获得的相敏解调结果最大值对应的相位值。
更进一步地，压控晶振压控端电压控制环路相敏解调相位自动寻优方法包括下述步骤：
(a)设定相敏解调参考信号相位初始值，将压控晶振压控端电压由设定的最小值缓慢增大至设定的最大值，获得在参考信号初始相位值条件下相敏解调结果；
(b)将压控晶振压控端电压固定在(a)中获得的相敏解调结果最大值对应的电流值处，将参考信号相位由0°增大至360°，获得参考信号相位不同时的解调结果；
(c)将参考信号相位固定至(b)中获得的相敏解调结果最大值对应的相位值。
更进一步地，在所述脉宽调制温度控制方法中，第一脉宽调制模块和第二脉宽调制模块输出的方波信号占空比分别正比于第一PID控制模块和第二PID控制模块的输出。
更进一步地，VCSEL电流精确反馈方法包括下述步骤：
(a)将VCSEL输入电流由设定的最小值缓慢增大至设定的最大值，获得在参考信号初始相位值条件下相敏解调结果，并记录解调结果最大值Ymax和最小值Ymin，以及解调结果最大值Ymax对应的VCSEL输入电流Imax和解调结果最小值Ymin对应的VCSEL输入电流Imin；
(b)VCSEL输入电流的第n次反馈量大小In与VCSEL输入电流的第n-1次反馈量大小In-1以及第n次获得的解调结果Yn的关系为：当Imax＞Imin时，当Imax＜Imin时，
更进一步地，压控晶振控制电压精确反馈方法包括下述步骤：
(a)将压控晶振压控端电压由设定的最小值缓慢增大至设定的最大值，获得在参考信号初始相位值条件下相敏解调结果，并记录解调结果最大值Mmax和最小值Mmin，以及解调结果最大值Mmax对应的压控晶振压控端电压Umax和解调结果最小值Mmin对应的压控晶振压控端电压Umin；
(b)压控晶振压控端电压的第n次反馈量大小Un与压控晶振压控端电压的第n-1次反馈量大小Un-1以及第n次获得的解调结果Mn的关系为：当Umax＞Umin时，当Umax＜Umin时，
与现有技术相比，本发明具有以下优点：
(1)集成度更高、体积更小、功耗更低
本发明使用集成了数模转换器和模数转换器的混合信号FPGA作为控制器，同时使用分时温控和脉宽调制方波的温控方案减少所需ADC和DAC的数量，与现有技术方案相比，本发明不再使用外置数模转换器和模数转换器及其***电路，减小了控制装置的体积，降低了功耗。
(2)性能更优
本发明使用增益可变的光检信号处理电路，在扫描VCSEL输入电流和扫描压控晶振压控端电压阶段使用较小的电压增益，在锁定压控晶振压控端电压后使用较大的电压增益，与现有技术相比，本发明的光检信号处理电路只需增加一个2mm×2mm的多路选择器，即可兼顾扫描的范围和控制精度，可以获得信噪比更高的光检信号。
本发明还使用了精确的VCSEL电流和压控晶振压控电压反馈方法，与现有技术相比，本发明对VCSEL电流和压控晶振压控电压的反馈大小不仅与解调结果的极性相关，还与解调结果的大小相关，提高了对VCSEL电流和压控晶振压控电压的反馈性能。
(3)调试简单
本发明提供了一种相敏解调相位自动寻优的方法，与现有技术相比，本发明不需要调试人员对相敏解调参考信号的相位进行调试，显著减少了调试时间，降低了调试难度。
(4)本发明使用的控制方案具有体积小、集成度高、功耗低、易调试和性能好的优点。体积可小至18cm3，功耗可低至120mW，采用本发明提供的微型原子钟短期频率稳定度指标已达到国际最好的商品微型原子钟水平。
附图说明
图1为一种微型原子钟数字控制电路装置示意图。
图2为图1中FPGA3的程序结构示意图。
图3为分时温控电路。
图4为增益可变放大电路。
图5为相位自动寻优原理及方法示意图(以晶振压控端电压控制环路为例)，其中(a)为调制信号与参考信号在不同相位差下获得的相敏解调结果，(b)为相敏解调结果最大值与调制信号与参考信号相位差的关系。
图6为脉宽调制方波产生方法示意图。
图7精确反馈方法示意图，其中(a)为VCSEL电流精确反馈方法示意图，(b)为压控晶振压控端电压精确反馈示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例的核心构思在于：(1)通过使用高集成度的混合信号FPGA代替非混合信号FPGA，可以减小装置体积和功耗；(2)通过使用分时和脉宽调制的温控方式，可以降低混合信号FPGA对集成的数模转换器和模数转换器个数的要求，数字装置不需要增加数模转换器和模数转换器完成温控功能，提高数字控制装置的集成度；(3)通过使用可变增益光检放大电路、精确的VCSEL电流和压控晶振压控电压反馈方法和相敏解调相位自动寻优方法，可以减小噪声、提高控制性能和降低调试难度。
下面结合附图对本发明作进一步详细说明：
图1和图2为一种微型原子钟的数字控制电路装置，包括第一转换电路1、增益可变放大电路2、FPGA3、第二转换电路4、压控晶振5、锁相环6、环路滤波器7、压控振荡器8、偏置器9、多路选择器10、第一温度测量电路11、第二温度测量电路12、第一功率放大电路13、第二功率放大电路14，其中FPGA3中包括：第一模数转换器301、第一相位自动寻优模块302、第一相敏解调模块303、VCSEL电流扫描模块304、幅度调制模块305、VCSEL电流反馈模块306、VCSEL电流控制环路时序控制模块307、第一数模转换器308、第二相位自动寻优模块309、第二相敏解调模块310、压控晶振电压扫描模块311、压控晶振电压反馈模块312、压控晶振电压控制环路时序控制模块313、第二数模转换器314、移频键控调制模块315、锁相环控制模块316、第二模数转换器317、第一PID控制模块318、温度控制时序模块319、第二PID控制模块320、第一脉宽调制模块321、第二脉宽调制模块322。
在本发明实施例中，第一转换电路1的输入端用于接收光检信号，增益可变放大电路2第一输入端连接至第一转换电路1输出端，增益可变放大电路2第二输入端连接至FPGA3的第七输出端，FPGA3第一输入端连接至增益可变放大电路2输出端，FPGA3第二输入端连接至多路选择器10输出端，第二转换电路4输入端连接至FPGA3第一输出端，压控晶振5输入端连接至FPGA3第三输出端，压控晶振5第二输出端作为微型CPT原子钟的标准频率输出，锁相环6第一输入端连接至压控晶振5第一输出端，所述锁相环6第一输入端连接至FPGA3第二输出端，所述锁相环6第三输入端连接至压控振荡器8第一输出端，环路滤波器7的输入端连接至锁相环6的输出端，压控振荡器8输入端连接至环路滤波器7的输出端，偏置器9的第一输入端连接至压控振荡器8第二输出端，偏置器9的第二输入端连接至第二转换电路4的输出端，偏置器9的输出用来作为VCSEL的控制信号，第一温度测量电路11输入端连接至物理***VCSEL，第二温度测量电路12输入端连接至物理***物理***原子气室，多路选择器10第一输入端连接至第一温度测量电路11输出端，多路选择器10第二输入端连接至第二温度测量电路12输出端，多路选择器10第三输入端连接至FPGA3第六输出端，第一功率放大电路13输入端连接至FPGA3第五输出端，第一功率放大电路13输出端连接至物理***VCSEL加热器，第二功率放大电路14输入端连接至FPGA3第四输出端，所述第二功率放大电路14输出端连接至物理***原子气室加热器，第一模数转换器301输入端作为FPGA3第一输入端，第一相位自动寻优模块302输入端连接至第一模数转换器301第一输出端，第一相敏解调模块303输入端连接至第一相位自动寻优模块302输出端，VCSEL电流扫描模块304第一输入端连接至第一相敏解调模块303第一输出端，VCSEL电流扫描模块304第二输入端连接至幅度调制模块305第一输出端，VCSEL电流反馈模块306第一输入端连接至第一相敏解调模块303第二输出端，VCSEL电流反馈模块306第二输入端连接至幅度调制模块305第二输出端，VCSEL电流控制环路时序控制模块307第一输入端连接至VCSEL电流扫描模块304输出端，VCSEL电流控制环路时序控制模块307第二输入端连接至VCSEL电流反馈模块306输出端，第二相位自动寻优模块309输入端连接至第一模数转换器301第二输出端，第二相敏解调模块310输入端连接至第二相位自动寻优模块309输出端，压控晶振电压扫描模块311输入端连接至第二相敏解调模块310第一输出端，压控晶振电压反馈模块312输入端连接至第二相敏解调模块310第二输出端，压控晶振电压控制环路时序控制模块313第一输入端连接至压控晶振电压扫描模块311输出端，压控晶振电压控制环路时序控制模块313第二输入端连接至压控晶振电压反馈模块312输出端，第二模数转换器317输入端作为FPGA3第二输入端，第一PID控制模块318第一输入端连接至第二模数转换器317第一输出端，第一PID控制模块318第二输入端连接至温度控制时序模块319第一输出端，第二PID控制模块320第一输入端连接至第二模数转换器317第二输出端，第二PID控制模块320第二输入端连接至温度控制时序模块319第二输出端，第一数模转换器308输入端连接至VCSEL电流控制环路时序控制模块307输出端，第一数模转换器308输出端作为FPGA3的第一输出端，锁相环控制模块316输入端连接至移频键控调制模块315输出端，所述锁相环控制模块316输出端作为FPGA3的第二输出端，第二数模转换器314输入端连接至压控晶振电压控制环路时序控制模块313第一输出端，第二数模转换器314输出端作为FPGA3的第三输出端，第二脉宽调制模块322输入端连接至第二PID控制模块320输出端，第二脉宽调制模块322输出端作为FPGA3的第四输出端，第一脉宽调制模块321输入端连接至第一PID控制模块318输出端，第一脉宽调制模块321输出端作为FPGA3的第五输出端，压控晶振电压控制环路时序控制模块313第二输出端作为FPGA3的第六输出端，温度控制时序模块319第三输出端作为FPGA3的第七输出端。
在本发明实施例中，第一转换电路1，将物理***输出的光检信号从电流信号转换成电压信号，使用低噪声低漂移的运算放大器OPA376实现；增益可变放大电路2，将转换成电压的光检信号进一步放大，提供给FPGA3处理，使用运算放大器OPA376实现；FPGA3是本数字伺服方案的主控器件，执行数模转换器及模数转换器的配置和控制、数字解调、VCSEL电流的扫描与锁定、晶振控制电压的扫描与锁定、对VCSEL电流的调制、对微波信号的移频键控调制、对VCSEL和原子气室温度控制等功能，由A2F500M3GCS288实现；第二转换电路4将VCSEL的控制信号由电压信号转换为电流信号；压控晶振5提供受电压控制的频率信号，使用温补晶振TCXO VEM53T3-10.000-0.5/0+50实现；锁相环6为小数分频锁相环，使用LMX2487实现；环路滤波器7用于滤除环路带宽外的噪声；压控振荡器8用于提供铷87原子两个基态能级所对应的频率差的一半的微波信号，使用V844ME07-LF实现；偏置器9用于把压控振荡器8输出的微波信号对第二转换电路4输出的直流信号进行幅度调制，得到VCSEL的控制信号。
FPGA3中，各模块的作用是：第一模数转换器301将电压信号从模拟信号转换成数字信号；第一相位自动寻优模块302将VCSEL电流控制环路相敏解调参考信号的相位设置成与光检信号中被解调的同频信号相位相同；第一相敏解调模块303对光检信号进行同步解调，得到纠偏信号用于控制VCSEL电流；VCSEL电流扫描模块304用于连续改变VCSEL控制电流；幅度调制模块305用于提供VCSEL偏置电流上叠加的幅度调制信号；VCSEL电流反馈模块306用于锁定VCSEL控制电流；VCSEL电流控制环路时序控制模块307用于配置控制VCSEL在扫描阶段和锁定阶段的时序，第一数模转换器308将VCSEL控制电流由数字量转换为模拟量；第二相位自动寻优模块309将压控晶振压控电压控制环路相敏解调参考信号的相位设置成与光检信号中被解调的同频信号相位相同；第二相敏解调模块310对光检信号进行同步解调，得到纠偏信号用于控制压控晶振压控端电压；压控晶振电压扫描模块311用于连续改变压控晶振压控端电压；压控晶振电压反馈模块312用于锁定压控晶振压控端电压；压控晶振电压控制环路时序控制模块313用于配置控制压控晶振在扫描阶段和锁定阶段的时序，同时提供增益可变放大电路2控制时序；第二数模转换器314将压控晶振压控端控制电压由数字量转换为模拟量；移频键控调制模块315用于提供微波频率上的一个固定频率变化；锁相环控制模块316用于实现对锁相环6的配置及控制；第二模数转换器317用于将多路选择器10的输出信号由模拟量转换为数字量；第一PID控制模块318用于提供VCSEL加热控制量；温度控制时序模块309用于给多路控制器10、第一PID控制模块318和第二PID控制模块320提供控制时序；第二PID控制模块320用于提供原子气室加热控制量；第一脉宽调制模块321用于将VCSEL加热控制量转换成占空比可变的方波信号；第二脉宽调制模块322用于将原子气室加热控制量转换成占空比可变的方波信号。
在本发明实施例中，第一相位自动寻优模块302和第二相位自动寻优模块309的结构是：(1)连续改变参考信号的相位，并比较各相位下相敏解调结果；(2)将参考信号的相位固定在相敏解调结果最大值处对应的相位上。
第一相敏解调模块303和第二相敏解调模块310的结构是：(1)根据解调点数设计相应的计数器的计数值；(2)根据计数器的值，对输入信号进行读取或者取反操作。
VCSEL电流扫描模块304的结构是：(1)从设定的起始值开始，以设定的步长连续增加电流值，直到设定的结束值，同时记录解调结果为最大值和最小值时对应的VCSEL电流值；(2)将输出固定为解调结果最大值和最小值时对应的VCSEL电流值的平均值。
幅度调制模块305的结构是：(1)根据调制频率设计计数器；(2)根据计数器的值输出正值或者负值。
VCSEL电流反馈模块306的结构是：(1)根据解调结果和扫描VCSEL电流时得到的纠偏信号曲线计算VCSEL电流的调整量；(2)将计算得到的VCSEL电流调整量叠加到前次的VCSEL的电流反馈量上。
VCSEL电流控制环路时序控制模块307的结构是：(1)在VCSEL电流扫描阶段，将VCSEL电流扫描模块304的输出送入第一数模转换器308；(2)在VCSEL电流锁定阶段，将VCSEL电流反馈模块306的输出送入第一数模转换器308。
压控晶振扫描模块311的结构是：(1)从设定的起始值开始，以设定的步长连续增加电压值，直到设定的结束值，同时记录解调结果为最大值和最小值时对应的压控晶振压控端电压值；(2)将输出固定为解调结果最大值和最小值时对应的压控晶振压控端电压值的平均值。
压控晶振反馈模块312的结构是：(1)根据解调结果和扫描压控晶振压控端电压时得到的纠偏信号曲线计算压控晶振压控端电压的调整量；(2)将计算得到的压控晶振压控端电压调整量叠加到前次的压控晶振压控端电压反馈量上。
压控晶振电压控制环路时序控制模块313的结构是：(1)在压控晶振压控端电压扫描阶段，将压控晶振电压扫描模块311的输出送入第二数模转换器314；(2)在压控晶振压控端电压扫描阶段结束时，输出控制信号，改变增益可变控制电路2的电压增益；(3)在压控晶振压控端电压锁定阶段，将压控晶振电压反馈模块312的输出送入第二数模转换器314。
移频键控调制模块315的结构是：(1)写入初始化控制字；(2)计数器循环计数；(3)根据计数器的值改变锁相环6的倍频倍数。
锁相环控制模块316的结构是：(1)从移频键控调制模块315中读入锁相环控制字；(2)写锁相环控制字。
第一PID控制模块318和第二PID控制模块320的结构是：根据第二模数转换器317的输出利用PID算法计算需要的加热量。
温度控制时序模块319的结构是：(1)设置循环计数器；(2)根据循环计数器的值控制多路选择器10、第一PID控制模块318和第二PID控制模块320对VCSEL或者原子气室进行控温。
第一脉宽调制模块321和第二脉宽调制模块322的结构是：(1)设置循环计数器；(2)根据循环计数器的值和第一PID控制模块318和第二PID控制模块320的输出结果设置输出方波的占空比。
微型CPT原子钟的具体工作过程为：上电开机后，FPGA3控制第二数模转换器317、第一PID控制模块318、温度控制时序模块319、第二PID控制模块320、第一脉宽调制模块321和第二脉宽调制模块322按照设计时序工作，循环分别对VCSEL和原子气室进行控温；同时锁相环6根据倍频倍数配置通过环路滤波器7对压控振荡器8进行控制，移频键控调制模块315持续改变锁相环6倍频倍数，使得锁相环6输出的频率值在两个频率之间跳变，即对压控振荡器8的输出频率加上了移频键控调制。
等待温度稳定后，VCSEL电流扫描模块304输出由设定的最小值连续变化至设定的最大值，幅度调制模块305在VCSEL电流扫描模块304的输出上加上幅度调制，同时VCSEL电流控制环路时序控制模块307将被调制了的VCSEL电流扫描模块304的输出通过第一数模转换器308、第二转换电路4和偏置器9送入物理***的VCSEL，第一相敏解调模块303获得初始相位条件下的解调结果，VCSEL扫描模块304将输出固定在解调结果最大值对应的输出值上，第一相位自动寻优模块302将参考信号的相位由0°增加至360°，同时第一相敏解调模块303获得参考信号不同相位下的解调结果，然后第一相位自动寻优模块302将参考信号相位固定在解调结果最大值出对应的相位处，VCSEL扫描模块304重复进行一次扫描，第一相敏解调模块303获得了相位最优条件下解调结果，同时记录解调结果最大值和最小值分别对应的扫描值，扫描结束后，VCSEL扫描模块304将输出固定在解调结果最大值对应的扫描值和最小值对应的扫描值的平均值上，完成了对VCSEL电流锁定。
VCSEL电流锁定后，VCSEL电流反馈模块306根据第一相敏解调模块303的输出解调值的极性和大小，不断调整输出大小，同时VCSEL电流控制环路时序控制模块307将被调制了的VCSEL电流反馈模块306的输出通过第一数模转换器308、第二转换电路4和偏置器9送入物理***的VCSEL，开始对VCSEL电流的反馈控制。
在对VCSEL电流开始实施反馈控制后，压控晶振电压扫描模块311的输出由设定的最小值连续变化至设定的最大值，同时压控晶振电压控制环路时序控制模块313将晶振电压扫描模块311的输出通过第二数模转换器314输出至压控晶振的压控端，第二相敏解调模块310获得初始相位条件下的解调结果，压控晶振电压扫描模块311将输出固定在解调结果最大值对应的输出值上，第二相位自动寻优模块309将参考信号的相位由0°增加至360°，同时第二相敏解调模块310获得参考信号不同相位下的解调结果，然后第二相位自动寻优模块309将参考信号相位固定在解调结果最大值出对应的相位处，压控晶振电压扫描模块311重复进行一次扫描，第二相敏解调模块310获得了相位最优条件下解调结果，同时记录解调结果最大值和最小值分别对应的扫描值，扫描结束后，压控晶振电压扫描模块311将输出固定在解调结果最大值对应的扫描值和最小值对应的扫描值的平均值上，完成了对压控晶振压控端电压锁定。
压控晶振压控端电压锁定后，压控晶振电压控制环路时序控制模块313输出控制信号至增益可变放大电路2，将增益可变放大电路2的电压增益由较小值改变为较大值，压控晶振电压反馈模块312根据第二相敏解调模块310的输出解调值的极性和大小，不断调整输出大小，同时压控晶振电压控制环路时序控制模块313将压控晶振电压反馈模块312的输出通过第二数模转换器314输出至压控晶振的压控端，开始对压控晶振压控端电压的反馈控制。
图3为分时温控电路，包括：多路选择器U3、电阻R31、电阻R32、电阻R33、电阻R34、电容C31、电容C32、电容C33、电容C34、电容C35和电容C36，R31与R33串联后与电源连接，R32与R34串联后与电源连接，C33与R33并联，C34与R34并联，C31与C32并联后与电源连接，C35与C36并联后与电源连接，U3第6管脚与R31和R33的公共端连接，U3第4管脚与R32和R34的公共端连接，U3第1管脚与FPGA3连接U3第2管脚与电源连接，U3第3管脚与地连接。FPGA输出频率为10Hz的方波控制信号SWT，在SWT高电平期间，多路选择器TS5A采集VCSEL热敏电阻R33两端电压送入FPGA中的数模转换器，实现对VCSEL的控温功能，在SWT低电平期间，多路选择器TS5A采集原子气室热敏电阻R34两端电压送入FPGA中的数模转换器，实现对原子气室的控温功能。
图4为增益可变放大电路，包括：运算放大器U1、电阻R1、电阻R2、电阻R3、电容C1、电容C2、电容C3、电容C4和电容C5，R3与C3串联后与U1的第6脚和U2的第5脚连接，C2与R2并联后连接到U1第7脚和U2第6脚，R1与C1并联后连接到U1第7脚和U2第4脚，U1第5脚连接输入信号，U1第7脚连接输出信号，U2第1脚连接FPGA3，U2第2脚连接电源，U2第3脚连接地，C4与C5并联后与电源连接。压控晶振压控端电压锁定前，FPGA输出高电平至SW，增益可变放大电路通过R2、C2实现放大功能；压控晶振压控端电压锁定后，FPGA输出低电平至SW，增益可变放大电路通过R1、C1实现放大功能，通过改变R1、C1和R2、C2的大小可以改变锁定前后放大电路电压增益的大小。
图5为相位自动寻优原理及方法示意图(以晶振压控端电压控制环路为例)，其中(a)为调制信号与参考信号在不同相位差下获得的相敏解调结果，在不同相位差条件下，扫描晶振压控端电压可以得到峰值大小不同的相敏解调结果，扫描结束后，将压控晶振压控端电压固定在相敏解调结果最大值对应的电压值U1处。(b)为相敏解调结果最大值与调制信号与参考信号相位差的关系，在压控晶振压控端固定在U1后，缓慢增加参考信号相位控制字，使调制信号与参考信号相位差在0°～360°变化，得到(b)中的相敏解调结果，最后将参考信号相位控制字固定在(b)中最大值对应的相位控制字上。
图6为脉宽调制方波产生方法示意图，周期寄存器保存了输出方波的周期控制字，占空比寄存器保存输出方波占空比控制字，温控PID计算结果送入占空比寄存器。利用计数器对频率为100MHz的时钟信号循环计数，当计数值小于占空比寄存器中保存的值时，FPGA输出低电平，当计数值大于占空比寄存器中保存的值且小于周期寄存器中保存的值时，FPGA输出高电平，当计数值等于周期寄存器中保存的值时，复位计数值。本实施例中，周期寄存器的值为3×106，方波周期约为33Hz，加热功率的调节精度优于21位DAC达到的调节精度。
图7为精确反馈方法示意图，其中(a)为VCSEL电流精确反馈方法示意图，在相敏解调获得(a)中多普勒吸收谱线的微分曲线后，可以得到该微分曲线主峰过零点附近的斜率约为锁定后，利用第n次相敏解调得到的解调值Yn可以计算得到第n次VCSEL电流需要的调整量可进一步计算得到第n次送给VCSEL的电流值
(b)为压控晶振压控端电压精确反馈示意图，在相敏解调获得(b)中CPT峰的微分曲线后，可以得到该微分曲线过零点附近的斜率约为锁定后，利用第n次相敏解调得到的解调值Mn可以计算得到第n次压控晶振压控端电压需要的调整量可进一步计算得到第n次送给压控晶振压控端的电压值
以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种微型原子钟数字控制电路装置，其特征在于，包括：第一转换电路(1)、增益可变放大电路(2)、FPGA(3)、第二转换电路(4)、压控晶振(5)、锁相环(6)、环路滤波器(7)、压控振荡器(8)、偏置器(9)、多路选择器(10)、第一温度测量电路(11)、第二温度测量电路(12)、第一功率放大电路(13)、第二功率放大电路(14)；
所述第一转换电路(1)的输入端用于接收光检信号；
所述增益可变放大电路(2)第一输入端连接至第一转换电路(1)输出端，所述增益可变放大电路(2)第二输入端连接至FPGA(3)的第七输出端；
所述FPGA(3)第一输入端连接至增益可变放大电路(2)输出端，所述FPGA(3)第二输入端连接至多路选择器(10)输出端；
所述第二转换电路(4)输入端连接至FPGA(3)第一输出端；
所述压控晶振(5)输入端连接至FPGA(3)第三输出端，所述压控晶振(5)第二输出端作为微型CPT原子钟的标准频率输出；
所述锁相环(6)第一输入端连接至压控晶振(5)第一输出端，所述锁相环(6)第二输入端连接至FPGA(3)第二输出端，所述锁相环(6)第三输入端连接至压控振荡器(8)第一输出端；
所述环路滤波器(7)的输入端连接至锁相环(6)的输出端；
所述压控振荡器(8)输入端连接至环路滤波器(7)的输出端；
所述偏置器(9)的第一输入端连接至压控振荡器(8)的第二输出端，所述偏置器(9)的第二输入端连接至第二转换电路(4)的输出端，所述偏置器(9)的输出端连接至物理***VCSEL电流输入端；
所述第一温度测量电路(11)输入端连接至物理***VCSEL热敏电阻；
所述第二温度测量电路(12)输入端连接至物理***的原子气室的温度传感器；
所述多路选择器(10)第一输入端连接至第一温度测量电路(11)输出端，所述多路选择器(10)第二输入端连接至第二温度测量电路(12)输出端，所述多路选择器(10)第三输入端连接至FPGA(3)第六输出端；
所述第一功率放大电路(13)输入端连接至FPGA(3)第五输出端，所述第一功率放大电路(13)输出端连接至物理***VCSEL加热器；
所述第二功率放大电路(14)输入端连接至FPGA(3)第四输出端，输出端连接至物理***原子气室加热器。
2.如权利要求1所述的数字控制电路装置，其特征在于，所述FPGA(3)包括：第一模数转换器(301)、第一相位自动寻优模块(302)、第一相敏解调模块(303)、VCSEL电流扫描模块(304)、幅度调制模块(305)、VCSEL电流反馈模块(306)、VCSEL电流控制环路时序控制模块(307)、第一数模转换器(308)、第二相位自动寻优模块(309)、第二相敏解调模块(310)、压控晶振电压扫描模块(311)、压控晶振电压反馈模块(312)、压控晶振电压控制环路时序控制模块(313)、第二数模转换器(314)、移频键控调制模块(315)、锁相环控制模块(316)、第二模数转换器(317)、第一PID控制模块(318)、温度控制时序模块(319)、第二PID控制模块(320)、第一脉宽调制模块(321)、第二脉宽调制模块(322)；
所述第一模数转换器(301)输入端作为FPGA(3)第一输入端，所述第一相位自动寻优模块(302)输入端连接至第一模数转换器(301)第一输出端，所述第一相敏解调模块(303)输入端连接至第一相位自动寻优模块(302)输出端，所述VCSEL电流扫描模块(304)第一输入端连接至第一相敏解调模块(303)第一输出端，所述VCSEL电流扫描模块(304)第二输入端连接至幅度调制模块(305)第一输出端，所述VCSEL电流反馈模块(306)第一输入端连接至第一相敏解调模块(303)第二输出端，所述VCSEL电流反馈模块(306)第二输入端连接至幅度调制模块(305)第二输出端，所述VCSEL电流控制环路时序控制模块(307)第一输入端连接至VCSEL电流扫描模块(304)输出端，所述VCSEL电流控制环路时序控制模块(307)第二输入端连接至VCSEL电流反馈模块(306)输出端，所述第二相位自动寻优模块(309)输入端连接至第一模数转换器(301)第二输出端，所述第二相敏解调模块(310)输入端连接至第二相位自动寻优模块(309)输出端，所述压控晶振电压扫描模块(311)输入端连接至第二相敏解调模块(310)第一输出端，所述压控晶振电压反馈模块(312)输入端连接至第二相敏解调模块(310)第二输出端，所述压控晶振电压控制环路时序控制模块(313)第一输入端连接至压控晶振电压扫描模块(311)输出端，所述压控晶振电压控制环路时序控制模块(313)第二输入端连接至压控晶振电压反馈模块(312)输出端，所述第二模数转换器(317)输入端作为FPGA(3)第二输入端，所述第一PID控制模块(318)第一输入端连接至第二模数转换器(317)第一输出端，所述第一PID控制模块(318)第二输入端连接至温度控制时序模块(319)第一输出端，所述第二PID控制模块(320)第一输入端连接至第二模数转换器(317)第二输出端，所述第二PID控制模块(320)第二输入端连接至温度控制时序模块(319)第二输出端；
所述第一数模转换器(308)输入端连接至VCSEL电流控制环路时序控制模块(307)输出端，所述第一数模转换器(308)输出端作为FPGA(3)的第一输出端；
所述锁相环控制模块(316)输入端连接至移频键控调制模块(315)输出端，所述锁相环控制模块(316)输出端作为FPGA(3)的第二输出端；
所述第二数模转换器(314)输入端连接至压控晶振电压控制环路时序控制模块(313)第一输出端，所述第二数模转换器(314)输出端作为FPGA(3)的第三输出端；
所述第二脉宽调制模块(322)输入端连接至第二PID控制模块(320)输出端，所述第二脉宽调制模块(322)输出端作为FPGA(3)的第四输出端；
所述第一脉宽调制模块(321)输入端连接至第一PID控制模块(318)输出端，所述第一脉宽调制模块(321)输出端作为FPGA(3)的第五输出端；
所述压控晶振电压控制环路时序控制模块(313)第二输出端作为FPGA(3)的第七输出端；
所述温度控制时序模块(319)第三输出端作为FPGA(3)的第六输出端。
3.一种基于权利要求1或2所述的数字控制电路装置的微型原子钟控制方法，其特征在于，包括下述步骤：
微型原子钟上电后，FPGA利用多路选择器采用分时温控的温度控制方法控制第一温度测量电路和第二温度测量电路对VCSEL和原子气室进行温度测量，并根据测量结果采用脉宽调制温度控制方法控制第一功率放大电路和第二功率放大电路对VCSEL和原子气室进行温度控制，等待VCSEL和原子气室温度控制稳定后，FPGA利用增益可变光检信号检测方法控制增益可变放大电路采集经第一转换电路转换的光检信号，同时FPGA采用VCSEL电流控制环路相敏解调相位自动寻优方法获得VCSEL电流控制环路参考信号的最优相位并对光检信号进行同步鉴相解调，根据解调结果，FPGA采用VCSEL电流精确反馈方法通过第二转换电路对输入给VCSEL的电流进行控制，将电流锁定在多普勒谱线最小值对应的电流上；
VCSEL电流锁定后，PFGA采用压控晶振压控端电压控制环路相敏解调相位自动寻优方法获得压控晶振压控端电压控制环路参考信号的最优相位并对光检信号进行同步鉴相解调，根据解调结果，FPGA采用压控晶振控制电压精确反馈方法控制压控晶振的压控端电压，将压控端电压锁定在CPT信号最大值对应的电压上，此时微型原子钟整机完成锁定，输出稳定的频率信号；
分时温控的温度控制方法包括下述步骤：
(a)温度控制时序模块(319)控制多路选择器(10)连通第一温度测量电路(11)、打开第一PID控制模块(318)，同时关闭第二PID控制模块(320)，此时装置实现对物理***VCSEL温度控制；
(b)温度控制时序模块(319)控制多路选择器(10)连通第二温度测量电路(12)、打开第二PID控制模块(320)，同时关闭第一PID控制模块(318)，此时装置实现对物理***原子气室温度控制；
所述增益可变光检信号检测方法包括下述步骤：
(a)开机上电至压控晶振压控端电压锁定时间段内，压控晶振电压控制环路时序控制模块(313)控制增益可变放大电路(2)以第一电压增益工作；
(b)压控晶振压控端电压锁定后，压控晶振电压控制环路时序控制模块(313)控制增益可变放大电路(2)以第二电压增益工作；其中，第一电压增益小于第二电压增益；
所述VCSEL电流控制环路相敏解调相位自动寻优方法包括下述步骤：
(a)设定相敏解调参考信号相位初始值，将VCSEL输入电流由设定的最小值缓慢增大至设定的最大值，获得在参考信号初始相位值条件下相敏解调结果；
(b)将VCSEL输入电流固定在(a)中获得的相敏解调结果最大值对应的电流值处，将参考信号相位由0°增大至360°，获得参考信号相位不同时的解调结果；
(c)将参考信号相位固定至(b)中获得的相敏解调结果最大值对应的相位值；
所述压控晶振压控端电压控制环路相敏解调相位自动寻优方法包括下述步骤：
(a)设定相敏解调参考信号相位初始值，将压控晶振(5)压控端电压由设定的最小值缓慢增大至设定的最大值，获得在参考信号初始相位值条件下相敏解调结果；
(b)将压控晶振(5)压控端电压固定在(a)中获得的相敏解调结果最大值对应的电流值处，将参考信号相位由0°增大至360°，获得参考信号相位不同时的解调结果；
(c)将参考信号相位固定至(b)中获得的相敏解调结果最大值对应的相位值；
所述VCSEL电流精确反馈方法包括下述步骤：
(a)将VCSEL输入电流由设定的最小值缓慢增大至设定的最大值，获得在参考信号初始相位值条件下相敏解调结果，并记录解调结果最大值Ymax和最小值Ymin，以及解调结果最大值Ymax对应的VCSEL输入电流Imax和解调结果最小值Ymin对应的VCSEL输入电流Imin；
(b)VCSEL输入电流的第n次反馈量大小In与VCSEL输入电流的第n-1次反馈量大小In-1以及第n次获得的解调结果Yn的关系为：当Imax＞Imin时，当Imax＜Imin时，
所述压控晶振控制电压精确反馈方法包括下述步骤：
(a)将压控晶振压控端电压由设定的最小值缓慢增大至设定的最大值，获得在参考信号初始相位值条件下相敏解调结果，并记录解调结果最大值Mmax和最小值Mmin，以及解调结果最大值Mmax对应的压控晶振压控端电压Umax和解调结果最小值Mmin对应的压控晶振压控端电压Umin；
(b)压控晶振压控端电压的第n次反馈量大小Un与压控晶振压控端电压的第n-1次反馈量大小Un-1以及第n次获得的解调结果Mn的关系为：当Umax＞Umin时，当Umax＜Umin时，
4.如权利要求3所述的微型原子钟控制方法，其特征在于，在所述脉宽调制温度控制方法中，第一脉宽调制模块(321)和第二脉宽调制模块(322)输出的方波信号占空比分别正比于第一PID控制模块(318)和第二PID控制模块(320)的输出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611063455.3A CN106444343B (zh) | 2016-11-28 | 2016-11-28 | 一种微型原子钟数字控制电路装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611063455.3A CN106444343B (zh) | 2016-11-28 | 2016-11-28 | 一种微型原子钟数字控制电路装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106444343A CN106444343A (zh) | 2017-02-22 |
| CN106444343B true CN106444343B (zh) | 2018-09-07 |
Family
ID=58219726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611063455.3A Active CN106444343B (zh) | 2016-11-28 | 2016-11-28 | 一种微型原子钟数字控制电路装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106444343B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107219750B (zh) * | 2017-05-19 | 2019-09-20 | 中国科学院上海光学精密机械研究所 | 改善原子钟稳定度的延时线实时噪声修正方法 |
| CN107291121A (zh) * | 2017-06-30 | 2017-10-24 | 上海卫星工程研究所 | 卫星用测控温技术实现方法 |
| CN107404317B (zh) * | 2017-08-01 | 2020-11-27 | 北京无线电计量测试研究所 | 一种cpt原子钟控制方法 |
| CN107463194B (zh) * | 2017-08-18 | 2020-04-24 | 中国科学院国家授时中心 | 射频信号驱动电热丝加热的温度控制装置 |
| CN108121199A (zh) * | 2017-12-21 | 2018-06-05 | 深圳开阳电子股份有限公司 | 一种卫星导航接收机及其本地时钟装置 |
| CN108196485B (zh) * | 2018-01-25 | 2019-09-17 | 中国电子科技集团公司第二十四研究所 | 应用于芯片原子钟控制***的SoC芯片结构 |
| CN110749865B (zh) * | 2019-09-28 | 2022-07-05 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 降低相干测量设备零秒延时波动的方法 |
| RU195880U1 (ru) * | 2019-12-12 | 2020-02-07 | Федеральное государственное бюджетное учреждение науки Институт лазерной физики Сибирского отделения Российской академии наук | Испытательный стенд для компонентов дискриминатора стандарта частоты на основе эффекта когерентного пленения населенностей |
| CN114138034B (zh) * | 2021-11-30 | 2022-10-28 | 中国科学技术大学 | 可编程pwm微热板控温*** |
| CN114637181B (zh) * | 2022-02-25 | 2023-04-25 | 北京大学 | 一种cpt原子钟伺服器芯片的数字控制*** |
| CN114942661B (zh) * | 2022-07-20 | 2022-11-08 | 中国科学院精密测量科学与技术创新研究院 | 一种微型Mz光泵原子传感器的温控装置及方法 |
| CN115079617B (zh) * | 2022-07-22 | 2022-11-22 | 中国科学院精密测量科学与技术创新研究院 | 一种微型Mz光泵原子传感器的伺服环路锁定装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049623A (ja) * | 2007-08-17 | 2009-03-05 | Epson Toyocom Corp | 原子発振器 |
| US7965148B2 (en) * | 2009-08-03 | 2011-06-21 | Northrop Grumman Guidance And Electronics Company, Inc. | Atomic frequency clock systems and methods |
| CN101951261B (zh) * | 2010-10-08 | 2012-04-25 | 中国科学院武汉物理与数学研究所 | 一种被动型相干布居数囚禁原子频标的全数字伺服装置 |
| CN102075187B (zh) * | 2011-02-22 | 2013-03-13 | 合肥威师智能电子电器厂 | Cpt原子钟伺服电路 |
| CN202018568U (zh) * | 2011-02-22 | 2011-10-26 | 合肥威师智能电子电器厂 | 一种cpt原子钟 |
| CN102799102B (zh) * | 2012-07-03 | 2013-12-25 | 华中科技大学 | 一种被动型cpt原子钟的温控参数自整定方法及装置 |
| CN203630534U (zh) * | 2013-11-20 | 2014-06-04 | 北京无线电计量测试研究所 | 一种基于fpga的cpt原子钟激光器的温度校准装置 |
| CN103684450B (zh) * | 2013-12-24 | 2017-02-01 | 北京大学 | 一种相干布居拍频原子钟输出标准频率的方法 |
-
2016
- 2016-11-28 CN CN201611063455.3A patent/CN106444343B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106444343A (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106444343B (zh) | 一种微型原子钟数字控制电路装置及方法 | |
| CN101931405B (zh) | 一种用于cpt原子钟的相干解调装置 | |
| CN102075187B (zh) | Cpt原子钟伺服电路 | |
| CN103959653B (zh) | 具有增强的捕获的模拟锁相环 | |
| CN107463085B (zh) | 一种CPT原子钟伺服控制SoC | |
| CN107404317B (zh) | 一种cpt原子钟控制方法 | |
| CN101951261B (zh) | 一种被动型相干布居数囚禁原子频标的全数字伺服装置 | |
| CN102006068A (zh) | 改进型铷原子频标 | |
| CN201937572U (zh) | 一种cpt原子钟伺服电路 | |
| CN207218667U (zh) | 一种卫星导航时间修正装置 | |
| CN107404318A (zh) | 一种cpt原子钟控制*** | |
| CN109696242A (zh) | 一种异步扫频THz时域光谱*** | |
| CN102435320B (zh) | 电学定标热辐射计数字式自动锁频光电等效平衡*** | |
| CN207218669U (zh) | 一种原子频标装置 | |
| CN106788426B (zh) | 一种cpt原子频标激光频率调制指数锁定装置及方法 | |
| CN115079617B (zh) | 一种微型Mz光泵原子传感器的伺服环路锁定装置 | |
| CN108398658A (zh) | 一种自动频率控制装置及方法 | |
| Zhao et al. | CPT cesium-cell atomic clock operation with a 12-mW frequency synthesizer ASIC | |
| WO2013004015A1 (zh) | 一种铷原子频标及其频率绝对值修正电路 | |
| Rairigh et al. | Sinusoid signal generator for on-chip impedance spectroscopy | |
| CN107543960B (zh) | 一种高稳晶振测量装置 | |
| CN104617945A (zh) | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 | |
| CN115220512A (zh) | 驱动可调谐激光器的自动锁相恒流源电路及方法 | |
| CN115118280A (zh) | 一种基于二阶积分的铷原子钟数字伺服***及方法 | |
| CN104539289B (zh) | 一种原子频标频率短期稳定度的评估方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |