CN106341146B - 数据通信接收机和功率转换器 - Google Patents

数据通信接收机和功率转换器 Download PDF

Info

Publication number
CN106341146B
CN106341146B CN201610537168.5A CN201610537168A CN106341146B CN 106341146 B CN106341146 B CN 106341146B CN 201610537168 A CN201610537168 A CN 201610537168A CN 106341146 B CN106341146 B CN 106341146B
Authority
CN
China
Prior art keywords
coupled
data communication
amplification circuit
threshold
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610537168.5A
Other languages
English (en)
Other versions
CN106341146A (zh
Inventor
马提亚·彼得
简·塔尔海姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN106341146A publication Critical patent/CN106341146A/zh
Application granted granted Critical
Publication of CN106341146B publication Critical patent/CN106341146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/72—Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)
  • Power Conversion In General (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了数据通信接收机和功率转换器，该数据通信接收机包括：接收线圈；第一放大电路，所述第一放大电路耦连到所述接收线圈，所述第一放大电路用于将所述接收线圈接收的信号的至少一部分相对于阈值差分地放大；第二放大电路，所述第二放大电路被耦连以从所述第一放大电路接收经差分放大的信号，所述第二放大电路包括电流镜；以及迟滞电平移位电路，所述迟滞电平移位电路用于使由所述接收线圈接收的信号的至少一部分或所述阈值或由所述接收线圈接收的信号的至少一部分和所述阈值二者的电平移动，使得响应于由所述接收线圈接收的信号的至少一部分已经越过所述阈值，在另一个方向上的阈值越过被延迟。

Description

数据通信接收机和功率转换器
技术领域
本发明通常涉及使用电流隔离的电路之间的通信，并且更具体地涉及跨过开关模式功率转换器中的隔离栅进行通信。
背景技术
在许多情况下，电气设备包括在发射机与接收机之间发送信息的通信***，所述发射机与接收机是电流隔离的并且参考不同的接地电位。示例包括功率转换器、医疗设备、船用设备等。
一个这样的通信***使用磁性耦合的电线在发射机与接收机之间发送信息。另外电感耦合也是已知的，流过发射导体的变化电流在接收导体的两端感应出电压。导体之间的耦合能够以各种方式强化。例如，可以将导线形成为具有或没有磁芯的线圈。电感耦合的示例包括变压器和耦合电感。
尽管有这种导体的磁性耦合，但导体仍可以彼此保持电隔离，以便可以在它们之间施加电压差，而没有显著的电导。然而，只要导体之间的磁性耦合足够强，就可以跨过该电隔离传送信息。
发明内容
在一方面，一种数据通信接收机包括：接收线圈；第一放大电路，所述第一放大电路耦合到所述接收线圈，第一放大电路用于放大a)由所述接收线圈接收的信号的至少一部分与b)阈值之间的差值；第二放大电路，所述第二放大电路被耦连以从所述第一放大电路接收放大的差值，所述第二放大电路包括电流镜；以及迟滞电平移位电路，所述迟滞电平移位电路用于使a)由所述接收线圈接收的信号的一部分，或b)所述阈值，或c)由所述接收线圈接收的信号的一部分和所述阈值两者的电平移动。响应于由所述接收线圈接收的信号的所述至少一部分已经越过所述阈值，在另一个方向上的阈值越过(threshold crossing)被延迟。
在另一方面，一种数据通信接收机包括：接收线圈；滤波器电路，所述滤波器电路被耦连以从所述接收线圈接收的信号中滤除低频成分并输出已滤波信号；放大电路，所述放大电路被耦连以接收已滤波信号并放大所述已滤波信号相对于阈值的差值；以及迟滞电平移位电路，所述迟滞电平移位电路用于使a)由所述接收线圈接收的已滤波信号的一部分，或b)所述阈值，或c)所述已滤波信号的一部分和所述阈值二者的电平移动。响应于所述已滤波信号已经越过所述阈值，在另一个方向上的阈值越过被延迟。
在又一方面，一种数据通信接收机包括：接收线圈；第一放大电路，所述第一放大电路耦连到所述接收线圈，所述第一放大电路用于放大a)由所述接收线圈接收的信号的至少一部分与b)阈值之间的差值；电流放大电路，所述电路放大电路的输入被耦连以从所述第一放大电路接收放大的差值；迟滞电平移位电路，所述迟滞电平移位电路用于使a)由所述接收线圈接收的已滤波信号的一部分，或b)所述阈值，或c)所述已滤波信号的一部分和所述阈值二者的电平移动，使得响应于由所述接收线圈接收的信号的至少一部分已经越过所述阈值，在另一个方向上的阈值越过被延迟。所述电流放大电路包括第一MOSFET和第二MOSFET。所述第一MOSFET包括控制端子、耦连到所述电流放大电路的输入的源极/漏极中的第一个、以及耦连到第一参考电位的源极/漏极中的第二个。所述第二MOSFET包括耦连到所述电流放大电路的输入的控制端子、耦连到所述电流放大电路的输出的源极/漏极中的第一个、以及耦连到第二参考电位的源极/漏极中的第二个。在操作中，所述第一MOSFET的控制端子被偏置使得所述第一MOSFET保持在导通状态。
这些方面和其他方面可以包括以下特征中的一个或多个特征。电流镜的输入可以被耦连以从所述第一放大电路接收所述放大的差值。电流镜可以包括第一MOSFET，所述第一MOSFET包括控制端子、耦连到所述电流放大电路的输入的源极/漏极中的第一个、以及耦连到第一参考电位的源极/漏极中的第二个。电流镜可以包括第二MOSFET，所述第二MOSFET包括耦连到所述电流放大电路的输入的控制端子、耦连到所述电流放大电路的输出的源极/漏极中的第一个、以及耦连到第二参考电位的源极/漏极中的第二个。在操作中，所述第一MOSFET的控制端子被偏置使得所述第一MOSFET保持在导通状态。
所述放大电路可以包括：第一放大电路，所述第一放大电路被耦连以放大所述已滤波信号与所述阈值之间的差值；以及第二放大电路，所述第二放大电路被耦连以从所述第一放大电路接收放大的差值。第二放大电路可以包括电流镜。电流镜的输入可以被耦连以从所述第一放大电路接收所述放大的差值。在不同的方面，第一参考电位可以与第二参考电位、数据通信接收机的负电源电位、或由所述接收线圈接收的信号的至少一部分相同。所述第一MOSFET的控制端子可以耦连到所述电流放大电路的输入。第一MOSFET和第二MOSFET能够形成线性电流镜。
数据通信接收机可以包括滤波器电路，所述滤波器电路被耦连以从所述接收线圈接收的信号中滤除低频成分并将已滤波信号输出至所述第一放大电路。滤波器电路可以包括将所述接收线圈耦连到所述第一放大电路的电容。所述滤波器电路的电容可以包括MOSFET的栅极电容。滤波器电路可以包括耦连到参考电位的电阻器。迟滞电平移位电路可以使所述电阻器两端的电位的电平移动。
迟滞电平移位电路可以包括可变电流源，所述可变电流源被耦连以输出可变电流，从而使所述电阻器两端的电位的电平移动。第一放大电路可以包括共栅极放大器。共栅极放大器可以包括源极耦连到所述阈值的第一晶体管。第一放大电路可以包括NMOS晶体管。数据通信接收机可以包括耦连在所述共栅极放大器的输入与参考电位之间的可变电阻器。迟滞电平移位电路可以被耦合以改变所述可变电阻器的电阻，从而使所述阈值的电平移动。所述阈值和所述电平的移动可以被配置成使得，对于占空比为50％的传输信号，放大的差值的占空比在35％到65％之间，例如40％到60％之间。
数据通信接收机可以包括输出电路，所述输出电路被耦连以接收所述接收线圈接收的信号的至少一部分与所述阈值之间的差值的放大版。所述输出电路可以被耦连以输出表示该差值的二进制状态信号。
迟滞电平移位电路可以响应于二进制状态信号中的状态改变而使所述电平移动。迟滞电平移位电路可以使所述接收线圈接收的信号的至少一部分的电平移动。所述迟滞电平移位电路可以响应于已降至低于所述阈值的信号而使所述电平移动。所述接收线圈可以包括引线框的一部分、接合线和/或表面金属层。接收线圈的电感可以为50nH或更小，例如20nH或更小。
功率转换器可以包括根据任一前述方面所述的数据通信接收机。这种功率转换器可以包括：磁性耦合到所述接收线圈的发射线圈；以及脉冲发生器，所述脉冲发生器被耦连以输出穿过所述发射线圈的脉冲。脉冲发生器可以被配置成生成持续时间为10nS或更少(例如5nS或更少)的脉冲。发射线圈的电感可以为50nH或更小(例如20nH或更小)。功率转换器可以包括绝缘栅双极型晶体管电源开关。
附图说明
参考以下附图描述本发明的非限制性且非穷举性的实施方案，在附图中，除非另有说明，在各视图中，相似的附图标记指代相似的部件。
图1例示了根据本发明教导的模拟接收机前端的示例框图，该模拟接收机前端包括放大器和输入迟滞模块。
图2是例示了根据本发明教导的图1的已滤波信号、第一信号、第二信号和恢复信号的示例波形的时序图。
图3A是例示了根据本发明教导的图1的示例模拟接收机前端的示意图。
图3B是例示了根据本发明教导的图1的示例模拟接收机前端的示意图。
图4A是例示了根据本发明教导的图3A的模拟接收机前端的已滤波信号的示例波形的时序图。
图4B是例示了根据本发明教导的图3B的模拟接收机前端的已滤波信号的示例波形的时序图。
图5A是例示了根据本发明教导的图1的示例模拟接收机前端的示意图。
图5B是例示了根据本发明教导的图1的示例模拟接收机前端的示意图。
图6例示了开关控制器的一个示例，该开关控制器可以使用通信链路在发射机与接收机以及根据本发明教导的模拟接收机前端之间通信。
图7是利用开关控制器的示例性功率转换***，该开关控制器使用通信链路在发射机与接收机以及根据本发明教导的模拟接收机前端之间通信。
贯穿附图的多个视图，相应的附图标记指示相应的部件。本领域技术人员将认识到，附图中的元件是为了简单和清楚起见而例示的，并且附图中的元件不一定按比例绘制。例如，附图中一些元件的尺寸相对于其他元件可能被夸大，以便有助于提高对本发明的各种实施方案的理解。另外，通常不示出在商业上可行的实施方案中有用或必要的常见但公知的元件，以便较少遮挡本发明的这些各种实施方案的视图。
具体实施方式
在以下描述中，为了提供对本发明的透彻理解，阐述了许多具体细节。然而，对于本领域普通技术人员来说显而易见的是，不是必需使用所述具体细节来实施本发明。在其他情况下，为了避免使本发明模糊不清，没有详细地描述众所周知的材料或方法。
整个说明书中提及“一个(one)实施方案”、“一(an)实施方案”、“一个(one)实例”或“一(an)实例”意味着结合所述实施方案或实例所描述的具体特征、结构或性质包括在本发明的至少一个实施方案中。因此，整个说明书中多处出现的短语“在一个实施方案中”、“在一实施方案中”、“一个实例”或“一实例”不一定全都指代相同的实施方案或实例。而且，具体的特征、结构或性质可以任何合适的组合和/或子组合被组合在一个或多个实施方案或实例中。具体的特征、结构或性质可以包括在集成电路、电子电路、组合逻辑电路或提供所述功能的其他合适的器件中。此外，可以认识到，随附提供的附图是出于向本领域普通技术人员进行说明的目的，并且所述附图不一定按比例绘制。
如上所述，通信***可以使用电感耦合在发射机与接收机之间发送信息。通过改变流过发射导体的电流可以将信号发送到接收机。变化的电流在接收导体的两端感应出电压。在一些情况下，由发射机发送的信号可能是近似的矩形脉冲波形。所接收的电压可能类似于正弦波形，该正弦波形能够以所接收的电压的振荡速度(一般被称为“频率”)和振荡的大小(一般被称为“振幅”)来表征。在一些情况下，接收机可以通过比较所接收电压与阈值电压来识别脉冲的传输。然而，对于弱电感耦合，所接收电压的摆动幅度可能相对较小。阈值电压可能接近参考值，以便有助于检测所接收的信号。然而，具有低阈值电压的接收机可能对噪声敏感，并且该接收机可能将噪声误认为所发射的信号。而且，所接收信号的频率可能相对较高。因此，接收机内的电路必须足够快以便在所接收信号的频率下运行。此外，由于接收电路应该在大部分时间是激活的，以转换短的感应电压，因此电路应具有低的电流消耗。
在本发明的一些情况下，模拟接收机前端可以包括第一放大电路和第二放大电路以及输入迟滞电路。模拟接收机前端还可以包括高通滤波器，该高通滤波器对所接收信号滤波并将已滤波信号输出到第一放大电路。第一放大电路可以放大已滤波信号与阈值之间的差值。当已滤波信号达到该阈值时，可以检测到脉冲。检测到的脉冲的持续时间可以被视为已滤波信号在另一个方向上再次越过(cross)阈值所需的时间。在一些情况下，输入迟滞电路可以通过使已滤波信号或阈值的电平移动而对由于脉冲而引起的初始阈值越过做出响应，使得已滤波信号在另一个方向上再次越过阈值所需的时间增加。同样地，检测到的脉冲的持续时间似乎有所增加，使得其他电路可以更容易地处理所接收信号。在一些情况下，第二放大电路可以包括电流镜。第二放大电路可以对从第一放大电路输出的持续时间显然较长的脉冲做出响应。第二放大电路可以限制第一放大电路的输出的电压。如果第一放大电路将具有大的输出电压，那么在第一放大电路的输出的净电容将需要更多的时间来充电和放电。相比之下，限制第一放大电路的输出的电压的第二放大电路可以通过限制输出电压摆动来提高第一放大电路的速度。
这样的模拟接收机前端在嘈杂环境(诸如在用于电源开关的控制器中，其中该控制器的不同部分彼此电流隔离)情况下是特别有利的。特别地，通过电源开关切换的电力可以比通过电感耦合传输的信号的电力大得多。例如，电源开关可以切换数百伏或甚至数千伏的电压，而传输的信号可能是数百毫伏或更少。因此，能够分辨通过电感耦合传输的信号的模拟接收机前端是重要的。
而且，可以利用相对较慢(slow)的技术(具有较长/慢的晶体管)来实施所提出的模拟接收机前端。由于伴随的高电压容量，这种相对较慢的技术对于其他电路元件可能是有利的。
包括第一放大电路和第二放大电路并且其中第二放大电路是电流镜的模拟接收机前端允许第一放大电路对高频信号(诸如具有10nS或更少(例如5nS或更少)的持续时间的脉冲)做出响应。通过适当的滤波，甚至可以从切换更大电压的电源开关所产生的噪声中区分出这样的脉冲。特别地，电感耦合的接收环(receive loop)可以耦合至去除由接收环接收到的低频成分(分量)的滤波器。由于接收环上的噪声可能越过太低的阈值，所以即使在去除低频成分之后，用于检测所发射脉冲的接收机阈值也不能设置的太低。然而，较高的阈值，即允许接收机更选择性地或甚至排他性地对所发射信号做出响应的阈值，将使接收机仅对信号的相对较小的部分做出响应。换言之，如果接收环上的信号类似于正弦信号，则随着检测阈值从接近于零电压(即，位于信号的局部最小值)经过中间电压(即，位于理想正弦波形的斜率拐点)增大到所接收信号的最大电压，该信号的视在持续时间(apparentduration)减少。最后，如果检测阈值超出振荡振幅中的局部最大值，那么接收环上的信号的视在持续时间完全消失。
即使视在持续时间没有完全消失，作为一个实际问题，优选的是接收环上的信号的视在持续时间要为下游电路的后续处理保持足够长。例如，在一些情况下，下游数字电路可能以视在持续时间大约在脉冲频率的50％占空比的25％以内(例如在脉冲频率的50％占空比的10％以内)的脉冲运行最佳。对于持续时间为10nS或更少(例如5nS或更少)的脉冲，这将意味着这些脉冲的视在持续时间在1.5ns到3.5ns之间。
这些问题和其他问题可以通过利用如下所述的迟滞来解决。迟滞可以被设置成使得，响应于脉冲的初始识别，所接收脉冲保持高于或低于阈值的时间被延长。例如，对于脉冲的检测，可以设置在50mV到200mV之间的初始阈值。该阈值可以被减小或增大(或信号电平可以被增大或减小)20-80mV，以便延长脉冲的视在持续时间。尽管阈值或信号电平发生变化，噪声敏感度不增加。
首先，参考图1，模拟接收机前端102包括滤波器108、第一放大电路110、第二放大电路112、输出电路113和输入迟滞电路114。图1中进一步例示了所接收信号UR 104、已滤波信号UF 116、第一信号U1 118、第二信号U2 120和迟滞信号UH 117。在一些情况下，由于接收到已经经由磁性耦合导体通信的信号，所接收信号UR 104可以是感应的电压或电流。
滤波器108被耦连以滤除所接收信号UR 104中的低频成分。在例示的模拟接收机前端102中，滤波器108被示出为包括电容121和电阻器122的高通滤波器。滤波器108将已滤波信号UF 116输出到第一放大电路110。第一放大电路110放大已滤波信号UF 116与阈值之间的差值，并且将产生的差值作为第一信号U1 118输出。第一放大电路110还被耦连以从输入迟滞电路114接收迟滞信号UH 117。如将进一步讨论的，迟滞信号UH 117可以响应于恢复信号UREC 106使已滤波信号UF 116和第一放大电路110的阈值之一或两者电平移位。
第二放大电路112被耦连以接收第一信号U1 118。在操作中，第二放大电路112将第一信号U1 118放大并反相，同时将结果作为第二信号U2 120输出。在一些情况下，第二放大电路112可以包括电流镜。放大量可能受到包括在电流镜中的晶体管之间的比率的影响。即使在第一放大电路110的输出电阻(图3中示出的Q1 324)不是非常高的情况下，在第二放大电路112中使用电流镜也允许在第一放大电路110中设置限定的阈值。如以下进一步讨论的，因此可以通过这种在U1 118中比在已滤波信号UF 116中具有更长持续时间的脉冲来提高第一信号U1 118中的脉冲放大。由于限制第一放大电路110的输出电压摆动以及在第一放大电路110与第二放大电路112之间的端子处的所有连接电路的净电容，第二放大电路112(在进一步的实施例中示出为电流镜)还可以缩短第一信号U1 118的上升时间和下降时间。输出电路113被耦连以接收第二信号U2 120，并且输出恢复信号UREC 106。第二信号U2120可以基本上类似于正弦模拟信号。输出电路113将模拟信号转换成高段和低段的持续时间不同的矩形脉冲波形。在一些情况下，输出电路113可以包括两个反相器，所述两个反相器使第二信号U2 120反相两次并输出数字波形。同样地，恢复信号UREC 106可以是高段和低段的持续时间不同的矩形脉冲波形。在一些情况下，可以用电流模式输入来实施第一反相器(图3中示出为反相器331)。
在操作中，响应于已滤波信号UF 116越过第一放大电路110的阈值，恢复信号UREC106可以从低值转变为高值，并且响应于已滤波信号UF 116随后在另一个方向上越过(可能电平移动的)阈值，恢复信号从高值转变为低值。换言之，当已滤波信号UF 116越过第一放大电路110的阈值时，模拟接收机前端102开始检测接收的脉冲，并且当已滤波信号UF 116下一次越过第一放大电路110的(可能电平移动的)阈值时，恢复电路检测到所接收的脉冲结束。
输入迟滞电路114可以被耦连以增加所接收脉冲的视在持续时间。对于如此处所例示的情况，这将增加恢复信号UREC 106为高的时间。在一些情况下，响应于脉冲的初始检测(即，恢复信号UREC 106的前沿的检测)，输入迟滞电路114可以开始对已滤波信号UF 116的电平移动。电平移动可以增加电平移动的已滤波信号UF 116(尽管是在另一方向上)再次越过阈值所需的时间。换言之，电平移动可以增大已滤波信号UF 116与阈值之间的差值。通过例示的逻辑，当电平移动的已滤波信号UF 116下一次越过第一放大电路110的阈值时，恢复信号UREC 106返回到低值。恢复信号UREC 106的高值的视在持续时间相对于未电平移动的已滤波信号UF 116的持续时间增加。在其他情况下，响应于脉冲的初始检测(例如，恢复信号UREC 106的前沿的检测)，输入迟滞电路114可以使第一放大电路的阈值电平移动。这样的电平移动还可以增加已滤波信号UF 116在另一个方向上越过第一放大电路110的阈值所需的时间。例如，该阈值可以被电平移动以增大阈值与已滤波信号UF 116之间的差值。同样地，已滤波信号UF 116再次越过电平移动的阈值所需的时间增加，并且检测脉冲的视在持续时间增加。在一些情况下，响应于脉冲的初始检测，输入迟滞电路114可以使已滤波信号UF 116和第一放大电路的阈值均电平移动。这样的电平移动可以同时或在不同的时间开始。
图2是包括已滤波信号UF 216、第一信号U1 218、第二信号U2 220和恢复信号UREC206的示例波形的时序图200。如图所示，第一信号U1 218是对已滤波信号UF 216与阈值VTH236之间的差值的放大。阈值VTH 236是相对于图1所讨论的第一放大电路的阈值。第二信号U2 220可以是对第一信号U1 218的进一步放大和反相。第一信号U1 218和第二信号U2 220的y轴标尺可以不同。如图所示，已滤波信号UF 216、第一信号U1 218和第二信号U2 220通常类似于正弦波形。然而，应该认识到，所述信号的波形可以类似于其它形状。图1的输出电路接收第二信号U2 220，并且输出大致矩形的信号UREC 206。当已滤波信号UF 216越过阈值VTH236时，信号UREC 206从高值转变为低值，反之亦然。特别地，当已滤波信号UF 216下降到低于阈值VTH 236时，恢复信号UREC 206从低值转变为高值。当已滤波信号UF 216在另一个方向上再次越过阈值VTH 236时，恢复信号UREC 206从高值转变为低值。如先前所讨论的，已滤波信号UF 216和阈值VTH 236之一或两者可以在不同的时间电平移动。恢复信号UREC 206为高的持续时间可以被称为视在恢复脉冲宽度TPW 238。通过对已滤波信号UF 216和阈值VTH 236之一或两者施加电平移动，视在恢复脉冲宽度TPW 238的持续时间增加。
图3A例示了作为以上所讨论的模拟接收机前端102的一个实例的模拟接收机前端302。模拟接收机前端302包括滤波器308、第一放大电路310、第二放大电路312、输出电路313和输入迟滞电路314。
滤波器308包括耦接在一起作为高通滤波器的电容321和电阻器322、323。滤波器308接收并对所接收的信号UR 304滤波，并且输出已滤波信号UF 316。已滤波信号UF 316在电阻器322、323两端有压降。图3A中未示出的是在滤波器308之前的可选电容(诸如图5中的电容550)。可选电容的一端可以耦连到所接收信号UR 304，另一端耦连到VSS。还可以通过耦连到模拟接收机前端302的输入的发射机或其他器件的寄生输出电容来内在地提供用于提高抗噪性的可选电容。
第一放大电路310包括耦连在一起作为共栅极差分放大器的晶体管Q1 324、Q2325、输出电流I2的电流源326、输出电流I3的电流源327和电阻器337。晶体管Q2 325的源极耦连到电阻器337。在电阻器337与晶体管Q2 325的源极之间的节点处的电压是如上关于图1和图2所讨论的阈值VTH 336。晶体管Q1 324的源极被耦连以接收已滤信号UF 316。第一放大电路310的输出(第一信号U1 318)是电流源326的电流I2减去晶体管Q1 324的漏极电流。第一放大电路310放大已滤波信号UF 316与阈值VTH 336之间的差值。如图所示，阈值VTH 336大于参考值VSS。在一些情况下，相应于所接收信号UR 304的有效阈值可以是负值，并且通过阈值VTH 336减去DC条件下的电压UF 316给出该有效阈值。因此，模拟接收机前端302可以从所接收信号UR 304的负摆动中识别脉冲。在一些情况下，晶体管Q1 324和Q2 325的尺寸和跨导可以相对较小，但足以提供充足的匹配。
第二放大电路312包括耦连在一起作为电流镜的晶体管Q3 328、Q4 329和具有电流I4的电流源330。晶体管Q4 329的漏源电流是晶体管Q3 328的漏源电流的放大版。通过晶体管Q3 328和Q4 329的尺寸之比(1：N)确定放大量。在一些情况下，通过晶体管Q4 329的电流可以是通过晶体管Q3 328的电流的两倍。此外，第二放大电路312使第一信号U1 318反相。第二放大电路312的输出(第二信号U2 320)是晶体管Q4 329的漏极电压。在一些情况下，当第二放大电路312的电流镜比基本上为2时，电流源330的电流I4基本上等于电流源326的电流I2。同样地，当已滤波信号UF 316越过阈值VTH 336时，第二信号U2 320转变。此外，电流源330的电流I4可以是电流源327的电流I3的两倍。在第二放大电路312中使用电流镜允许在第一放大电路310中设置限定的阈值。第一信号U1 318中的脉冲的放大可以得到改善，这是因为这种脉冲由于电平移动似乎具有更长的脉冲宽度持续时间。因为晶体管Q3 328限制了U1 318的电压摆动，因此电流镜还可以缩短第一信号U1 318的上升时间和下降时间。此外，应该将第二放大电路312的输入阻抗(以及特别地，晶体管Q3 328的输入阻抗)设置为大于零，使得第一放大电路的输出电压电平(第一信号U1 318)在操作范围内。而且，第二放大电路312的操作被设置成使得第一放大电路310的晶体管工作在饱和区。
输出电路313包括反相器331、332，并且被耦连以接收第二信号U2 220并输出恢复信号UREC 306。输出电路313可以使第二信号U2 120反相两次，以便输出大体上矩形的脉冲波形。同样地，恢复信号UREC 306可以是高段和低段的持续时间不同的大体上矩形的脉冲波形。
反相器333被耦连在输出电路313与输入迟滞电路314之间，并且使恢复信号UREC306反相。然而，也可以通过输入迟滞电路314接收反相器331与332之间的电压。输入迟滞电路314包括受控的电流源335。受控的电流源335由反相器333的输出(反相的恢复信号346)控制，例如由恢复信号UREC 306控制。由受控的电流源335提供的电流可以是以上所讨论的迟滞信号的一个实例。对于例示的逻辑，当反相的恢复信号346为低(即，恢复信号UREC 306为高)时，从受控的电流源335输出的电流I1的值基本上为零，当反相的恢复信号346为高(即，恢复信号UREC 306为低)时，从受控的电流源335输出的电流I1的值基本上为非零。在一些情况下，输入迟滞电路314可以既接收恢复信号UREC 306，也接收反相的恢复信号346，以控制输入迟滞电路314提供多少电流。
在操作中，输入迟滞电路314提供增大已滤波信号UF 316与参考电压VSS之间的差值的非零电流I1。在例示的实施方式中，响应于检测到已滤波信号UF 316下降到低于阈值VTH 336，恢复信号UREC转变为高值。高的恢复信号UREC 306进而触发输入迟滞电路314以减小输出电流I1(例如，使得电流I1基本上为零)，并且使已滤波信号UF 316向下电平移动进一步低于阈值VTH 336。恢复信号UREC 306中的高状态的持续时间对应于电平移动的信号UF 316下降到低于阈值VTH 336与随后上升到高于阈值VTH 336之间的时间。通过迟滞电路314将已滤波信号UF 316驱动为更负的值，恢复信号UREC 306中的高状态的持续时间被延长。
响应于恢复信号UREC 306转换为低值，输入迟滞电路314增大电流I1(例如，电流I1被设置为非零值)，并且已滤波信号UF 316向上电平移动。通过非零电流I1，已滤波信号UF316相对于VSS上升。
图3B例示了作为如上所讨论的模拟接收机前端102的另一个实例的模拟接收机前端303。模拟接收机前端303包括滤波器308、第一放大电路310、第二放大电路312、输出电路313和输入迟滞电路314。模拟接收机前端303还可以包括用于改善抗噪性的可选电容(未示出)。图3B中例示的模拟接收机前端303与图3A中示出的模拟接收机前端302的不同之处在于：输入迟滞电路314包括设置电压阈值VTH 336的可变电阻器337。如所例示的，可变电阻器337的电阻(以及阈值VTH 336的大小)由反相的恢复信号346控制。
在操作中，可变电阻器337可以被初始设置成使得阈值VTH 336基本上等于第一值。当已滤波信号UF 316下降到低于阈值VTH 336时，检测到脉冲。作为响应，恢复信号UREC 306转变为高值。高的恢复信号UREC 306进而触发输入迟滞电路314以增大可变电阻器337的电阻，从而增大阈值VTH 336并且使其进一步远离参考电压VSS。当已滤波信号UF 316小于阈值VTH 336时，阈值VTH 336的值的增大使已滤波信号UF 316与阈值VTH 336之间的差值的绝对值增大。恢复信号UREC 306中的高状态的持续时间对应于已滤波信号UF 316下降到低于阈值VTH 336与随后上升到高于阈值VTH 336之间的时间。通过迟滞电路314增大了阈值VTH336，恢复信号UREC 306中的高状态的持续时间被延长。响应于恢复信号UREC 306转变为低值，通过减小可变电阻器337的电阻，输入迟滞电路314再次将阈值VTH 336电平移动。总体上，阈值VTH 336将返回到初始设置的第一值。
图4A是例示了图3A的模拟接收机前端的已滤波信号UF 416的时序图400(示出为较粗的实线)。为了清楚起见，图4A中的时间标尺相对于图2中的时间标尺被放大。这使得图4A例示了当输入迟滞电路314提供使已滤波信号UF 316电平移动到更负的值的非零电流时图3A中例示的输入迟滞电路314以及已滤波信号UF 416上的电流I1的效果。在图4A中，细实线439表示具有电流I1的已滤波信号，而虚线440例示了没有电流I1的已滤波信号。
响应于已滤波信号UF 416下降到低于阈值VTH 436，不施加电流I1，并且已滤波信号UF 416向下电平移动。该电平移动的已滤波信号UF 416与阈值VTH 436之间的差值的绝对值大于施加有电流I1的已滤波信号439与阈值VTH 436之间的差值的绝对值。随着滤波器级中的电容充电，已滤波信号UF 416逐渐转变到虚线440。一旦向下移动的已滤波信号UF 416上升到高于阈值VTH 436，再次施加电流I1，并且已滤波信号UF 416逐渐转变到细实线439。输入滤波器308的尺寸可以被选择成使得时间常量是脉冲宽度的量级。
如所例示的，检测到的脉冲的持续时间是已滤波信号UF 416小于阈值VTH 436的时间量。没有输入迟滞电路，检测到的脉冲宽度将基本上是TIW 441。然而，有了输入迟滞电路，检测到的脉冲宽度基本上是TPW 438。如图所示，脉冲宽度TIW 441的持续时间比脉冲宽度TPW438的持续时间短。同样地，模拟接收机前端可以恢复更长的脉冲宽度。
图4B是例示了图3B的模拟接收机前端的已滤波信号UF 416和阈值VTH 436的时序图401。
响应于已滤波信号UF 416下降到低于阈值VTH 436，阈值VTH 436电平移动到值443。响应于已滤波信号UF 416上升到高于处于值443的阈值VTH 443，阈值VTH 436的值返回到值442。检测到的脉冲的持续时间是已滤波信号UF 416小于阈值VTH 436的时间。没有输入迟滞电路，检测到的脉冲宽度将基本上是TIW 441。然而，有了输入迟滞电路，检测到的脉冲宽度基本上是TPW 438。如图所示，脉冲宽度TIW 441的持续时间比脉冲宽度TPW的持续时间短。因此，阈值VTH 436的电平移动使检测到的脉冲宽度延长，而不需要信号路径上的额外寄生效应并且不需要额外电流源。
图5A例示了作为如上所讨论的模拟接收机前端102的又一个实例的模拟接收机前端502。模拟接收机前端502包括滤波器508、第一放大电路510、第二放大电路512、输出电路513和输入迟滞电路514。图5A中例示的模拟接收机前端502与图3A中示出的模拟接收机前端302的不同之处在于：第二放大电路512包括耦连在一起作为电流受控的电流源的晶体管Q3 528、Q4 529和电流源530。具体地，晶体管Q3 528、Q4 529和电流源530耦连在一起作为非线性电流镜或四端子电流模式放大器。如所例示的，晶体管Q3 528可以是PMOS晶体管，并且耦连在晶体管Q1 524两端。换言之，晶体管Q3 528的漏极耦连到晶体管Q1 524的源极，同时晶体管Q3 528的源极耦连到晶体管Q1 524的漏极。而且，晶体管Q3 528的漏极耦连到已滤波信号UF 516。在晶体管Q3 528的源极和晶体管Q4 529的栅极处接收第一信号U1 518。而且，晶体管Q3 528的栅极耦连到参考电压VSS。而且，第二放大电路512的操作被设置成使得第一放大电路510的晶体管工作在饱和区。图5A中进一步例示的是可用于改善抗噪性的可选电容550。还可以通过耦连到模拟接收机前端的输入的发射机或其他器件的寄生输出电容来提供用于提高抗噪性的可选电容。
在操作中，第二放大电路放大输入至第二放大电路512的输入电流并由晶体管Q4529的漏极输出。同样地，第二放大电路512的输出是作为晶体管Q4 529和电流源I4 530的结果的电压U2 520。晶体管Q4 529的漏源电流是晶体管Q3 528的源漏电流的放大版，但是，这种放大可以是非线性的。然而，与图3A和图3B中例示的模拟接收机前端相比，可以减小在第一放大电路510与第二放大电路512之间的节点处的净电容，并且提高电路的整体速度。
图5B例示了作为如上所讨论的模拟接收机前端102的又一个实例的模拟接收机前端503。模拟接收机前端503包括滤波器508、第一放大电路510、第二放大电路512、输出电路513和输入迟滞电路514。图5B中例示的模拟接收机前端503与图3A中示出的模拟接收机前端302的不同之处在于：第二放大电路512包括耦连在一起作为电流镜或非线性电流镜的晶体管Q3 528、Q4 529和电流源530。如所例示的，晶体管Q3 528可以是NMOS晶体管，并且耦连在晶体管Q1 524两端。换言之，晶体管Q3 528的漏极耦连到晶体管Q1 524的漏极，同时晶体管Q3 528的源极耦连到晶体管Q1 524的源极。换言之，Q3 528的源极可以耦连到已滤波信号UF 516。而且，晶体管Q3 528的栅极耦连到其自身的漏极以及晶体管Q4 529的栅极。在Q3528的漏极和栅极以及Q4 529的栅极处接收第一信号U1 518。而且，第二放大电路512的操作被设置成使得第一放大电路510的晶体管工作在饱和区。在一个实例中，阈值电压VTH 536可以基本上等于参考电压VSS。
在操作中，第二放大电路512放大输入至第二放大电路512的输入电流，该输入电流由晶体管Q4 529的漏极输出。同样地，第二放大电路512的输出是作为晶体管Q4 529和电流源I4 530的结果的电压U2 520。而且，由电流源526提供的全部电流I2流过电阻522、523。因此，与图3A和图3B相比，对于同一电流I2 526，电阻522和523可以更小并且实现了已滤波信号UF 516与阈值VTH 536之间的相同的初始差值。结果，电容521可以更大，这可以减少已滤波信号UF 516的寄生电容的影响。此外，因为已滤波信号UF和第一信号U1 518在相同方向上变化，因此晶体管Q3 528的栅源电容和漏源电容可以对第一信号U1 518具有较小的阻尼效应。图6例示了包括开关控制器602的***600，该开关控制器包括在电流隔离的发射机608与接收机610之间通信的通信链路。***600还包括模拟接收机前端616、开关控制器602、***控制器604和电源开关606(例示为IGBT)。开关控制器602包括：发射机608(也称为驱动器接口)；接收机610(也称为驱动电路)，该接收机接收跨过电流隔离而传输的信息；以及电感耦合器612，该电感耦合器形成桥接电流隔离的通信链路。
电感耦合器612包括发射环611和接收环613。发射环611还可以称为初级环/绕组。接收环613还可以称为次级环/绕组。环611、613可以以多种不同的方式磁性耦合。例如，在一些实施方式中，环611、613可以绕在共高磁导率磁芯上，并且形成变压器。然而，在其他实施方式中，环611、613不需要共享共磁芯。在一些实施方式中，环611、613可以各自是至少部分由半导体芯片封装件的引线框形成的单环电感器，并且具有相对较小的电感。作为另一个实例，环611、613可以各自是至少部分由半导体芯片的顶部金属化层形成的电感器。
图6还例示了电源开关606两端的电压VCE 605、在电源开关606的主端子之间流动的电流ICE 607、表示可以被***控制器604使用以生成指示电源开关606应该接通(ON)还是断开(OFF)的信号的信息的一个或多个***输入620、指示电源开关606应该接通还是断开的输入信号UIN 622、由发射机608施加在发射环611两端的发射电压VT 624、通过发射环611传导的发射电流IT 625、通过发射电流IT 125的改变而在接收环626中感应的接收电压VR626(其还是所接收信号UR的一个实例)、作为由模拟接收机前端616确定的发射信号的恢复信号UREC、由译码电路628通过对恢复信号UREC的译码生成的译码信号UDEC以及由驱动器618输出以驱动电源开关606的驱动信号UD 630。
在操作中，***控制器604被耦连以接收***输入620，并且基于***输入620确定开关控制器602应该使电源开关606接通还是断开。***控制器604还生成表征该确定的结果的输入信号UIN 622。
开关控制器602的发射机608被耦连以接收输入信号UIN 622。在一些情况下，发射机608可以是驱动器接口。发射机608对用于通过电感耦合器612传输的输入信号UIN 622进行编码。
发射机608将发射电压VT 624经由电感耦合器612的磁性耦合环611、613传输到接收机610。在一些情况下，接收机610可以是驱动电路。在例示的实例中，发射机608驱动变化的发射电流IT 625经过发射环611，这在接收环613中感应出电压VR 626。同样地，接收机610接收来自发射机608的信息。
在例示的实施方式中，接收机电路610包括模拟接收机前端616、译码器电路628和驱动器618。驱动器618输出驱动信号UD 630。驱动信号UD 630被耦连以在电源开关606的控制端子处被接收，从而控制电源开关606的切换。在例示的实施方式中，电源开关606是IGBT，并且在IGBT 606的栅极端子处接收驱动信号UD 630。模拟接收机前端616可以是以上所讨论的模拟接收机前端。模拟接收机前端616接收并确定从所接收信号VR 626传输的信号。译码电路628被耦连以接收恢复信号UREC，并且确定所接收信号是指示电源开关606应该从接通状态转换到断开状态还是从断开状态转换到接通状态。译码器电路628输出表征该确定的结果的译码信号UDEC。
图7例示了包括开关控制器的示例功率转换器700，所述开关控制器可以包括模拟接收机前端。功率转换器700提供电能给负载710。功率转换器700包括串联耦接的两个电源开关704、706。此外，功率转换器700接收输入电压702(UIN)。功率转换器700被设计成通过控制电源开关704、706的切换来将电能从输入传递到负载710。在不同的实施方式中，功率转换器700可以控制输出到负载的能量的电压、电流或功率电平。
在图7示出的实例中，电源开关704、706是n沟道IGBT。然而，本发明的实施例也可以结合其他电源开关来使用。例如，可以使用金属氧化物半导体场效应晶体管(MOSFET)、双极型晶体管、注入增强型栅极晶体管(IEGT)和栅极可关断晶闸管(GTO)。此外，功率转换器700可以和基于氮化镓(GaN)半导体或碳化硅(SiC)半导体的电源开关一起使用。
电源开关704、706各自由第一开关控制器718和第二开关控制器720控制。第一开关控制器718和第二开关控制器720可以包括以上所述的开关控制器。第一开关控制器718和第二开关控制器720提供控制第一IGBT704的切换的第一栅极驱动信号730(UDR1)和控制第二IGBT 706的切换的第二栅极驱动信号732(UDR2)。两个开关控制器718、720可以可选地由***控制器714控制。这样的***控制器可以包括用于接收***输入信号716的输入。在图7示出的实例中，例示了具有半桥配置的两个功率半导体开关。然而，也可以使用其他拓扑结构。
本发明的例示实例的以上描述，包括摘要中所描述的内容，并非旨在对所公开的确切形式进行穷举或限制。虽然为了例示的目的在此描述了本发明的具体实施方案和实例，但是在不背离本发明的较广泛的精神和范围的前提下，可以有各种等同修改。实际上，可以认识到，具体的示例电压、电流、频率、功率范围值、时间等都是为说明目的而提供的，并且也可以在根据本发明教导的其他实施方案和实例中使用其他值。
尽管在所附权利要求中限定了本发明，但是应该理解，也可以(可替换地)根据以下实施方案限定本发明：
实施方案
1.一种数据通信接收机，包括：
接收线圈；
第一放大电路，所述第一放大电路耦连到所述接收线圈，所述第一放大电路用于放大a)所述接收线圈接收的信号的至少一部分与b)阈值之间的差值；
第二放大电路，所述第二放大电路被耦连以从所述第一放大电路接收放大的差值，所述第二放大电路包括电流镜；以及
迟滞电平移位电路，所述迟滞电平移位电路用于使a)所述接收线圈接收的信号的一部分，或b)所述阈值，或c)由所述接收线圈接收的信号的一部分和所述阈值二者的电平移动，
从而响应于所述接收线圈接收的信号的至少一部分已经越过所述阈值，在另一个方向上的阈值越过被延迟。
2.根据实施方案1所述的数据通信接收机，其中，所述电流镜的输入被耦连以从所述第一放大电路接收所述放大的差值，其中所述电流镜包括：
第一MOSFET，具有：控制端子；耦连到电流放大电路的输入的源极/漏极中的第一个；以及耦连到第一参考电位的源极/漏极中的第二个；以及
第二MOSFET，具有：耦连到所述电流放大电路的输入的控制端子；耦连到所述电流放大电路的输出的源极/漏极中的第一个；以及耦连到第二参考电位的源极/漏极中的第二个，
其中，在操作中，所述第一MOSFET的控制端子被偏置使得所述第一MOSFET保持在导通状态。
3.一种数据通信接收机，包括：
接收线圈；
滤波器电路，所述滤波器电路被耦连以从所述接收线圈接收的信号中滤除低频成分并输出已滤波信号；
放大电路，所述放大电路被耦连以接收所述已滤波信号并放大所述已滤波信号相对于阈值的差值；以及
迟滞电平移位电路，所述迟滞电平移位电路用于使a)所述接收线圈接收的所述已滤波信号的一部分，或b)所述阈值，或c)所述已滤波信号的一部分和所述阈值二者的电平移动，
从而响应于所述已滤波信号已经越过所述阈值，在另一个方向上的阈值越过被延迟。
4.根据实施方案3所述的数据通信接收机，其中，所述放大电路包括：
第一放大电路，所述第一放大电路被耦连以放大所述已滤波信号与所述阈值之间的差值；
第二放大电路，所述第二放大电路被耦连以从所述第二放大电路接收放大的差值，所述第二放大电路包括电流镜。
5.根据实施方案4所述的数据通信接收机，其中，所述电流镜的输入被耦连以从所述第一放大电路接收所述放大的差值，其中所述电流镜包括：
第一MOSFET，其具有：控制端子；耦连到所述电流放大电路的输入的源极/漏极中的第一个；以及耦连到第一参考电位的源极/漏极中的第二个，以及
第二MOSFET，其具有：耦连到所述电流放大电路的输入的控制端子；耦连到所述电流放大电路的输出的源极/漏极中的第一个；以及耦连到第二参考电位的源极/漏极中的第二个，
其中，在操作中，所述第一MOSFET的控制端子被偏置使得所述第一MOSFET保持在导通状态。
6.一种数据通信接收机，包括：
接收线圈；
第一放大电路，所述第一放大电路耦连到所述接收线圈，所述第一放大电路用于放大a)所述接收线圈接收的信号的至少一部分与b)阈值之间的差值；
电流放大电路，所述电流放大电路的输入被耦连以从所述第一放大电路接收放大的差值；以及
迟滞电平移位电路，所述迟滞电平移位电路用于使a)所述接收线圈接收的已滤波信号的一部分，或b)所述阈值，或c)所述已滤波信号的一部分和所述阈值二者的电平移动，从而响应于由所述接收线圈接收的信号的至少一部分已经越过所述阈值，在另一个方向上的阈值越过被延迟，
其中所述电流放大电路包括：
第一MOSFET，其具有：控制端子；耦连到所述电流放大电路的输入的源极/漏极中的第一个；以及耦连到第一参考电位的源极/漏极中的第二个，以及
第二MOSFET，其具有：耦连到所述电流放大电路的输入的控制端子；耦连到所述电流放大电路的输出的源极/漏极中的第一个；以及耦连到所述第二参考电位的源极/漏极中的第二个，
其中，在操作中，所述第一MOSFET的控制端子被偏置使得所述第一MOSFET保持在导通状态。
7.根据实施方案3所述的数据通信接收机，其中，所述第一参考电位与所述第二参考电位相同。
8.根据实施方案3至4中任一方案所述的数据通信接收机，其中，所述第一参考电位是所述数据通信接收机的负电源电位。
9.根据实施方案3所述的数据通信接收机，其中，所述第一参考电位是由所述接收线圈接收的信号的至少一部分。
10.根据实施方案3至6中任一方案所述的数据通信接收机，其中，所述第一MOSFET的控制端子耦连到所述电流放大电路的输入。
11.根据实施方案7所述的数据通信接收机，其中，所述第一MOSFET和第二MOSFET形成线性电流镜。
12.根据实施方案1至2和6至11中任一方案所述的数据通信接收机，还包括滤波器电路，所述滤波器电路被耦连以从所述接收线圈接收的信号中滤除低频成分并将已滤波信号输出到所述第一放大电路。
13.根据实施方案12和3至5中任一方案所述的数据通信接收机，其中，所述滤波器电路包括将所述接收线圈耦连到所述第一放大电路的电容。
14.根据实施方案13所述的数据通信接收机，其中，所述滤波器电路的电容包括MOSFET的栅极电容。
15.根据实施方案12至14和3至5中任一方案所述的数据通信接收机器，其中：
所述滤波器电路包括耦连到参考电位的电阻器；并且
所述迟滞电平移位电路用于使所述电阻器两端的电位的电平移动。
16.根据实施方案15所述的数据通信接收机，其中，所述迟滞电平移位电路包括可变电流源，所述可变电流源被耦连以输出可变电流，从而使所述电阻器两端的电位的电平移动。
17.根据实施方案1至2和实施方案4至6中任一方案所述的数据通信接收机，其中，所述第一放大电路包括共栅极放大器。
18.根据实施方案17所述的数据通信接收机，其中，所述共栅极放大器包括第一晶体管，所述第一晶体管的源极耦连到所述阈值。
19.根据实施方案16至17中任一方案所述的数据通信接收机，其中，所述第一放大电路包括NMOS晶体管。
20.根据任一前述实施方案所述的数据通信接收机，还包括耦连在所述共栅极放大器的输入与参考电位之间的可变电阻器，其中所述迟滞电平移位电路被耦连以使所述可变电阻器的电阻变化，从而使所述阈值的电平移动。
21.根据任一前述实施方案所述的数据通信接收机，其中，所述阈值和所述电平的移动被配置成使得对于占空比为50％的传输信号，所述放大的差值的占空比在35％到65％之间，例如在40％到60％之间。
22.根据任一前述实施方案所述的数据通信接收机，还包括输出电路，所述输出电路被耦连以接收所述接收线圈接收的信号的至少一部分与所述阈值之间的差值的放大版，其中所述输出电路被耦连以输出表示所述差值的二进制状态信号。
23.根据实施方案22所述的数据通信接收机，其中，响应于所述二进制状态信号中的状态改变，所述迟滞电平移位电路使所述电平移动。
24.根据任一前述实施方案所述的数据通信接收机，其中，所述迟滞电平移位电路用于使所述接收线圈接收的信号的至少一部分的电平移动。
25.根据任一前述实施方案所述的数据通信接收机，其中，响应于所述信号已经下降到低于所述阈值，所述迟滞电平移位电路使所述电平移动。
26.根据任一前述实施方案所述的数据通信接收机，其中，所述接收线圈包括引线框的一部分。
27.根据任一前述实施方案所述的数据通信接收机，其中，所述接收线圈包括接合线。
28.根据任一前述实施方案所述的数据通信接收机，其中，所述接收线圈包括表面金属化层。
29.根据任一前述实施方案所述的数据通信接收机，其中，所述接收线圈的电感为50nH或更低，例如20nH或更低。
30.一种功率转换器，包括根据任一前述实施方案所述的数据通信接收机。
31.根据实施方案30所述的功率转换器，还包括：
磁性耦合到所述接收线圈的发射线圈；以及
脉冲发生器，所述脉冲发生器被耦连以输出穿过所述发射线圈的脉冲。
32.根据实施方案30至31中任一方案所述的功率转换器，其中，所述脉冲发生器被配置成生成持续时间为10nS或更少(例如5nS或更少)的脉冲。
33.根据实施方案30至32中任一方案所述的功率转换器，其中，所述发射线圈的电感为50nH或更低(例如20nH或更低)。
34.根据实施方案30至33中任一方案所述的功率转换器，其中，所述功率转换器包括绝缘栅双极型晶体管电源开关。

Claims (38)

1.一种数据通信接收机，包括：
接收线圈；
第一放大电路，所述第一放大电路耦连到所述接收线圈，所述第一放大电路用于放大由所述接收线圈接收的信号的至少一部分与阈值之间的差值并输出所述差值；
电流放大电路，所述电流放大电路的输入被耦连以从所述第一放大电路的输出接收放大的差值；以及
迟滞电平移位电路，所述迟滞电平移位电路用于使a)由所述接收线圈接收的已滤波信号的一部分，或b)所述阈值，或c)所述已滤波信号的一部分和所述阈值二者的电平移动，
从而响应于由所述接收线圈接收的信号的所述至少一部分已经越过所述阈值，所述已滤波信号在另一个方向上再次越过所述阈值所需的时间增加，
其中，所述电流放大电路包括：
第一MOSFET，其具有：控制端子；耦连到所述电流放大电路的输入的源极/漏极中的一个；以及耦连到第一参考电位的源极/漏极中的另一个，以及
第二MOSFET，其具有：耦连到所述电流放大电路的输入的控制端子；耦连到所述电流放大电路的输出的源极/漏极中的一个；以及耦连到第二参考电位的源极/漏极中的另一个，
其中，在操作中，所述第一MOSFET的控制端子被偏置使得所述第一MOSFET保持在导通状态。
2.根据权利要求1所述的数据通信接收机，其中，所述第一参考电位与所述第二参考电位相同。
3.根据权利要求1至2中任一项所述的数据通信接收机，其中，所述第一参考电位是所述数据通信接收机的负电源电位。
4.根据权利要求1所述的数据通信接收机，其中，所述第一参考电位是由所述接收线圈接收的信号的所述至少一部分。
5.根据权利要求1、2或4中任一项所述的数据通信接收机，其中，所述第一MOSFET的控制端子耦连到所述电流放大电路的输入。
6.根据权利要求5所述的数据通信接收机，其中，所述第一MOSFET和第二MOSFET形成线性电流镜。
7.根据权利要求1、2、4或6中任一项所述的数据通信接收机，还包括滤波器电路，所述滤波器电路被耦连以从所述接收线圈接收的信号中滤除低频成分并将已滤波信号输出到所述第一放大电路。
8.根据权利要求7所述的数据通信接收机，其中，
所述滤波器电路包括将所述接收线圈耦连到所述第一放大电路的电容；
所述滤波器电路的所述电容包括MOSFET的栅极电容；以及
所述滤波器电路包括耦连到参考电位的电阻器；以及
所述迟滞电平移位电路包括可变电流源，所述可变电流源被耦连以输出可变电流，从而使电阻器两端的电位的电平移动。
9.根据权利要求1、2、4、6或8中任一项所述的数据通信接收机，其中，所述第一放大电路包括共栅极放大器。
10.根据权利要求9所述的数据通信接收机，还包括耦连在所述共栅极放大器的输入与参考电位之间的可变电阻器，其中所述迟滞电平移位电路被耦连以使所述可变电阻器的电阻变化，从而使所述阈值的电平移动。
11.根据权利要求1、2、4、6或8中任一项所述的数据通信接收机，其中，所述阈值和所述电平的移动被配置成使得，对于占空比为50％的传输信号，所述放大的差值的占空比在35％到65％之间。
12.根据权利要求1、2、4、6或8中任一项所述的数据通信接收机，其中，所述迟滞电平移位电路用于使所述接收线圈接收的信号的至少一部分的电平移动。
13.根据权利要求1、2、4、6或8中任一项所述的数据通信接收机，其中，响应于所述信号已经下降到低于所述阈值，所述迟滞电平移位电路使所述电平移动。
14.根据权利要求1、2、4、6或8中任一项所述的数据通信接收机，其中，所述接收线圈包括引线框的一部分、接合线或表面金属化层。
15.根据权利要求11所述的数据通信接收机，其中，所述阈值和所述电平的移动被配置成使得，对于占空比为50％的传输信号，所述放大的差值的占空比在40％到60％之间。
16.一种功率转换器，包括根据任一前述权利要求所述的数据通信接收机。
17.一种数据通信接收机，包括：
接收线圈；
第一放大电路，所述第一放大电路耦连到所述接收线圈，所述第一放大电路用于放大由所述接收线圈接收的信号的至少一部分与阈值之间的差值并输出所述差值；
第二放大电路，所述第二放大电路被耦连以从所述第一放大电路的输出接收放大的差值，所述第二放大电路包括电流镜，以及
迟滞电平移位电路，所述迟滞电平移位电路用于使a)由所述接收线圈接收的信号的一部分，b)所述阈值，或c)由所述接收线圈接收的信号的一部分和所述阈值二者的电平移动，
从而响应于由所述接收线圈接收的信号的所述至少一部分已经越过所述阈值，已滤波信号在另一个方向上再次越过所述阈值所需的时间增加。
18.根据权利要求17所述的数据通信接收机，其中，所述电流镜的输入被耦连以从所述第一放大电路的输出接收所述放大的差值，其中所述电流镜包括：
第一MOSFET，具有：控制端子；耦连到所述第二放大电路的输入的源极/漏极中的一个；以及耦连到第一参考电位的源极/漏极中的另一个；以及
第二MOSFET，具有：耦连到所述第二放大电路的输入的控制端子；耦连到所述第二放大电路的输出的源极/漏极中的一个；以及耦连到第二参考电位的源极/漏极中的另一个，
其中，在操作中，所述第一MOSFET的控制端子被偏置使得所述第一MOSFET保持在导通状态。
19.根据权利要求17至18中任一项所述的数据通信接收机，还包括滤波器电路，所述滤波器电路被耦连以从所述接收线圈接收的信号中滤除低频成分并将已滤波信号输出到所述第一放大电路。
20.根据权利要求19所述的数据通信接收机，其中，所述滤波器电路包括将所述接收线圈耦连到所述第一放大电路的电容。
21.根据权利要求19所述的数据通信接收机，其中：
所述滤波器电路包括耦连到参考电位的电阻器；以及
所述迟滞电平移位电路用于使所述电阻器两端的电位的电平移动，并且其中所述迟滞电平移位电路包括可变电流源，所述可变电流源被耦连以输出可变电流，从而使所述电阻器两端的电位的电平移动。
22.根据权利要求17、18、20或21中任一项所述的数据通信接收机，其中，所述第一放大电路包括共栅极放大器。
23.根据权利要求21所述的数据通信接收机，其中，所述第一放大电路包括NMOS晶体管。
24.根据权利要求22所述的数据通信接收机，还包括耦连在所述共栅极放大器的输入与参考电位之间的可变电阻器，其中所述迟滞电平移位电路被耦连以使所述可变电阻器的电阻变化，从而使所述阈值的电平移动。
25.根据权利要求17、18、20或21中任一项所述的数据通信接收机，其中，所述阈值和所述电平的移动被配置成使得，对于占空比为50％的传输信号，所述放大的差值的占空比在35％到65％之间。
26.根据权利要求17、18、20或21中任一项所述的数据通信接收机，还包括输出电路，所述输出电路被耦连以从所述第二放大电路的输出接收所述接收线圈接收的信号的所述至少一部分与所述阈值之间的差值的放大版，其中所述输出电路被耦连以输出表示所述差值的二进制状态信号，并且其中响应于所述二进制状态信号中的状态改变，所述迟滞电平移位电路使所述电平移动。
27.根据权利要求17、18、20或21中任一项所述的数据通信接收机，其中，所述迟滞电平移位电路用于使所述接收线圈接收的信号的至少一部分的电平移动。
28.根据权利要求17、18、20或21中任一项所述的数据通信接收机，其中，所述接收线圈包括引线框的一部分、接合线或表面金属化层。
29.根据权利要求20所述的数据通信接收机，其中，所述滤波器电路的电容包括MOSFET的栅极电容。
30.根据权利要求25所述的数据通信接收机，其中，所述阈值和所述电平的移动被配置成使得，对于占空比为50％的传输信号，所述放大的差值的占空比在40％到60％之间。
31.根据权利要求27所述的数据通信接收机，其中，响应于所述信号已经下降到低于所述阈值，所述迟滞电平移位电路使所述电平移动。
32.根据权利要求28所述的数据通信接收机，其中，所述接收线圈的电感为50nH或更低。
33.根据权利要求28所述的数据通信接收机，其中，所述接收线圈的电感为20nH或更低。
34.一种功率转换器，包括根据权利要求17-33中任一项所述的数据通信接收机。
35.根据权利要求34所述的功率转换器，还包括：
磁性耦合到所述接收线圈的发射线圈；以及
脉冲发生器，所述脉冲发生器被耦连以输出穿过所述发射线圈的脉冲；
其中，所述脉冲发生器被配置成生成持续时间为10nS或更少的脉冲，以及
所述发射线圈的电感为50nH或更低。
36.根据权利要求34至35中任一项所述的功率转换器，其中，所述功率转换器包括绝缘栅双极型晶体管电源开关。
37.根据权利要求35所述的功率转换器，其中，所述脉冲发生器被配置成生成持续时间为5nS或更少的脉冲。
38.根据权利要求35所述的功率转换器，其中，所述发射线圈的电感为20nH或更低。
CN201610537168.5A 2015-07-08 2016-07-08 数据通信接收机和功率转换器 Active CN106341146B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15175944.6 2015-07-08
EP15175944.6A EP3116127B1 (en) 2015-07-08 2015-07-08 Receiver circuit

Publications (2)

Publication Number Publication Date
CN106341146A CN106341146A (zh) 2017-01-18
CN106341146B true CN106341146B (zh) 2020-07-17

Family

ID=53539580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610537168.5A Active CN106341146B (zh) 2015-07-08 2016-07-08 数据通信接收机和功率转换器

Country Status (4)

Country Link
US (2) US9780838B2 (zh)
EP (2) EP3386106B1 (zh)
JP (1) JP6723090B2 (zh)
CN (1) CN106341146B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6453553B2 (ja) * 2014-03-26 2019-01-16 株式会社メガチップス カレントミラー回路及びこれを用いた受信装置
US9966837B1 (en) 2016-07-08 2018-05-08 Vpt, Inc. Power converter with circuits for providing gate driving
FR3068548A1 (fr) 2017-06-28 2019-01-04 Stmicroelectronics (Grenoble 2) Sas Comparateur non oscillant
EP3829120B1 (en) * 2017-12-05 2023-08-16 Power Integrations Switzerland GmbH Communications using an inductive coupling
US10581420B2 (en) * 2018-07-20 2020-03-03 Nanya Technology Corporation Semiconductor device
CN110858776B (zh) * 2018-08-22 2023-01-10 瑞昱半导体股份有限公司 双路径模拟前端电路与双路径信号接收器
FR3102621B1 (fr) 2019-10-24 2022-01-14 St Microelectronics Grenoble 2 Comparateur de tension
US11942900B2 (en) 2021-10-14 2024-03-26 Power Integrations, Inc. Signal compensation with summed error signals
CN116032305B (zh) * 2023-03-29 2023-06-23 湖南大学 一种人工耳蜗植入芯片时钟与数据接收电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030729A (zh) * 2006-03-01 2007-09-05 电力集成公司 用于功率变换与调节的方法和装置
CN201311708Y (zh) * 2008-12-10 2009-09-16 任仕鼎 遥控接收控制电路及其采用该电路制成的控制芯片
CN101557216A (zh) * 2009-03-05 2009-10-14 深圳市民展科技开发有限公司 比较器及包含该比较器的d类音频功率放大器
CN101562430A (zh) * 2009-05-19 2009-10-21 中国电子科技集团公司第二十四研究所 差分输入信号接收电路
CN101783661A (zh) * 2009-11-25 2010-07-21 天津南大强芯半导体芯片设计有限公司 一种高精度迟滞比较器电路及其工作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161913A (ja) * 1987-12-18 1989-06-26 Toshiba Corp クロックドライバー回路
US5362994A (en) * 1992-10-13 1994-11-08 Winbond Electronics North America Corporation Comparator with controlled hysteresis
US6781428B2 (en) * 2001-06-27 2004-08-24 Intel Corporation Input circuit with switched reference signals
DE10205705C1 (de) * 2002-02-12 2003-05-08 Infineon Technologies Ag Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung
DE10262270B4 (de) * 2002-09-23 2012-11-29 Infineon Technologies Ag Empfängerschaltung für ein Gegentaktübertragungsverfahren und Verfahren zur empfängerseitigen Signalverarbeitung bei Gegentaktübertragungsverfahren
US20060238328A1 (en) * 2003-05-02 2006-10-26 Siemens Aktiengesellschaft Method for call billing communication connections between communication terminals in separate, packet-switched communication networks
JP2005136839A (ja) * 2003-10-31 2005-05-26 Yamatake Corp ヒステリシスコンパレータ
US7366490B2 (en) * 2004-11-02 2008-04-29 Northrop Grumman Corporation Automatic gain control with gain stepping and regulation
DE102005020615B4 (de) * 2005-05-03 2010-03-11 Infineon Technologies Austria Ag Signalübertragungsanordnung mit einem Transformator und einer Empfängerschaltung
EP1855297B1 (de) * 2006-05-08 2016-07-13 Infineon Technologies Austria AG Signalübertrager und Signalübertragungsvorrichtung mit einem Signalübertrager
JP4184391B2 (ja) * 2006-06-21 2008-11-19 シャープ株式会社 比較回路、および赤外線受信機
JP2008092106A (ja) * 2006-09-29 2008-04-17 Nec Electronics Corp 差動増幅回路
GB0714348D0 (en) * 2007-07-23 2007-09-05 Innovision Res & Tech Plc near field RF communications
TWI340547B (en) * 2007-08-08 2011-04-11 Nanya Technology Corp Signal receiver circuit
US8710964B2 (en) * 2009-02-20 2014-04-29 Nec Corporation Reception circuit and signal reception method
JP6524829B2 (ja) * 2015-07-13 2019-06-05 株式会社デンソー レベルシフト回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030729A (zh) * 2006-03-01 2007-09-05 电力集成公司 用于功率变换与调节的方法和装置
CN201311708Y (zh) * 2008-12-10 2009-09-16 任仕鼎 遥控接收控制电路及其采用该电路制成的控制芯片
CN101557216A (zh) * 2009-03-05 2009-10-14 深圳市民展科技开发有限公司 比较器及包含该比较器的d类音频功率放大器
CN101562430A (zh) * 2009-05-19 2009-10-21 中国电子科技集团公司第二十四研究所 差分输入信号接收电路
CN101783661A (zh) * 2009-11-25 2010-07-21 天津南大强芯半导体芯片设计有限公司 一种高精度迟滞比较器电路及其工作方法

Also Published As

Publication number Publication date
EP3386106B1 (en) 2021-03-24
US20170373722A1 (en) 2017-12-28
US20170012672A1 (en) 2017-01-12
EP3386106A1 (en) 2018-10-10
US10171130B2 (en) 2019-01-01
US9780838B2 (en) 2017-10-03
JP6723090B2 (ja) 2020-07-15
CN106341146A (zh) 2017-01-18
EP3116127A1 (en) 2017-01-11
JP2017046345A (ja) 2017-03-02
EP3116127B1 (en) 2018-09-12

Similar Documents

Publication Publication Date Title
CN106341146B (zh) 数据通信接收机和功率转换器
US10734982B2 (en) Dead time control circuit for a level shifter
US10218354B2 (en) Communicating across galvanic isolation, for example, in a power converter
CN109314457B (zh) 具有集成的栅极驱动器的功率器件
CN111651028B (zh) 信号发射电路和包括该信号发射电路的装置
US7323912B2 (en) Half-bridge driver and power conversion system with such driver
TWI472162B (zh) Standard displacement system and method for voltage driver
WO2012177873A2 (en) High temperature half bridge gate driver
US10181847B2 (en) Ring amplitude measurement and mitigation
US9343949B2 (en) Control circuit to detect a noise signal during a state change of a switch
CN113541659B (zh) 用于信号换向的浮动开关
EP4391465A2 (en) Receiver circuit, corresponding isolated driver device, electronic system and method of decoding a differential signal into a digital output signal
JP5387253B2 (ja) トランス通信回路
US20240195404A1 (en) Switched inductive storage element to enhance gate drive at turn-off
KR20220146836A (ko) 전력 스위치용 복조 회로
US8970258B2 (en) Systems and methods for edge control in a switched output stage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant