CN106341092A - 一种低电压低功耗运算放大器 - Google Patents
一种低电压低功耗运算放大器 Download PDFInfo
- Publication number
- CN106341092A CN106341092A CN201610685145.9A CN201610685145A CN106341092A CN 106341092 A CN106341092 A CN 106341092A CN 201610685145 A CN201610685145 A CN 201610685145A CN 106341092 A CN106341092 A CN 106341092A
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- circuit
- operational amplifier
- electric current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
- H03F3/45381—Long tailed pairs
- H03F3/4539—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种低电压低功耗运算放大器,包含:作为输入端的第一部分,其中设置有差分放大级,以及与差分放大级电路连接的跨导恒定控制电路;第二部分,其中设置的折叠式共源共栅放大级,与第一部分的差分放大级电路连接,使第一部分和第二部分一起构成运算放大器的第一级放大;第三部分,其中设置的AB类偏置电路及轨对轨输出级,分别与第二部分电路连接,使轨对轨输出级在所述AB类偏置电路的控制下,构成运算放大器的第二级放大;AB类偏置电路包含一箝位电路,当所述运算放大器在提供或吸收***电路的电流时,控制轨对轨输出级的栅极电压,以使运算放大器呈现低功耗特性。本发明在提供或吸收***电路的电流时,都表现出低功耗特性。
Description
技术领域
本发明涉及集成电路设计技术领域,具体涉及一种能够广泛应用于信号处理和信号放大***的低电压低功耗通用输入输出轨对轨运算放大器。
背景技术
运算放大器广泛应用于消费类电子器件,通信设备,工业控制***和医疗器件中。随着手提设备的广泛应用,低电源电压,以及低功耗的放大器变的越来越重要。AB类输入输出轨对轨运算放大器具备低功耗,高增益的特性。
但是,现有技术中的运算放大器,如图1~3所示,在当要吸收***电路的电流时,会表现出运算放大器内部所需要的电流变大,造成整个运算放大器的功耗变大的问题,没有达到运算放大器低功耗的目的。
发明内容
本发明的目的在于提供一种低电压低功耗运算放大器,在提供或吸收***电路的电流时,都表现出低功耗特性。
为了达到上述目的,本发明通过以下技术方案实现:一种低电压低功耗运算放大器,其特点是,
所述运算放大器中,包含依次电路连接的以下三个部分:
作为输入端的第一部分,其中设置有差分放大级,以及与所述差分放大级电路连接的跨导恒定控制电路;
第二部分,其中设置的折叠式共源共栅放大级,与所述第一部分的差分放大级电路连接,使所述第一部分和第二部分一起构成所述运算放大器的第一级放大;
第三部分,其中设置的AB类偏置电路及轨对轨输出级,分别与所述第二部分电路连接,使所述轨对轨输出级在所述AB类偏置电路的控制下,构成所述运算放大器的第二级放大;
所述的AB类偏置电路包含一箝位电路,当所述运算放大器在提供或吸收***电路的电流时,控制轨对轨输出级的栅极电压,以使运算放大器呈现低功耗特性。
所述的第一部分的差分放大级中,包含电路连接的一对N型晶体管及一第一尾电流源,和电路连接的一对P型晶体管及一第二尾电流源;所述第一部分的跨导恒定控制电路通过两条输出支路分别电路连接至两个所述尾电流源;
所述跨导恒定控制电路中,进一步包含:
在一个第一支路上电路连接的一个第一晶体管,一对第二晶体管及一个第三晶体管;
在一个第二支路上电路连接的一个第四晶体管,一对第五晶体管及一个第六晶体管。
所述的跨导恒定控制电路中,流过一对所述第二晶体管的电流与流过所述第一部分的一对P型晶体管的电流成比例,其比例数值等于流过所述第一晶体管的电流与所述第一尾电流源的电流相比的比例数值;
并且,流过一对所述第五晶体管的电流与流过所述第一部分的一对N型晶体管的电流成比例,其比例数值等于所述第六晶体管与所述第二尾电流源的电流相比的比例数值。
所述的跨导恒定控制电路中,第三晶体管和第四晶体管中流过的电流总和是一个不随共模工作点变化的固定值,并且,第一晶体管和第六晶体管中流过的电流总和也是一个不随共模工作点变化的固定值,使得第一尾电流源和第二尾电流源中流过的电流总和不随共模工作点变化而变化。
所述的跨导恒定控制电路中,所述的第一支路上的最低工作电压为所述第一晶体管的源漏电压,第二晶体管的源漏电压,及第三晶体管的栅源电压相加的总和;即,所述第一支路的工作电压大于等于1.55V;
并且,所述第二支路上的最低工作电压为所述第四晶体管的源栅电压,第五晶体管的漏源电压,及第六晶体管的漏源电压相加的总和;即,所述第二支路的工作电压大于等于1.55V。
所述的第二部分的折叠式共源共柵放大级,包含电路连接若干个第七晶体管构成的共源共栅放大级,电路连接另外的若干个第八晶体管及一个增益放大器构成的差分到单端的转换模块,以及通过一个第一电流源控制第二部分所需偏置电流的偏置放大器。
所述的第二部分的共源共栅放大级中进一步包含作为内部辅助运放的两个输入晶体管;通过在所述第三部分的AB类偏置电路中设置的一个环路负反馈,使这两个输入晶体管的栅极两端的电压一样;
所述环路负反馈,进一步包含:
在一个第三支路上电路连接的第九晶体管、第十晶体管和第十一晶体管;
在一个第四支路上电路连接的第十二晶体管和第十三晶体管;
所述第三部分的轨对轨输出级中,包含与AB类偏置电路电路连接的第一输出晶体管和第二输出晶体管;
其中,电路连接所述第九晶体管与所述第十二晶体管形成一个第一电流镜;电路连接所述第十晶体管与所述第一输出晶体管形成一个第二电流镜;电路连接所述第十三晶体管与所述第二输出晶体管形成一个第三电流镜;
通过内部辅助运放的两个输入晶体管、第一电流镜、第二电流镜及第三电流镜,使得第三部分中每个晶体管的静态电流都能够由AB类偏置电路中设置的一个第二电流源的电流值确定。
所述的箝位电路包含一箝位晶体管,分别与第四支路上的第十二晶体管和第十三晶体管电路连接,一偏置电压源设置在所述箝位晶体管的栅极。
当第十晶体管和第一输出晶体管的管子数量比例为1∶3N,第十三晶体管和第二输出晶体管的管子数量比例设置成1∶N,并且流过第九晶体管与第十二晶体管的电流的比例是1∶1时,则流过第十晶体管和第一输出晶体管的电流的比例是1∶3N,流过第十三晶体管和第二输出晶体管的电流的比例是1∶N;
假设第十三晶体管流过的电流为I,则第一输出晶体管和第二输出晶体管上流过的电流为N*I;如果第十晶体管工作在饱和区,则该第十晶体管上流过的电流为1/3*I;
因此,当所述第三部分设置的输出端OUT端没有输出电流时,第九晶体管将工作在线性区,使得第十二晶体管流过的电流为第九晶体管流过的电流的3倍。
所述的AB类偏置电路中,第三支路的最低工作电压为第九晶体管的源漏电压,第十晶体管的源漏电压,及第十一晶体管的栅源电压相加的总和;即,所述第三支路的工作电压大于等于1.55V;
第四支路的最低工作电压为第十二晶体管的源栅电压,及第十三晶体管的漏源电压相加的总和;即,所述第四支路的工作电压大于等于1.4V。
本发明一种低电压低功耗运算放大器与现有技术相比具有以下优点:本发明通过在AB类偏置电路中增加一个箝位电路,使得运算放大器在提供或吸收***电路的电流时,都表现出低功耗特性。
附图说明
图1为一种低电压低功耗运算放大器的整体结构示意图;
图2为跨导恒定控制电路的整体结构示意图;
图3为现有技术中的AB类偏置电路的整体结构示意图;
图4为本发明的AB类偏置电路的整体结构示意图。
具体实施方式
以下结合附图,通过详细说明一个较佳的具体实施例,对本发明做进一步阐述。
如图1所示,是现有技术中一种使用0.35um标准CMOS工艺基础上设计,最低工作电压能够降低到1.6V的高增益通用输入输出轨对轨运算放大器。
配合参见图2、图3所示,现有技术中的运算放大器,包含依次电路连接的以下三个部分:作为输入端的第一部分,其中设置有差分放大级,以及与所述差分放大级电路连接的跨导恒定控制电路121;第二部分,其中设置的折叠式共源共栅放大级,与所述第一部分的差分放大级电路连接,使所述第一部分和第二部分一起构成所述运算放大器的第一级放大;第三部分,其中设置的AB类偏置电路109及轨对轨输出级,分别与所述第二部分电路连接,使所述轨对轨输出级在所述AB类偏置电路109的控制下,构成所述运算放大器的第二级放大。由于分别采用了最低工作电压在1.6V左右的恒定跨导控制电路(如图2所示)及AB类偏置电路(如图3所示),使得AB类运算放大器的最低工作电压能够降低到1.6V,具有高增益,高电源抑制比,低电压工作特性。
如图1所示,在第一部分的输入级中包含一对N型晶体管124和125,一对P型晶体管122和123,及尾电流源101和120,其连接方式及工作原理与常规放大器在输入端中的相应器件相类似,具体的连接关系参见图1。当INM和INP端差分信号接近地电位时晶体管122和123工作,当INM和INP端差分信号接近电源电压时晶体管124和125工作,当INM和INP端差分信号在电源电压中间时二对晶体管同时工作。为了解决常规技术中最低工作电压不能低于2.5V的问题,使用了如图2所示的跨导恒定控制电路121,跨导恒定控制电路121通过两条支路126、127分别连接至尾电流源101和120。
所述跨导恒定控制电路121中包含电流源211及若干晶体管201~215,各器件之间的连接关系参见图2。其中,流过晶体管208,209的电流与图1中流过晶体管122,123的电流成比例,其比例数值等于流过晶体管106的电流与尾电流源101的电流相比的比例数值;流过晶体管107,110的电流与图1中流过晶体管124,125的电流成比例,其比例数值等于晶体管215与尾电流源120的电流相比的比例数值,所以只要控制206和215流过的电流总和不随共模工作点变化,则图1中尾电流源101和120流过的电流总和也不会随共模工作点变化,达到输入级跨导恒定的目的。
另外,在图2中,晶体管206流过的电流同时流过晶体管214,并且,被晶体管213和204复制给了晶体管203;晶体管215流过的电流同时被晶体管205复制给了晶体管202,而晶体管202和203流过的电流等于电流源211给定的一个固定电流,所以晶体管205中流过的电流加上晶体管214中流过的电流是一个固定值,同理,晶体管206中流过的电流加上晶体管215中流过的电流值也是一个固定值,因此,图2所示的跨导恒定控制电路121保证了图1中输入级流过的电流不随共模工作点变化而变化。在图2中还可以发现,对供电电压要求最高的支路可能为晶体管206、208、214所在的一路或者晶体管205、207、215所在的一路。
晶体管206、208和214这一路的最低工作电压为:
VDD=VSD,206+VSD,208+VGS,214≥0.15V+0.15V+1.1V+0.15V=1.55V
晶体管205、207和215这一路的最低工作电压为:
VDD=VSG,205+VDS,207+VDS,215≥0.15V+1.1V+0.15V+0.15V=1.55V
因此,图2所展现的跨导恒定控制电路121对VDD最小值的要求降低到了1.6V左右,与常用跨导恒定电路对VDD的最小值要求相比大大减小了。
在本实施例中,运算放大器中第二部分为折叠式共源共柵放大级,其连接方式及工作原理与常规放大器在输入端中的相应器件相类似,具体的连接关系参见图1。即,主要包含晶体管112,113,118和119构成的共源共栅放大级,晶体管104,105,107和108及增益放大器106组成的差分到单端的转换;并且,电流源102、晶体管114一路连接至偏置放大器117,由该偏置放大器117通过电流源116控制第二部分所需的偏置电流。
在本实施例中,运算放大器,在第三部分包含晶体管210和211构成的轨对轨输出级,并通过设置如图3所示的AB类偏置电路,用来解决常规技术中AB类偏置电路最低工作电压不能低于2.5V的问题。
AB类偏置电路109与晶体管110和111及第二部分中相关器件的连接,请配合参见图1、图3所示。其中,晶体管112a和112b可以理解为晶体管112内部辅助运放的两个输入晶体管,通过晶体管306,304,303,305,307组成的环路负反馈保证了晶体管112a和112b栅极两端的电压一样,所以电流源301所确定的电流,按照流过晶体管307和308的电流的比例,复制给了晶体管303和305。我们这里把305和110的管子数量比例设置成1∶3N,把306和111的管子数量比例设置成1∶N,假设流过晶体管303和304的电流的比例是1∶1,流过晶体管305和110的电流的比例是1∶3N,流过晶体管306和111的电流的比例是1∶N,假设晶体管306流过的电流为I,则晶体管110,111上流过的电流为N*I,如果晶体管305工作在饱和区,则晶体管305流过的电流为1/3*I,所以当图1所示运算放大器的输出端OUT端没有输出电流时,晶体管303将工作在线性区,使得晶体管304流过的电流为晶体管303流过的电流的3倍。通过内部辅助运放和晶体管303、304;晶体管306、111以及晶体管305、110三个电流镜,使得每个晶体管的静态电流都能够由电流源301的电流值确定。当运算放大器要给***电流提供驱动电流时,309点的电压电位降低,310点的电位也跟着同时降低,使得晶体管303慢慢脱离线性区,因为通过内部辅助放大器使得晶体管303的电流由晶体管307的电流固定,所以通过晶体管303、304电流镜镜像给晶体管304的电流慢慢地变小,通过晶体管306、111电流镜镜像给晶体管111的电流同样降低了。假设放大器要吸收***电路的电流时也是同理,展现了良好的AB类电路的特性。
其中,晶体管303、305、307这一路的最低工作电压为:
VDD=VSD,303+VSD,305+VGS,307≥0.15V+0.15V+1.1V+0.15V=1.55V
晶体管304、306这一路的最低工作电压为:
VDD=VSG,304+VDs,306≥1.1V+0.15V+0.15V=1.4V
因此,图3所展现的AB类偏置电路109对VDD最小值的要求降低到了1.6V左右,与常用AB类偏置电路对VDD的最小值要求相比大大减小了。
然而,当运算放大器要吸收***电路的电流时,310点的电压电位升高,而304是二极管形式接到电源电压的,306栅极电压电位升高,造成304、306这路会出现很大的电流,运算放大器的功耗变大很多,没有达到运算放大器低功耗的目的。
即是说,图1、图2、图3所组成的运算放大器在当运算放大器要吸收***电路的电流时,会表现出运算放大器内部所需要的电流变大,造成整个运算放大器的功耗变大的问题,没有达到运算放大器低功耗的目的。
为了解决这个问题,本发明在AB类偏置电路109中设置一箝位电路,如图4所示,当所述运算放大器在提供或吸收***电路的电流时,控制轨对轨输出级的栅极电压(即409点的电压,晶体管111的栅极电压),以使运算放大器呈现低功耗特性。
如图4所示,所述的箝位电路包含一箝位晶体管500,及一偏置电压源501,箝位晶体管500与晶体管404和406连接,偏置电压源501设置在所述箝位晶体管的栅极。在增加了这个箝位晶体管500的设计下,当运算放大器吸收***电路的电流时,409点的电压(晶体管111的栅极电压)抬升,当抬升到很高时,晶体管111会进入线性区,虽然晶体管406也会跟随晶体管111进入线性区,但由于箝位晶体管500的存在,晶体管406的电流由箝位晶体管500以及它栅极的偏置电压源501来设定,避免了现有技术在这个状态下晶体管404和晶体管406所在的这条支路会出现很大电流的缺点,真正实现了低电压低功耗的运算放大器的设计。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。
Claims (10)
1.一种低电压低功耗运算放大器,其特征在于,
所述运算放大器中,包含依次电路连接的以下三个部分:
作为输入端的第一部分,其中设置有差分放大级,以及与所述差分放大级电路连接的跨导恒定控制电路;
第二部分,其中设置的折叠式共源共栅放大级,与所述第一部分的差分放大级电路连接,使所述第一部分和第二部分一起构成所述运算放大器的第一级放大;
第三部分,其中设置的AB类偏置电路及轨对轨输出级,分别与所述第二部分电路连接,使所述轨对轨输出级在所述AB类偏置电路的控制下,构成所述运算放大器的第二级放大;
所述的AB类偏置电路包含一箝位电路,当所述运算放大器在提供或吸收***电路的电流时,控制轨对轨输出级的栅极电压,以使运算放大器呈现低功耗特性。
2.如权利要求1所述的低电压低功耗运算放大器,其特征在于,所述的第一部分的差分放大级中,包含电路连接的一对N型晶体管及一第一尾电流源,和电路连接的一对P型晶体管及一第二尾电流源;所述第一部分的跨导恒定控制电路通过两条输出支路分别电路连接至两个所述尾电流源;
所述跨导恒定控制电路中,进一步包含:
在一个第一支路上电路连接的一个第一晶体管,一对第二晶体管及一个第三晶体管;
在一个第二支路上电路连接的一个第四晶体管,一对第五晶体管及一个第六晶体管。
3.如权利要求2所述的低电压低功耗运算放大器,其特征在于,所述的跨导恒定控制电路中,流过一对所述第二晶体管的电流与流过所述第一部分的一对P型晶体管的电流成比例,其比例数值等于流过所述第一晶体管的电流与所述第一尾电流源的电流相比的比例数值;
并且,流过一对所述第五晶体管的电流与流过所述第一部分的一对N型晶体管的电流成比例,其比例数值等于所述第六晶体管与所述第二尾电流源的电流相比的比例数值。
4.如权利要求3所述的低电压低功耗运算放大器,其特征在于,所述的跨导恒定控制电路中,第三晶体管和第四晶体管中流过的电流总和是一个不随共模工作点变化的固定值,并且,第一晶体管和第六晶体管中流过的电流总和也是一个不随共模工作点变化的固定值,使得第一尾电流源和第二尾电流源中流过的电流总和不随共模工作点变化而变化。
5.如权利要求4所述的低电压低功耗运算放大器,其特征在于,所述的跨导恒定控制电路中,所述的第一支路上的最低工作电压为所述第一晶体管的源漏电压,第二晶体管的源漏电压,及第三晶体管的栅源电压相加的总和;即,所述第一支路的工作电压大于等于1.55V;
并且,所述第二支路上的最低工作电压为所述第四晶体管的源栅电压,第五晶体管的漏源电压,及第六晶体管的漏源电压相加的总和;即,所述第二支路的工作电压大于等于1.55V。
6.如权利要求1或5所述的低电压低功耗运算放大器,其特征在于,所述的第二部分的折叠式共源共柵放大级,包含电路连接若干个第七晶体管构成的共源共栅放大级,电路连接另外的若干个第八晶体管及一个增益放大器构成的差分到单端的转换模块,以及通过一个第一电流源控制第二部分所需偏置电流的偏置放大器。
7.如权利要求6所述的低电压低功耗运算放大器,其特征在于,所述的第二部分的共源共栅放大级中进一步包含作为内部辅助运放的两个输入晶体管;通过在所述第三部分的AB类偏置电路中设置的一个环路负反馈,使这两个输入晶体管的栅极两端的电压一样;
所述环路负反馈,进一步包含:
在一个第三支路上电路连接的第九晶体管、第十晶体管和第十一晶体管;
在一个第四支路上电路连接的第十二晶体管和第十三晶体管;
所述第三部分的轨对轨输出级中,包含与AB类偏置电路电路连接的第一输出晶体管和第二输出晶体管;
其中,电路连接所述第九晶体管与所述第十二晶体管形成一个第一电流镜;电路连接所述第十晶体管与所述第一输出晶体管形成一个第二电流镜;电路连接所述第十三晶体管与所述第二输出晶体管形成一个第三电流镜;
通过内部辅助运放的两个输入晶体管、第一电流镜、第二电流镜及第三电流镜,使得第三部分中每个晶体管的静态电流都能够由AB类偏置电路中设置的一个第二电流源的电流值确定。
8.如权利要求7所述的低电压低功耗运算放大器,其特征在于,所述的箝位电路包含一箝位晶体管,分别与第四支路上的第十二晶体管和第十三晶体管电路连接,一偏置电压源设置在所述箝位晶体管的栅极。
9.如权利要求7所述的低电压低功耗运算放大器,其特征在于,当第十晶体管和第一输出晶体管的管子数量比例为1∶3N,第十三晶体管和第二输出晶体管的管子数量比例设置成1∶N,并且流过第九晶体管与第十二晶体管的电流的比例是1∶1时,则流过第十晶体管和第一输出晶体管的电流的比例是1∶3N,流过第十三晶体管和第二输出晶体管的电流的比例是1∶N;
假设第十三晶体管流过的电流为I,则第一输出晶体管和第二输出晶体管上流过的电流为N*I;如果第十晶体管工作在饱和区,则该第十晶体管上流过的电流为1/3*I;
因此,当所述第三部分设置的输出端OUT端没有输出电流时,第九晶体管将工作在线性区,使得第十二晶体管流过的电流为第九晶体管流过的电流的3倍。
10.如权利要求9所述高增益高电源抑制比AB类运算放大器,其特征在于,所述的AB类偏置电路中,第三支路的最低工作电压为第九晶体管的源漏电压,第十晶体管的源漏电压,及第十一晶体管的栅源电压相加的总和;即,所述第三支路的工作电压大于等于1.55V;
第四支路的最低工作电压为第十二晶体管的源栅电压,及第十三晶体管的漏源电压相加的总和;即,所述第四支路的工作电压大于等于1.4V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610685145.9A CN106341092A (zh) | 2016-08-18 | 2016-08-18 | 一种低电压低功耗运算放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610685145.9A CN106341092A (zh) | 2016-08-18 | 2016-08-18 | 一种低电压低功耗运算放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106341092A true CN106341092A (zh) | 2017-01-18 |
Family
ID=57825614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610685145.9A Pending CN106341092A (zh) | 2016-08-18 | 2016-08-18 | 一种低电压低功耗运算放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106341092A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106936401A (zh) * | 2017-03-16 | 2017-07-07 | 苏州源智宇电子科技有限公司 | 一种封装后可编程高性能运算放大器 |
CN107834986A (zh) * | 2017-11-21 | 2018-03-23 | 中国地质大学(北京) | 单级ab类运算跨导放大器及模拟电路 |
CN112468091A (zh) * | 2019-09-06 | 2021-03-09 | 美国亚德诺半导体公司 | 放大器偏置技术 |
CN114123988A (zh) * | 2021-11-30 | 2022-03-01 | 深圳列拓科技有限公司 | 一种恒定跨导轨至轨输入输出运算放大器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040183597A1 (en) * | 2003-03-19 | 2004-09-23 | Oki Electric Industry Co., Ltd. | Differential input circuit |
CN1575541A (zh) * | 2001-10-23 | 2005-02-02 | 皇家飞利浦电子股份有限公司 | 功率放大器模块 |
CN102195578A (zh) * | 2010-03-09 | 2011-09-21 | 联咏科技股份有限公司 | 可抑制电压过冲的输出缓冲电路及方法 |
CN102237854A (zh) * | 2010-05-07 | 2011-11-09 | 精工电子有限公司 | 差动放大电路 |
CN202503479U (zh) * | 2012-03-16 | 2012-10-24 | 聚辰半导体(上海)有限公司 | 高增益高电源抑制比ab类运算放大器 |
CN104901643A (zh) * | 2015-06-10 | 2015-09-09 | 思瑞浦微电子科技(苏州)有限公司 | 低压高共模抑制放大器 |
-
2016
- 2016-08-18 CN CN201610685145.9A patent/CN106341092A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1575541A (zh) * | 2001-10-23 | 2005-02-02 | 皇家飞利浦电子股份有限公司 | 功率放大器模块 |
US20040183597A1 (en) * | 2003-03-19 | 2004-09-23 | Oki Electric Industry Co., Ltd. | Differential input circuit |
CN102195578A (zh) * | 2010-03-09 | 2011-09-21 | 联咏科技股份有限公司 | 可抑制电压过冲的输出缓冲电路及方法 |
CN102237854A (zh) * | 2010-05-07 | 2011-11-09 | 精工电子有限公司 | 差动放大电路 |
CN202503479U (zh) * | 2012-03-16 | 2012-10-24 | 聚辰半导体(上海)有限公司 | 高增益高电源抑制比ab类运算放大器 |
CN104901643A (zh) * | 2015-06-10 | 2015-09-09 | 思瑞浦微电子科技(苏州)有限公司 | 低压高共模抑制放大器 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106936401A (zh) * | 2017-03-16 | 2017-07-07 | 苏州源智宇电子科技有限公司 | 一种封装后可编程高性能运算放大器 |
CN106936401B (zh) * | 2017-03-16 | 2021-06-29 | 聚洵半导体科技(上海)有限公司 | 一种封装后可编程高性能运算放大器 |
CN107834986A (zh) * | 2017-11-21 | 2018-03-23 | 中国地质大学(北京) | 单级ab类运算跨导放大器及模拟电路 |
CN107834986B (zh) * | 2017-11-21 | 2020-04-03 | 中国地质大学(北京) | 单级ab类运算跨导放大器及模拟电路 |
CN112468091A (zh) * | 2019-09-06 | 2021-03-09 | 美国亚德诺半导体公司 | 放大器偏置技术 |
CN114123988A (zh) * | 2021-11-30 | 2022-03-01 | 深圳列拓科技有限公司 | 一种恒定跨导轨至轨输入输出运算放大器 |
CN114123988B (zh) * | 2021-11-30 | 2024-02-23 | 深圳列拓科技有限公司 | 一种恒定跨导轨至轨输入输出运算放大器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN202503479U (zh) | 高增益高电源抑制比ab类运算放大器 | |
US7489193B2 (en) | Operational amplifier | |
KR101333421B1 (ko) | 저전압 저전력 a/b급 출력단 | |
US5451909A (en) | Feedback amplifier for regulated cascode gain enhancement | |
US7605656B2 (en) | Operational amplifier with rail-to-rail common-mode input and output range | |
US7521999B2 (en) | Differential amplifier and sampling and holding circuit | |
CN106341092A (zh) | 一种低电压低功耗运算放大器 | |
CN110011627B (zh) | 一种宽输入范围高共模抑制比运算跨导放大器 | |
US9813026B2 (en) | Amplifier arrangement | |
CN107508567B (zh) | 一种低电压跨导恒定轨到轨差分放大器 | |
CN101123418A (zh) | 轨至轨ab类放大器 | |
US7999617B2 (en) | Amplifier circuit | |
US6127891A (en) | Low voltage class AB amplifier with gain boosting | |
KR19980028650A (ko) | 연산증폭기 | |
CN104579206B (zh) | 差分放大电路及运算放大器 | |
US7714651B2 (en) | Apparatus and method for low power rail-to-rail operational amplifier | |
CN105322897B (zh) | 适用于tft-lcd驱动电路的增益增强型运算放大器 | |
US7227416B2 (en) | Current mirror with low static current and transconductance amplifier thereof | |
Carrillo et al. | Single-pair bulk-driven CMOS input stage: A compact low-voltage analog cell for scaled technologies | |
CN107154786A (zh) | 一种低电压轨到轨运算跨导放大器 | |
US20090261905A1 (en) | Open gain adjustment circuit for operational amplifier | |
US6822513B1 (en) | Symmetric and complementary differential amplifier | |
CN201781460U (zh) | 高增益高速轨对轨输入和输出运算放大器及偏置电路 | |
US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
Masoom et al. | A 1.5-V, constant-gm, rail-to-rail input stage operational amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20180206 Address after: 201203 Shanghai City, Pudong New Area China (Shanghai) Free Trade Zone No. 1690 Cailun Road Building 2 Room 102 Applicant after: Poly Xun (Shanghai) Co., Ltd. semiconductor technology Address before: Magi Road, Changshu high tech Industrial Development Zone, Suzhou City, Jiangsu Province, No. 1 215505 Applicant before: Suzhou Yuan Yu Yu Electronic Technology Co., Ltd. |
|
TA01 | Transfer of patent application right | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170118 |
|
WD01 | Invention patent application deemed withdrawn after publication |