CN106301393B - 一种基于Turbo编码的交织地址快速计算方法 - Google Patents

一种基于Turbo编码的交织地址快速计算方法 Download PDF

Info

Publication number
CN106301393B
CN106301393B CN201610586087.4A CN201610586087A CN106301393B CN 106301393 B CN106301393 B CN 106301393B CN 201610586087 A CN201610586087 A CN 201610586087A CN 106301393 B CN106301393 B CN 106301393B
Authority
CN
China
Prior art keywords
order
interl
address
data
even number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610586087.4A
Other languages
English (en)
Other versions
CN106301393A (zh
Inventor
赵鸿
聂少军
吕晶晶
孙重磊
杨瑜波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Institute of Space Radio Technology
Original Assignee
Xian Institute of Space Radio Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Institute of Space Radio Technology filed Critical Xian Institute of Space Radio Technology
Priority to CN201610586087.4A priority Critical patent/CN106301393B/zh
Publication of CN106301393A publication Critical patent/CN106301393A/zh
Application granted granted Critical
Publication of CN106301393B publication Critical patent/CN106301393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2771—Internal interleaver for turbo codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及一种基于Turbo编码的交织地址快速计算方法，根据交织地址计算算法要求，经过数学推导与仿真确认，提出了基于加法逻辑的turbo编码交织地址计算方法。与现有卫星技术中采用复杂乘除与取模逻辑，或利用有限Block RAM资源等措施相比，本专利解决了传统交织地址计算方法的计算过程逻辑复杂、FPGA资源占用多、计算结果延迟大等技术缺点，大大提高了交织地址计算的高效性和实时性，在所有卫星实现基于Turbo编译码方面有着广阔的应用前景。

Description

一种基于Turbo编码的交织地址快速计算方法
技术领域
本发明涉及一种基于Turbo编码的交织地址快速计算方法，克服了乘除逻辑和Block RAM查找表等计算过程复杂、FPGA资源占用多、计算结果延迟大等技术缺点，大大提高了交织地址计算的高效性和实时性，主要在各类轨道卫星的测控平台上使用，属于卫星测控技术领域。
背景技术
Turbo编码又称并行级联卷积码，属于测控或通信领域的一种高增益信道编码。在Turbo编码过程中，为了提高编码增益，减少***功耗，降低发射天线的有效辐射功率，要求编码器b数据读取地址(即交织地址)是随机的，需要根据Turbo编码既定算法进行计算。
基于乘除逻辑的交织地址计算算法严格遵循Turbo编码给定算法，基于Memory资源的交织地址查找算法，均可得到交织地址，但是这些设计存在以下不足：(1)基于乘除逻辑的交织地址计算算法其特点是逻辑运算量较大，实现比较复杂，占用硬件资源(乘法器IP、Slices和查找表LUTs)也比较多，计算结果延迟大；(2)基于Memory资源的交织地址查找算法其特点是此简单、直观，将复杂的乘法、除法、移位和取模逻辑运算交付由matlab程序完成，算法中采用了Slices和LUTs硬件资源大大减少，但器件96个Block RAM块资源占去了6个，对于背景型号所需的非相干扩频多站测定轨需求而言，6个Block RAM块资源是很珍惜的，甚至可以造成既定硬件平台无法完成型号任务需求。
随着传输信息速率提高，基于乘除逻辑或基于Memory资源的的交织地址计算技术已然无法满足资源占用率低、计算过程可靠、计算结果延迟小等要求。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供了一种基于Turbo编码的交织地址快速计算方法，利用加法逻辑实现了交织地址计算，最大程度满足了卫星对交织地址计算高效、准确和快速的需求。
本发明的技术解决方案是：
一种基于Turbo编码的交织地址快速计算方法，步骤如下：
(1)按照Turbo(并行级联卷积)编码既定格式要求完成待传数据的AOS(高级在轨***)组帧，整帧帧长字节数记为Na，其中参与Turbo编码的有效数据字节长度为Nb，即Nb*8比特；
(2)将有效数据以比特流方式缓存至FPGA双端口Block RAM中，RAM位宽为1，深度需不小于Nb*8；
(3)分量编码器a输入数据Dataa需顺序依次从RAM读取，所述顺序依次读取是指取数过程中从零地址开始，每读取1比特已存数据，地址加1，记编码器a的数据地址为order，取值范围为0～Nb*8-1；
(4)分量编码器b输入数据也为Block RAM所存数据，但是取据过程随机，数据读取地址则需实时计算，记编码器b数据地址为Interl，取值范围也为0～Nb*8-1；
(5)以编码器a的数据地址order为参数，参照order的奇偶特性和取值范围计算编码器b的数据交织地址，若order为偶数，则根据order的取值范围采取(6)～(13)不同分支进行计算，若order为奇数，则直接采取(14)分支进行计算；
(6)若order为偶数且order等于零，则Interl＝Interl+0x0003，之后则进入步骤(15)；
(7)若order为偶数，order大于0且小于2040，则Interl＝Interl+0x0081，之后则进入步骤(15)；
(8)若order为偶数，order等于2040，则Interl＝Interl+0x007F，之后则进入步骤(15)；
(9)若order为偶数，order大于2040且小于4080，则Interl＝Interl+0x0051，之后则进入步骤(15)；
(10)若order为偶数，order等于4080，则Interl＝Interl+0x0057，之后则进入步骤(15)；
(11)若order为偶数，order大于4080且小于6120，则Interl＝Interl+0x00D1，之后则进入步骤(15)；
(12)若order为偶数，order等于6120，则Interl＝Interl+0x00CF，之后则进入步骤(15)；
(13)若order为偶数，order大于6120且小于Nb*8-1，则Interl＝Interl+0x00B1，之后则进入步骤(15)；
(14)若编码器a输入数据的地址order为奇数，即换算成16进制后order(0)不为0，则Interl＝Interl+0x00A7，之后则进入步骤(15)；
(15)对计算所得Interl进行8160取模，所得小于8160的余数即为当前顺序地址order对应的交织地址Interl；
(16)使用Interl作为编码器b输入的数据地址，从Block RAM读取对应的交织数据Datab，与从顺序地址order读取的Dataa一起送至Turbo编码器，实现信道Turbo编码。
所述Turbo编码增益为8dB，编码比率有1/2、1/3、1/4和1/6共计4档。
本发明与现有技术相比的有益效果是：本发明遵循Turbo编码给定的交织地址计算算法，经过数学推导与仿真确认，首次提出了利用加法逻辑实现的交织地址快速计算，它解决了基于乘除逻辑运算量复杂，结果延迟大的技术难题，突破了基于Memory占用硬件资源多的工程瓶颈，提高了Turbo编码的数据吞吐量，同时降低了对硬件资源苛刻需求。
附图说明
图1为本发明的流程图；
图2为本发明涉及Turbo编码框图；
图3为本发明涉及Turbo编码帧结构；
图4为本发明涉及交织地址示意图。
具体实施方式
下面结合附图对本发明的具体实施方式进行进一步的详细描述。
测控数传一体化体制针对测控信道传输高速数传数据的型号需求，结合非相干扩频测控体制，新增测距测速功能后提出的一种新型测控体制,主要用于建立星地之间可靠和稳定的遥测、遥控、测距测速和高速数传链路。
当扩频应答机工作在测控数传一体化体制时，接收地面测控站发射上行1路遥控和3路测距信号，格式与特性和非相干扩频测控体制相同。
应答机下行链路按照高级在轨***的AOS协议(高级在轨***，为AdvancedOrbiting Systems的缩写，支持图像、语音、高速、低速的各种数据任意方向的传输，支持异步、同步、等时传输模式和位流、分包等多种传输业务，可以在一条物理信道上传输多种不同类型的数据，是一种灵活方便的数据处理服务)，采取等时性***业务，将测距测速信息***至高速数传的下行传输帧，然后采取1/3或1/6信道Turbo编码，采取BPSK方式对载波进行相位调制，功率放大和滤波处理后，通过测控天线发送至地面站。
在实现Turbo信道编码过程中，交织地址快速计算是一项技术难点，占用FPGA资源少、解算结果延迟小、计算逻辑简单可靠等是其基本要求。
本发明与现有卫星技术中采用复杂乘除与取模逻辑，或利用有限BlockRAM资源等措施相比，解决了传统交织地址计算方法的计算过程逻辑复杂、FPGA资源占用多、计算结果延迟大等技术缺点，大大提高了交织地址计算的高效性和实时性，在所有卫星实现基于Turbo编译码方面有着广阔的应用前景。
如图1所示为本发明的流程图，图2所示为本发明涉及Turbo编码原理。如图2所示，Turbo编码由输入缓存、数据交织、分量编码、输出缓存以及帧头复接等模块组成，本发明即探讨数据交织部分。
如图3所示，Turbo编码帧结构由帧同步头ASM、主导头、***区、数据域以及传输帧CRC等模块组成，本专利所涉及的背景型号即采用此帧格式完成了测控数传一体化体制。
如图4所示，本发明涉及交织地址示意，即编码器a数据顺序依次从RAM读取，而输入至编码器b数据是从RAM随机读取，即如何实现交织地址的快速高效计算。
如图1-4所示，本发明提出的一种基于Turbo编码的交织地址快速计算方法，实施步骤如下：
(1)按照Turbo编码既定格式要求完成待传数据的AOS组帧，整帧的帧长字节数记为Na(1024字节)，其中有效数据字节长度(参与Turbo编码)为Nb(1020字节)，即Nb*8比特(8160比特)；
(2)将有效数据以比特流方式缓存至FPGA双端口Block RAM中，Block RAM的位宽为1，深度需不小于Nb*8；
(3)分量编码器a输入数据Dataa需顺序依次从RAM读取，所述顺序依次读取是指取数过程中从零地址开始，每读取1比特已存数据，地址加1，记编码器a的数据地址为order，取值范围为0～Nb*8-1；
(4)分量编码器b输入数据也为Block RAM所存数据，但是取据过程随机，读取数据的地址则需通过实时计算，记编码器b数据地址为Interl，取值范围也为0～Nb*8-1；
(5)以编码器a的数据地址order为参数，参照order的奇偶特性和取值范围计算编码器b的数据交织地址，若order为偶数，则根据order的取值范围采取(6)～(13)不同分支进行计算，若order为奇数，则直接采取(14)分支进行计算；
(6)若order为偶数且order等于零，则Interl＝Interl+0x0003，之后则进入步骤(15)；
(7)若order为偶数，order大于0且小于2040，则Interl＝Interl+0x0081，之后则进入步骤(15)；
(8)若order为偶数，order等于2040，则Interl＝Interl+0x007F，之后则进入步骤(15)；
(9)若order为偶数，order大于2040且小于4080，则Interl＝Interl+0x0051，之后则进入步骤(15)；
(10)若order为偶数，order等于4080，则Interl＝Interl+0x0057，之后则进入步骤(15)；
(11)若order为偶数，order大于4080且小于6120，则Interl＝Interl+0x00D1，之后则进入步骤(15)；
(12)若order为偶数，order等于6120，则Interl＝Interl+0x00CF，之后则进入步骤(15)；
(13)若order为偶数，order大于6120且小于Nb*8-1，则Interl＝Interl+0x00B1，之后则进入步骤(15)；
(14)若编码器a输入数据的地址order为奇数，即换算成16进制后order(0)不为0，则Interl＝Interl+0x00A7，之后则进入步骤(15)；
(15)对计算所得Interl进行8160取模，所得余数(小于8160)即为当前顺序地址order对应的交织地址Interl；
(16)使用Interl作为编码器b输入的数据地址，从Block RAM读取对应的交织数据Datab，与从顺序地址order读取的Dataa一起送至Turbo编码器，实现信道Turbo编码。
本发明目前在已发射型号卫星上使用该方法，经过整星测试表明，应用了本发明方法后，满足了Turbo编码对交织地址计算高效、准确和快速的技术需求，大大提高了Turbo编码的数据吞吐量，同时降低了对硬件资源苛刻需求，有效地保障了测控链路可靠建立和数据传输需求。
本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (2)

1.一种基于Turbo编码的交织地址快速计算方法，其特征在于步骤如下：
(1)按照并行级联卷积Turbo编码既定格式要求完成待传数据的高级在轨***AOS组帧，整帧帧长字节数记为Na，其中参与Turbo编码的有效数据字节长度为Nb，即Nb*8比特；
(2)将有效数据以比特流方式缓存至FPGA双端口Block RAM中，Block RAM位宽为1，深度需不小于Nb*8；
(3)分量编码器a输入数据Dataa需顺序依次从Block RAM读取，所述顺序依次读取是指取数过程中从零地址开始，每读取1比特已存数据，地址加1，记编码器a的数据地址为order，取值范围为0～Nb*8-1；
(4)分量编码器b输入数据也为Block RAM所存数据，但是取数过程随机，数据读取地址则需通过进行实时计算，记编码器b数据地址为Interl，取值范围也为0～Nb*8-1；
(5)以编码器a的数据地址order为参数，参照order的奇偶特性和取值范围计算编码器b的数据交织地址，若order为偶数，则根据order的取值范围采取(6)～(13)不同分支进行计算，若order为奇数，则直接采取(14)分支进行计算；
(6)若order为偶数且order等于零，则Interl＝Interl+0x0003，之后则进入步骤(15)；
(7)若order为偶数，order大于0且小于2040，则Interl＝Interl+0x0081，之后则进入步骤(15)；
(8)若order为偶数，order等于2040，则Interl＝Interl+0x007F，之后则进入步骤(15)；
(9)若order为偶数，order大于2040且小于4080，则Interl＝Interl+0x0051，之后则进入步骤(15)；
(10)若order为偶数，order等于4080，则Interl＝Interl+0x0057，之后则进入步骤(15)；
(11)若order为偶数，order大于4080且小于6120，则Interl＝Interl+0x00D1，之后则进入步骤(15)；
(12)若order为偶数，order等于6120，则Interl＝Interl+0x00CF，之后则进入步骤(15)；
(13)若order为偶数，order大于6120且小于Nb*8-1，则Interl＝Interl+0x00B1，之后则进入步骤(15)；
(14)若编码器a输入数据的地址order为奇数，即换算成16进制后order(0)不为0，则Interl＝Interl+0x00A7，之后则进入步骤(15)；
(15)对计算所得Interl进行8160取模，所得小于8160的余数即为当前顺序地址order对应的交织地址Interl；
(16)使用Interl作为编码器b输入的数据地址，从Block RAM读取对应的交织数据Datab，与从顺序地址order读取的Dataa一起送至Turbo编码器，实现信道Turbo编码。
2.根据权利要求1所述的基于Turbo编码的交织地址快速计算方法，其特征在于：所述Turbo编码增益为8dB，编码比率有1/2、1/3、1/4和1/6共计4档。
CN201610586087.4A 2016-07-22 2016-07-22 一种基于Turbo编码的交织地址快速计算方法 Active CN106301393B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610586087.4A CN106301393B (zh) 2016-07-22 2016-07-22 一种基于Turbo编码的交织地址快速计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610586087.4A CN106301393B (zh) 2016-07-22 2016-07-22 一种基于Turbo编码的交织地址快速计算方法

Publications (2)

Publication Number Publication Date
CN106301393A CN106301393A (zh) 2017-01-04
CN106301393B true CN106301393B (zh) 2019-09-06

Family

ID=57652346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610586087.4A Active CN106301393B (zh) 2016-07-22 2016-07-22 一种基于Turbo编码的交织地址快速计算方法

Country Status (1)

Country Link
CN (1) CN106301393B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107528670B (zh) * 2017-07-26 2020-08-14 西安空间无线电技术研究所 一种Turbo码交织地址的生成方法
CN112436843B (zh) * 2020-11-27 2024-03-15 西安空间无线电技术研究所 一种Turbo码信道外交织器的设计方法
CN114726580B (zh) * 2022-03-08 2024-01-30 支付宝(杭州)信息技术有限公司 数据处理方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502168A (zh) * 2001-02-23 2004-06-02 高通股份有限公司 随机存取多向cdma2000 turbo编码交织器
CN1756091A (zh) * 2004-09-29 2006-04-05 普天信息技术研究院 一种Turbo码交织器及其交织方法
CN102356554A (zh) * 2011-08-23 2012-02-15 华为技术有限公司 Turbo码数据交织处理方法和用于交织Turbo码数据的交织器
CN103986557A (zh) * 2014-05-23 2014-08-13 西安电子科技大学 低路径延迟的LTE Turbo码并行分块译码方法
CN105515591A (zh) * 2014-09-23 2016-04-20 中国科学院计算技术研究所 一种Turbo码译码***及方法
CN105634508A (zh) * 2015-12-21 2016-06-01 西安空间无线电技术研究所 一种低复杂度近性能限的Turbo译码器的实现方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1502168A (zh) * 2001-02-23 2004-06-02 高通股份有限公司 随机存取多向cdma2000 turbo编码交织器
CN1756091A (zh) * 2004-09-29 2006-04-05 普天信息技术研究院 一种Turbo码交织器及其交织方法
CN102356554A (zh) * 2011-08-23 2012-02-15 华为技术有限公司 Turbo码数据交织处理方法和用于交织Turbo码数据的交织器
CN103986557A (zh) * 2014-05-23 2014-08-13 西安电子科技大学 低路径延迟的LTE Turbo码并行分块译码方法
CN105515591A (zh) * 2014-09-23 2016-04-20 中国科学院计算技术研究所 一种Turbo码译码***及方法
CN105634508A (zh) * 2015-12-21 2016-06-01 西安空间无线电技术研究所 一种低复杂度近性能限的Turbo译码器的实现方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"Highly scalable on-the-fly interleaved address generation for UMTS/HSPA+ parallel turbo decoder";Aida Vosoughi等;《2013 IEEE 24th International Conference on Application-Specific Systems, Architectures and Processors》;20130725;第356页到第362页
"Turbo码编译码器的研究与实现";黄维;《中国优秀硕士学位论文全文数据库•信息科技辑》;20160215;I136-150
"Turbo码编译码研究及其硬件设计";付磊三;《中国优秀硕士学位论文全文数据库•信息科技辑》;20050815;I136-49
"精密测距与高速数传一体化信道设计";聂少军等;《现代电子技术》;20130301;第36卷(第5期);第57页到第62页

Also Published As

Publication number Publication date
CN106301393A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106301393B (zh) 一种基于Turbo编码的交织地址快速计算方法
CN104316938B (zh) 一种用于低轨卫星准同步通信***的新型卫星模拟器
CN1937476B (zh) 应用码元累积实现有效再次发射的方法和设备
CN104202116B (zh) 一种基于Turbo编码的测控数传一体化方法
CN108551384A (zh) 吉比特率量级并行编码与调制的无线数据传输方法
CN104297765A (zh) 一种用于低轨卫星准同步通信***的地面终端模拟器
CN108521666B (zh) 一种基于非线性能量采集模型的多中继***动态功率分配方法
CN105871506A (zh) 无线通信自适应传输方法
CN107995130A (zh) 一种分片报文的快转方法
CN104393958A (zh) 基于流水线的数据帧发送方法、接收方法
CN103078716B (zh) 基于分布式3-D Turbo码的中继传输方法
CN111431579A (zh) 基于fpga的低延时vde星载下行数字信号处理***
JP2734956B2 (ja) スペクトラム拡散用ｐｎ符号同期方法
CN103095360B (zh) 一种自适应解码转发协作***的信号选择合并方法
CN103441824A (zh) 基于软信息的分布式空时网格码中继传输方法
CN105553536A (zh) 一种重叠码分复用混合转发协作通信方法
CN103117773B (zh) 采用终端协作的混沌超宽带交通流量采集***及采集方法
CN104378129A (zh) 一种用于无人机的地空宽带通信***
CN101394390B (zh) 一种扩频型pdh微波通信***和方法
CN116456383A (zh) 用于无线网络传输信道的信号映射算法处理***
CN103546169A (zh) Fpga中实现3/4速率(2,1,7)卷积编码的方法
CN107294878A (zh) 数据传输方法、***及相关设备
CN101908943B (zh) 一种应用于td-scdma***的信道解码方法
CN109728875B (zh) 一种bch解码方法和装置
CN105337910A (zh) 一种面向深空通信的网络调制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant