CN106297893B - 存储器测量电路的时钟电路及其设计方法 - Google Patents

存储器测量电路的时钟电路及其设计方法 Download PDF

Info

Publication number
CN106297893B
CN106297893B CN201610621836.2A CN201610621836A CN106297893B CN 106297893 B CN106297893 B CN 106297893B CN 201610621836 A CN201610621836 A CN 201610621836A CN 106297893 B CN106297893 B CN 106297893B
Authority
CN
China
Prior art keywords
circuit
logic unit
clock
combinatorial logic
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610621836.2A
Other languages
English (en)
Other versions
CN106297893A (zh
Inventor
周喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610621836.2A priority Critical patent/CN106297893B/zh
Publication of CN106297893A publication Critical patent/CN106297893A/zh
Application granted granted Critical
Publication of CN106297893B publication Critical patent/CN106297893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/842—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by introducing a delay in a signal path

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种存储器测量电路的时钟电路，第一和二时钟信号分别通过第一和二时钟路径连接到被测试存储器的地址端和时钟端；第一时钟路径包括第一组合逻辑单元电路和寄存器单元电路；第二时钟路径包括串联在一起的第二组合逻辑单元电路和等延时单元；第一和二组合逻辑单元电路的组成单元都为非时序逻辑单元且组成单元镜像结构，单元镜像结构为第一和二组合逻辑单元电路中的各非时序逻辑单元的数目、类型和连接关系分别相同；等延时单元用在第二时钟路径中补偿一个和寄存器单元电路相同的延时。本发明还公开了一种存储器测量电路的时钟电路的设计方法。本发明能第一和二时钟信号的同步性，从而能提高存储器的地址建立时间的测试精度。

Description

存储器测量电路的时钟电路及其设计方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种存储器测量电路的时钟电路；本发明还涉及一种存储器测量电路的时钟电路的设计方法。
背景技术
高速存储器单元应用在产品设计中，随着芯片工作频率越来越高，对存储单元模型精度要求也就越来越高，如何做到时序模型与实测值相匹配，则需要在设计存储单元测试电路时，做到时钟同步。
特别是精准的地址建立时间的获取，对时钟信号CLKI和时钟信号CLKM的同步要求很高，如两者的时钟相位差到0.3ns，对于频率为500MHz的设计将有15％的频率影响。
如图1所示，是存储器的地址建立时间的示意图；如图2所示，是现有存储器测量电路的时钟电路图；时钟信号CLKI通过时钟路径102连接到存储器101的地址端AD，图2中存储器101用memory显示，存储器101的地址端AD之后的[12:0]表示地址的位数；时钟信号CLKM通过时钟路径103连接到存储器101的时钟端CLKM。
其中时钟路径102包括组合逻辑单元电路104和寄存器单元电路105，其中组合逻辑单元电路104全部由非时序逻辑单元连接形成，非时序逻辑单元包括：反相器(INV)，或门(OR)，与门(AND)，或非门(NOR)和与非门(NAND)等。时钟信号CLKM经过组合逻辑单元电路104后连接到寄存器单元电路105的的时钟端，地址输入信号输入到所述寄存器单元电路105的数据输入端即D端，所述寄存器单元电路105的数据输出端即Q端连接到存储器101的地址端AD。
而时钟路径103则全部由非时序逻辑单元连接形成，不包括寄存器单元电路。现有时钟路径103分成两部分，分别为基本电路106和时钟平衡单元电路107，时钟平衡单元电路107是采用普通的时钟树处理方法形成。相对于与没有时钟平衡单元电路107的电路，加入时钟平衡单元电路107后能够减少时钟信号CLKI输入到存储器101的地址端AD的延时和时钟信号CLKM输入到存储器101的地址端AD的时钟端CLKM的延时的差值也称相位差，图2所示结构能使该相位差达到0.3ns～0.5ns。
图1中，信号A为地址输入信号，在图2中地址输入信号A会连接到所述寄存器单元电路105的D端；信号A中的valid标记的区域表示对应的信号区域有效。信号D为数据输入信号，信号D在图2中没有显示，信号D会连接到图2中的存储器101的数据端(未显示)。
图1中，时间t1表示地址建立时间(ADD setup time)，时间t1能通过测量时钟信号CLKI和CLKM的差值得到，图1中通过测量时钟信号CLKI和CLKM的两个相邻的上升沿的差值得到时间t1。地址建立时间表示地址输入信号A必须在时钟输入信号CLKM的上升沿的一个地址建立时间之前保持稳定，在时钟输入信号CLKM的上升沿之前的地址建立时间内变化的地址输入信号信号将不会被输出。
图2中，时钟信号CLKI输入到存储器101的地址端AD的延时和时钟信号CLKM输入到存储器101的地址端AD的时钟端CLKM的延时的差值也即相位差越小，则测量得到的地址建立时间越精确。
发明内容
本发明所要解决的技术问题是提供一种存储器测量电路的时钟电路，能提高输入到被测试存储器的地址端和时钟端的时钟信号的同步性，从而能提高存储器的地址建立时间的测试精度。为此，本发明还提供一种存储器测量电路的时钟电路的设计方法。
为解决上述技术问题，本发明提供的存储器测量电路的时钟电路包括：
连接到被测试存储器的地址端的第一时钟路径和连接到所述被测试存储器的时钟端的第二时钟路径。
所述第一时钟路径包括第一组合逻辑单元电路和寄存器单元电路。
第一时钟信号通过所述第一组合逻辑单元电路输入到所述寄存器单元电路的时钟端，地址输入信号输入到所述寄存器单元电路的数据输入端，所述寄存器单元电路的数据输出端连接到所述被测试存储器的地址端。
所述第二时钟路径串联在一起的第二组合逻辑单元电路和等延时单元。
第二时钟信号依次通过所述第二组合逻辑单元电路和所述等延时单元连接到所述被测试存储器的时钟端。
所述第一组合逻辑单元电路和所述第二组合逻辑单元电路的组成单元都为非时序逻辑单元，所述第一组合逻辑单元电路和第二组合逻辑单元电路之间呈完全对称的单元镜像结构，该单元镜像结构为所述第一组合逻辑单元电路中的各非时序逻辑单元的数目、类型和连接关系分别和所述第二组合逻辑单元电路中对应的各非时序逻辑单元的数目、类型和连接关系的相同。
所述等延时单元用在所述第二时钟路径中补偿一个和所述寄存器单元电路相同的延时。
进一步的改进是，所述第一组合逻辑单元电路和所述第二组合逻辑单元电路都分别由所述第一组合逻辑单元电路的基本电路和所述第二组合逻辑单元电路的基本电路的最小公倍数的非时序逻辑单元组成。
进一步的改进是，所述等延时单元的电路和所述寄存器单元电路的数据保存输出部分相同。
进一步的改进是，所述非时序逻辑单元包括：缓冲器，反相器，或门，与门，或非门和与非门。
进一步的改进是，所述第一时钟信号经过所述第一时钟路径的第一延时和所述第二时钟信号经过所述第二时钟路径的第二延时的差值在0.1ns以内。
为解决上述技术问题，本发明提供的存储器测量电路的时钟电路的设计方法中包括用于设计连接到被测试存储器的地址端的第一时钟路径和连接到所述被测试存储器的时钟端的第二时钟路径；包括如下步骤：
步骤一、进行单元镜像形成完全对称的第一组合逻辑单元电路和第二组合逻辑单元电路；所述第一组合逻辑单元电路和所述第二组合逻辑单元电路的组成单元都为非时序逻辑单元，单元镜像使所述第一组合逻辑单元电路中的各非时序逻辑单元的数目、类型和连接关系分别和所述第二组合逻辑单元电路中对应的各非时序逻辑单元的数目、类型和连接关系的相同。
步骤二、设计出和寄存器单元电路的延时相同的等延时单元。
步骤三、将所述第一组合逻辑单元电路和所述寄存器单元电路连接形成所述第一时钟路径，将所述第二组合逻辑单元电路和所述等延时单元串联形成所述第二时钟路径；
第一时钟信号通过所述第一组合逻辑单元电路输入到所述寄存器单元电路的时钟端，地址输入信号输入到所述寄存器单元电路的数据输入端，所述寄存器单元电路的数据输出端连接到所述被测试存储器的地址端。
第二时钟信号依次通过所述第二组合逻辑单元电路和所述等延时单元连接到所述被测试存储器的时钟端。
进一步的改进是，步骤一中的单元镜像通过对所述第一组合逻辑单元电路的基本电路的非时序逻辑单元和所述第二组合逻辑单元电路的基本电路的非时序逻辑单元取最小公倍数分别形成所述第一组合逻辑单元电路和所述第二组合逻辑单元电路。
进一步的改进是，所述等延时单元的电路和所述寄存器单元电路的数据保存输出部分相同。
进一步的改进是，所述非时序逻辑单元包括：缓冲器，反相器，或门，与门，或非门和与非门。
进一步的改进是，所述第一时钟信号经过所述第一时钟路径的第一延时和所述第二时钟信号经过所述第二时钟路径的第二延时的差值在0.1ns以内。
本发明通过对连接到被测试存储器的地址端的第一时钟路径和连接到被测试存储器的时钟端的第二时钟路径进行设置，具体为将不含有寄存器单元电路且是由非时序逻辑单元连接形成的组合逻辑单元电路进行单元镜像处理，也即将第一时钟路径中的第一组合逻辑单元电路和第二时钟路径中的第二组合逻辑单元电路设置为各非时序逻辑单元的数目、类型和连接关系都分别相同的单元进行结构，这样能大大降低第一时钟信号经过第一组合逻辑单元电路的延时以及第二时钟信号经过第二组合逻辑单元电路后的延时的差值；另外，本发明根据第一时钟路径中的寄存器单元电路的延时特性进行等延时处理，即在第二时钟路径中设置了等延时单元，通过等延时单元在第二时钟路径中补偿一个和寄存器单元电路相同的延时；所以，本发明通过单元镜像处理和等延时处理，能够降低第一时钟信号经过第一时钟路径的第一延时和第二时钟信号经过第二时钟路径的第二延时的差值，从而能提高输入到被测试存储器的地址端和时钟端的时钟信号的同步性，从而能提高存储器的地址建立时间的测试精度。
本发明的单元镜像处理通过对第一和第二组合逻辑单元电路的基本电路的非时序逻辑单元取最小公倍数即可得到，具有简单可靠的特点。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是存储器的地址建立时间的示意图；
图2是现有存储器测量电路的时钟电路图；
图3是本发明实施例存储器测量电路的时钟电路图；
图4是没有加入时钟平衡单元电路的存储器测量电路的时钟电路图；
图5是门延时的示意图。
具体实施方式
如图3所示，是本发明实施例存储器测量电路的时钟电路图；本发明实施例存储器测量电路的时钟电路包括：
连接到被测试存储器1的地址端AD的第一时钟路径2和连接到所述被测试存储器1的时钟端CLKM的第二时钟路径3。
所述第一时钟路径2包括第一组合逻辑单元电路4和寄存器单元电路5。
第一时钟信号CLKI通过所述第一组合逻辑单元电路4输入到所述寄存器单元电路5的时钟端即CLK端，地址输入信号输入到所述寄存器单元电路5的数据输入端即D端，所述寄存器单元电路5的数据输出端即Q端连接到所述被测试存储器1的地址端AD。
所述第二时钟路径3串联在一起的第二组合逻辑单元电路6和等延时单元7。
第二时钟信号CLKM依次通过所述第二组合逻辑单元电路6和所述等延时单元7连接到所述被测试存储器1的时钟端CLKM。
所述第一组合逻辑单元电路4和所述第二组合逻辑单元电路6的组成单元都为非时序逻辑单元，所述第一组合逻辑单元电路4和第二组合逻辑单元电路6之间呈完全对称的单元镜像结构，该单元镜像结构为所述第一组合逻辑单元电路4中的各非时序逻辑单元的数目、类型和连接关系分别和所述第二组合逻辑单元电路6中对应的各非时序逻辑单元的数目、类型和连接关系的相同。本发明实施例中，所述非时序逻辑单元包括：缓冲器，反相器，或门，与门，或非门和与非门。
本发明实施例中，所述第一组合逻辑单元电路4和所述第二组合逻辑单元电路6都分别由所述第一组合逻辑单元电路4的基本电路和所述第二组合逻辑单元电路6的基本电路的最小公倍数的非时序逻辑单元组成。可以参考图4所示，所述第一组合逻辑单元电路4的基本电路包括第一部分电路4a和第二部分电路4b，所述第二组合逻辑单元电路6的基本电路即为标记6a所示电路，该电路6a和所述第一组合逻辑单元电路4的第一部分电路4a相同，所述第一组合逻辑单元电路4的基本电路和所述第二组合逻辑单元电路6的基本电路的非时序逻辑单元形成的最小公倍数的组成的电路即为由所述第一部分电路4a和所述第二部分电路4b组成的电路，这样所述第一组合逻辑单元电路4还是保持为基本电路的结构，所述第二组合逻辑单元电路6则也换为和所述第一组合逻辑单元电路4完全相同的结构，实际过程中仅需将所述第二部分电路4b复制到所述第二组合逻辑单元电路6中即可。
本发明实施例通过单元镜像处理得到具有单元镜像结构的第一组合逻辑单元电路4和第二组合逻辑单元电路6，能大大降低第一时钟信号经过第一组合逻辑单元电路的延时以及第二时钟信号经过第二组合逻辑单元电路后的延时的差值。现说明如下：因为门延时是由输入的驱动能力及输出负载大小决定，如图5所示，或非门201的延时是由反相器202的驱动能力和加载在或非门201输出端的负载大小决定，负载包括线载和后级反相器203的输入。要使两个不同或非门延时相同，则需要：
1)保证前级驱动门相同；
2)保证后级布线长度相等；
3)加载的门的个数、类型相同。
本发明实施例通过进行单元镜像处理，使得第一组合逻辑单元电路和第二组合逻辑单元电路完全符号上述三个要求，这样时钟信号经过第一组合逻辑单元电路和第二组合逻辑单元电路的延时也会实现趋于相等。
所述等延时单元7用在所述第二时钟路径3中补偿一个和所述寄存器单元电路5相同的延时。较佳为，所述等延时单元7的电路和所述寄存器单元电路5的数据保存输出部分相同。
在实际电路中，寄存器如本发明实施例的所述寄存器单元电路5的延时是无法通过镜像解决延时平衡的。因为所述寄存器单元电路5的Q端的输出是依赖CLK端响应D端输入信号的激励，所以本发明实施例中所述寄存器单元电路5的CLK端到Q端的延时无法通过在所述第二时钟路径3中将第二时钟信号CLKM接一个镜像的寄存器单元电路的CLK端口来达到时钟平衡，因为在第二时钟路径3中没有提供激励信号。相反，本发明实施例中是通过所述等延时单元7补偿一个和所述寄存器单元电路5相同的延时。而根据对所述寄存器单元电路5的原理分析可知：寄存器单元电路包括数据采集部分和数据保存输出部分，而寄存器单元电路的Q端的输出延时由数据保存输出部分决定，故本发明实施例中将所述寄存器单元电路5的数据保存输出部分复制即可形成所述等延时单元7的电路。
由上可知，本发明实施例中单元镜像处理和等延时处理仅需进行相应的电路复制即可形成，不仅简单可靠，而且真正实现了将两条时钟路径的延时趋于相等。本发明实施例可以将所述第一时钟信号CLKI经过所述第一时钟路径2的第一延时和所述第二时钟信号CLKM经过所述第二时钟路径3的第二延时的差值控制在0.1ns以内，这能提高输入到被测试存储器的地址端和时钟端的时钟信号的同步性，从而能提高存储器的地址建立时间的测试精度。
如图3所示，本发明提供的存储器测量电路的时钟电路的设计方法中包括用于设计连接到被测试存储器1的地址端AD的第一时钟路径2和连接到所述被测试存储器1的时钟端CLKM的第二时钟路径3；包括如下步骤：
步骤一、进行单元镜像形成完全对称的第一组合逻辑单元电路4和第二组合逻辑单元电路6；所述第一组合逻辑单元电路4和所述第二组合逻辑单元电路6的组成单元都为非时序逻辑单元，单元镜像使所述第一组合逻辑单元电路4中的各非时序逻辑单元的数目、类型和连接关系分别和所述第二组合逻辑单元电路6中对应的各非时序逻辑单元的数目、类型和连接关系的相同。较佳为，所述非时序逻辑单元包括：缓冲器，反相器，或门，与门，或非门和与非门。
本发明实施例方法中，所述第一组合逻辑单元电路4和所述第二组合逻辑单元电路6都分别由所述第一组合逻辑单元电路4的基本电路和所述第二组合逻辑单元电路6的基本电路的最小公倍数的非时序逻辑单元组成。如图4所示，所述第一组合逻辑单元电路4的基本电路包括第一部分电路4a和第二部分电路4b，所述第二组合逻辑单元电路6的基本电路即为标记6a所示电路，该电路6a和所述第一组合逻辑单元电路4的第一部分电路4a相同，所述第一组合逻辑单元电路4的基本电路和所述第二组合逻辑单元电路6的基本电路的非时序逻辑单元形成的最小公倍数的组成的电路即为由所述第一部分电路4a和所述第二部分电路4b组成的电路，这样所述第一组合逻辑单元电路4还是保持为基本电路的结构，所述第二组合逻辑单元电路6则也换为和所述第一组合逻辑单元电路4完全相同的结构，实际过程中仅需将所述第二部分电路4b复制到所述第二组合逻辑单元电路6中即可。
步骤二、设计出和寄存器单元电路5的延时相同的等延时单元7。
在实际电路中，寄存器如本发明实施例的所述寄存器单元电路5的延时是无法通过镜像解决延时平衡的。因为所述寄存器单元电路5的Q端的输出是依赖CLK端响应D端输入信号的激励，所以本发明实施例中所述寄存器单元电路5的CLK端到Q端的延时无法通过在所述第二时钟路径3中将第二时钟信号CLKM接一个镜像的寄存器单元电路的CLK端口来达到时钟平衡，因为在第二时钟路径3中没有提供激励信号。相反，本发明实施例方法中是通过所述等延时单元7补偿一个和所述寄存器单元电路5相同的延时，所述等延时单元7不用连接激励信号。而根据对所述寄存器单元电路5的原理分析可知：寄存器单元电路包括数据采集部分和数据保存输出部分，而寄存器单元电路的Q端的输出延时由数据保存输出部分决定，故本发明实施例方法中通过将所述寄存器单元电路5的数据保存输出部分复制即可形成所述等延时单元7的电路。
步骤三、将所述第一组合逻辑单元电路4和所述寄存器单元电路5连接形成所述第一时钟路径2，将所述第二组合逻辑单元电路6和所述等延时单元7串联形成所述第二时钟路径3；
第一时钟信号CLKI通过所述第一组合逻辑单元电路4输入到所述寄存器单元电路5的时钟端，地址输入信号输入到所述寄存器单元电路5的数据输入端，所述寄存器单元电路5的数据输出端连接到所述被测试存储器1的地址端AD。
第二时钟信号CLKM依次通过所述第二组合逻辑单元电路6和所述等延时单元7连接到所述被测试存储器1的时钟端CLKM。
本发明实施例方法中，所述第一时钟信号CLKI经过所述第一时钟路径2的第一延时和所述第二时钟信号CLKM经过所述第二时钟路径3的第二延时的差值在0.1ns以内。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种存储器测量电路的时钟电路，其特征在于，包括：
连接到被测试存储器的地址端的第一时钟路径和连接到所述被测试存储器的时钟端的第二时钟路径；
所述第一时钟路径包括第一组合逻辑单元电路和寄存器单元电路；
第一时钟信号通过所述第一组合逻辑单元电路输入到所述寄存器单元电路的时钟端，地址输入信号输入到所述寄存器单元电路的数据输入端，所述寄存器单元电路的数据输出端连接到所述被测试存储器的地址端；
所述第二时钟路径包括串联在一起的第二组合逻辑单元电路和等延时单元；
第二时钟信号依次通过所述第二组合逻辑单元电路和所述等延时单元连接到所述被测试存储器的时钟端；
所述第一组合逻辑单元电路和所述第二组合逻辑单元电路的组成单元都为非时序逻辑单元，所述第一组合逻辑单元电路和第二组合逻辑单元电路之间呈完全对称的单元镜像结构，该单元镜像结构为所述第一组合逻辑单元电路中的各非时序逻辑单元的数目、类型和连接关系分别和所述第二组合逻辑单元电路中对应的各非时序逻辑单元的数目、类型和连接关系的相同；
所述等延时单元用在所述第二时钟路径中补偿一个和所述寄存器单元电路相同的延时。
2.如权利要求1所述的存储器测量电路的时钟电路，其特征在于：所述第一组合逻辑单元电路和所述第二组合逻辑单元电路都分别由所述第一组合逻辑单元电路的基本电路和所述第二组合逻辑单元电路的基本电路的最小公倍数的非时序逻辑单元组成。
3.如权利要求1所述的存储器测量电路的时钟电路，其特征在于：所述等延时单元的电路和所述寄存器单元电路的数据保存输出部分相同。
4.如权利要求1所述的存储器测量电路的时钟电路，其特征在于：所述非时序逻辑单元包括：缓冲器，反相器，或门，与门，或非门和与非门。
5.如权利要求1或2或3或4所述的存储器测量电路的时钟电路，其特征在于：所述第一时钟信号经过所述第一时钟路径的第一延时和所述第二时钟信号经过所述第二时钟路径的第二延时的差值在0.1ns以内。
6.一种存储器测量电路的时钟电路的设计方法，其特征在于，用于设计连接到被测试存储器的地址端的第一时钟路径和连接到所述被测试存储器的时钟端的第二时钟路径；包括如下步骤：
步骤一、进行单元镜像形成完全对称的第一组合逻辑单元电路和第二组合逻辑单元电路；所述第一组合逻辑单元电路和所述第二组合逻辑单元电路的组成单元都为非时序逻辑单元，单元镜像使所述第一组合逻辑单元电路中的各非时序逻辑单元的数目、类型和连接关系分别和所述第二组合逻辑单元电路中对应的各非时序逻辑单元的数目、类型和连接关系的相同；
步骤二、设计出和寄存器单元电路的延时相同的等延时单元；
步骤三、将所述第一组合逻辑单元电路和所述寄存器单元电路连接形成所述第一时钟路径，将所述第二组合逻辑单元电路和所述等延时单元串联形成所述第二时钟路径；
第一时钟信号通过所述第一组合逻辑单元电路输入到所述寄存器单元电路的时钟端，地址输入信号输入到所述寄存器单元电路的数据输入端，所述寄存器单元电路的数据输出端连接到所述被测试存储器的地址端；
第二时钟信号依次通过所述第二组合逻辑单元电路和所述等延时单元连接到所述被测试存储器的时钟端。
7.如权利要求6所述的存储器测量电路的时钟电路的设计方法，其特征在于：步骤一中的单元镜像通过对所述第一组合逻辑单元电路的基本电路的非时序逻辑单元和所述第二组合逻辑单元电路的基本电路的非时序逻辑单元取最小公倍数分别形成所述第一组合逻辑单元电路和所述第二组合逻辑单元电路。
8.如权利要求6所述的存储器测量电路的时钟电路的设计方法，其特征在于：所述等延时单元的电路和所述寄存器单元电路的数据保存输出部分相同。
9.如权利要求6所述的存储器测量电路的时钟电路的设计方法，其特征在于：所述非时序逻辑单元包括：缓冲器，反相器，或门，与门，或非门和与非门。
10.如权利要求6或7或8或9所述的存储器测量电路的时钟电路的设计方法，其特征在于：所述第一时钟信号经过所述第一时钟路径的第一延时和所述第二时钟信号经过所述第二时钟路径的第二延时的差值在0.1ns以内。
CN201610621836.2A 2016-08-01 2016-08-01 存储器测量电路的时钟电路及其设计方法 Active CN106297893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610621836.2A CN106297893B (zh) 2016-08-01 2016-08-01 存储器测量电路的时钟电路及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610621836.2A CN106297893B (zh) 2016-08-01 2016-08-01 存储器测量电路的时钟电路及其设计方法

Publications (2)

Publication Number Publication Date
CN106297893A CN106297893A (zh) 2017-01-04
CN106297893B true CN106297893B (zh) 2019-04-09

Family

ID=57664113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610621836.2A Active CN106297893B (zh) 2016-08-01 2016-08-01 存储器测量电路的时钟电路及其设计方法

Country Status (1)

Country Link
CN (1) CN106297893B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068192B (zh) * 2017-03-31 2020-02-07 上海华虹宏力半导体制造有限公司 用于存储器的时序测量的本地时钟信号产生电路
CN109446708B (zh) * 2018-11-12 2020-04-07 北京华大九天软件有限公司 一种检查时钟路径的方法
CN112286841B (zh) * 2019-07-23 2022-04-19 珠海零边界集成电路有限公司 一种数据同步方法及寄存器
CN111370040B (zh) * 2020-03-18 2023-10-20 上海华虹宏力半导体制造有限公司 存储器读数据测试电路结构及其设计方法
CN113992193A (zh) * 2021-10-29 2022-01-28 上海阵量智能科技有限公司 电路调整方法、装置、电子设备、存储介质及电路
CN116341481B (zh) * 2023-05-26 2023-08-22 南京芯驰半导体科技有限公司 一种时钟文件的确认方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102353891A (zh) * 2011-06-30 2012-02-15 电子科技大学 一种数字集成电路功能测试仪
CN103366824A (zh) * 2012-03-31 2013-10-23 上海华虹Nec电子有限公司 非挥发性存储器读取速度测试电路
CN105629159A (zh) * 2015-12-31 2016-06-01 上海华虹宏力半导体制造有限公司 D触发器的数据建立时间的测量电路
CN105629158A (zh) * 2015-12-31 2016-06-01 上海华虹宏力半导体制造有限公司 D触发器的数据保持时间的测量电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130129782A (ko) * 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 입력버퍼
KR20160035442A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102353891A (zh) * 2011-06-30 2012-02-15 电子科技大学 一种数字集成电路功能测试仪
CN103366824A (zh) * 2012-03-31 2013-10-23 上海华虹Nec电子有限公司 非挥发性存储器读取速度测试电路
CN105629159A (zh) * 2015-12-31 2016-06-01 上海华虹宏力半导体制造有限公司 D触发器的数据建立时间的测量电路
CN105629158A (zh) * 2015-12-31 2016-06-01 上海华虹宏力半导体制造有限公司 D触发器的数据保持时间的测量电路

Also Published As

Publication number Publication date
CN106297893A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106297893B (zh) 存储器测量电路的时钟电路及其设计方法
US5883529A (en) Function clock generation circuit and D-type flip-flop equipped with enable function and memory circuit using same
CN103577373B (zh) 用于在串行数据信号中对准和减少歪斜的技术
US6070260A (en) Test methodology based on multiple skewed scan clocks
CN102931994B (zh) 应用于信号处理芯片的高速信号采样和同步的架构及方法
CN105680848B (zh) 基于区域时钟的优化fpga芯片布局的方法
CN115020266A (zh) 一种2．5D Chiplet绑定后测试电路
CN102353891B (zh) 一种数字集成电路功能测试仪
CN101865977A (zh) 基于查找表结构的fpga可编程逻辑单元的遍历测试方法
CN110083492A (zh) 一种电路关键寄存器三模冗余加固方法及装置
CN101706553B (zh) 一种片上通路时延测量电路及方法
CN110033819A (zh) Sram建立保持时间测试电路
CN109725250B (zh) 一种片上***芯片模拟电路的测试***及测试方法
CN107068192A (zh) 用于存储器的时序测量的本地时钟信号产生电路
CN103675383B (zh) 一种量测波形的电路
CN111370040B (zh) 存储器读数据测试电路结构及其设计方法
CN102565665B (zh) 一种电路检测装置及方法
CN104123966B (zh) 一种基于自动地周期性读操作的读取速度测量电路
CN101741743A (zh) 基于网络地址排序的双向流组流方法
CN103163451B (zh) 面向超级计算***的自选通边界扫描调测试方法及装置
WO2022088848A1 (zh) 存储器、存储器测试***以及存储器测试方法
Garg Common path pessimism removal: An industry perspective: Special session: Common path pessimism removal
CN105845179B (zh) 存储器的数据建立时间的测量电路和测量方法
US8008935B1 (en) Tester and a method for testing an integrated circuit
CN111506529A (zh) 一种应用于flash的高速spi指令应答电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant