CN106257655A - 一种功率器件封装结构 - Google Patents

一种功率器件封装结构 Download PDF

Info

Publication number
CN106257655A
CN106257655A CN201610712108.2A CN201610712108A CN106257655A CN 106257655 A CN106257655 A CN 106257655A CN 201610712108 A CN201610712108 A CN 201610712108A CN 106257655 A CN106257655 A CN 106257655A
Authority
CN
China
Prior art keywords
pin
source
chip
substrate
prong
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610712108.2A
Other languages
English (en)
Inventor
陈万军
娄伦飞
刘亚伟
唐血峰
刘超
胡官昊
陈楚雄
陶虹
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610712108.2A priority Critical patent/CN106257655A/zh
Publication of CN106257655A publication Critical patent/CN106257655A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种功率器件封装结构。本发明功率器件封装结构具有4个外接引脚，新增加的一个外接引脚作为栅驱动源极，旁通了主电源源极导线和引脚的寄生电感，从而主电源的源极电感对栅驱动电路的影响将被消除，源电感引起的压降不再影响栅源电压，从而降低了器件的栅驱动损耗；另一方面，由于新增加的外接引脚上没有大电流流过，在其导线和引脚上几乎没有压降，从而很好地将芯片箝位在0V，这使得器件的工作电压大大降低，从而降低了器件导通损耗；另外发本发明还通过增加第一管脚，第二管脚的宽度，以及第一，二管脚之间的距离，达到降低高压功率器件管脚之间电磁干扰的目的，从而满足高压大功率器件的封装要求。

Description

一种功率器件封装结构
技术领域
本发明属于半导体器件封装技术领域，具体涉及一种功率器件封装结构。
背景技术
随着技术的发展，越来越多的电子设备朝着高效率、高可靠性、低功耗方向发展，功率器件作为电子设备产品的主要器件，也在致力于高可靠性、高效率、低功耗。其中，功率器件低功耗的方向之一是减小由于芯片封装所带来的开关损耗。对于DC/DC电源、晶振等功耗比较大的功率器件，由于封装结构的功率密度越来越高，由于封装所带来的功耗问题越来越突出，因此如何在保证功率器件高可靠性的条件下尽量降低功率器件的开关损耗成为功率器件封装设计需要解决的技术问题之一。
对于单芯片功率器件，目前常采用如图1所示的封装形式，传统塑料封装主要由安装螺丝或者散热片的固定孔9、由环氧树脂材料制成的塑料管壳8、芯片的外引脚101，121，131以及背面的散热基板10组成，但随着功率器件芯片耐压和功率增大，要求引脚间所能承受的耐压越来越高，由于功率器件主要应用在DC/DC以及逆变器中，器件需要不断的开启和关断，在大功率下，由于芯片封装所带来的功耗问题越来越显著，成为限制功率器件低功耗发展的一个重要因素，传统的三引脚式封装结构由于电源地和开关的源极共用一个针脚(如图2所示)，由于环路间的相互作用，主电源源极流过的大电流会影响栅驱动电路，增加栅驱动损耗；另外由于主电源流过的电流较大，导线12和管脚121上的寄生电感在大电流下产生较大的压降，而将芯片源极11箝位在一个较高的电压，导致器件的工作电压大大增加，从而增加了器件导通损耗。
发明内容
本发明的目的，就是针对上述问题，提出了一种四引脚的封装结构，同时满足了低功耗、高效率、高可靠性功率器件封装结构的要求。
本发明的技术方案是，一种功率器件封装结构，包括基板10，所述基板10上端中心位置设置有固定孔9，基板10中部中心位置处具有芯片11，所述芯片11通过具有导电特性和导热性的粘合剂固定在基板10上；所述基板10下端一侧具有第一管脚101，所述第一管脚101与基板10为一体结构；从第一管脚101到基板10下端的另一侧，还依次具有第二管脚121、第四管脚141和第三管脚131，所述第二管脚121通过第一导线12将芯片11的输出信号从第二管脚121引出，所述第三管脚131通过第二导线13将芯片11的输出信号从第三管脚131引出；所述第四管脚141通过第三导线14将芯片11的输出信号从第四管脚141引出；所述第三管脚131用于旁通主电源源极导线和引脚的寄生电感，消除主电源的源极电感对栅驱动电路的影响，源电感引起的压降不再影响栅源电压，从而降低了器件的栅驱动损耗；所述第三管脚131还用于将芯片11箝位在0V，使得器件的工作电压降低；所述第一管脚101和第二管脚121之间的间距大于第四管脚141和第三管脚131之间的间距。
本发明的有益效果为，本发明所提供的功率器件封装结构具有4个外接引脚，新增加的一个外接引脚作为栅驱动源极，旁通了主电源源极导线和引脚的寄生电感，从而主电源的源极电感对栅驱动电路的影响将被消除，源电感引起的压降不再影响栅源电压，从而降低了器件的栅驱动损耗；另一方面，由于新增加的外接引脚上没有大电流流过，在其导线和引脚上几乎没有压降，从而很好地将芯片11箝位在0V，这使得器件的工作电压大大降低，从而降低了器件导通损耗；另外本发明还通过增加第一管脚，第二管脚的宽度，以及第一，二管脚之间的距离，达到降低高压功率器件管脚之间电磁干扰的目的，从而满足高压大功率器件的封装要求；通过减小第三管脚、第四管脚的宽度，以及第三，四管脚之间的距离，达到减小功率器件封装面积的目的。
附图说明
图1为传统TO220封装示意图；
图2为简化的传统TO2203引脚封装应用电路模型；
图2为本发明引线框架的结构示意图；
图3为本发明的结构示意图；
图4为简化的本发明4引脚封装应用电路模型；
图5为本发明4引脚封装示意图；
图6为沿图5中A-A’方向的剖视图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合TO220封装结构图，对本发明进一步详细说明。应当理解，此处所描述的具体实施仅仅用以解释本实发明，并不用于限定本发明。
一种高压功率器件封装结构，如图3所示，包括：
1，基板10，基板10上设有第一管脚101；
2，芯片11，用粘合剂接在所述基板10中心位置上，所述粘合剂具有导电特性，将芯片输出信号从第一管脚101引出；
3，第一导线12，将芯片11的输出信号从第二管脚121引出；
4，第二导线13，将芯片11的输出信号从第三管脚131引出；
5，第三导线14，将芯片11的输出信号从第四管脚141引出；
6，最后模封成型(如图5和图6所示)；
7，所述新型TO220封装结构具有4个外接引脚，新增加的第三管脚131作为栅驱动的源极，旁通了主电源连接的源极电感(如图4所示)，主电源的源极电感对栅驱动电路的影响将被消除，源电感引起的压降不再影响栅源电压，从而降低了器件的栅驱动损耗；其特征在于，新增加的第三管脚131没有大电流流过，在其导线和引脚上几乎没有压降，从而很好地将芯片11箝位在0V，这使得器件的工作电压大大降低，从而降低了器件导通损耗；所述第一管脚101，第二管教121之间的距离比较大，用以满足高耐压功率器件的封装；所述芯片第三管脚131，第四管脚141之间距离较小，且管脚宽度较窄，达到减小功率器件封装面积的目的；
8，所述芯片11可以是MOS管，也可以是IGBT管，MCT管，功率二极管，晶闸管等功率器件。
本发明功率器件封装结构具有4个外接引脚，新增加的一个外接引脚作为栅驱动源极，旁通了主电源源极导线和引脚的寄生电感，从而主电源的源极电感对栅驱动电路的影响将被消除，源电感引起的压降不再影响栅源电压，从而降低了器件的栅驱动损耗；另一方面，由于新增加的外接引脚上没有大电流流过，在其导线和引脚上几乎没有压降，从而很好地将芯片11箝位在0V，这使得器件的工作电压大大降低，从而降低了器件导通损耗；另外发本发明还通过增加第一管脚，第二管脚的宽度，以及第一，二管脚之间的距离，达到降低高压功率器件管脚之间电磁干扰的目的，从而满足高压大功率器件的封装要求；通过减小第三管脚、第四管脚的宽度，以及第三，四管脚之间的距离，达到减小功率器件封装面积的目的；从而同时实现小体积，高可靠性功率器件封装。
以上所述基于TO220封装的四引脚结构只是为了更加具体的说明本发明，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种功率器件封装结构，包括基板(10)，所述基板(10)上端中心位置设置有固定孔(9)，基板(10)中部中心位置处具有芯片(11)，所述芯片(11)通过具有导电特性和导热性的粘合剂固定在基板(10)上；所述基板(10)下端一侧具有第一管脚(101)，所述第一管脚(101)与基板(10)为一体结构；从第一管脚(101)到基板(10)下端的另一侧，还依次具有第二管脚(121)、第四管脚(141)和第三管脚(131)，所述第二管脚(121)通过第一导线(12)将芯片(11)的输出信号从第二管脚(121)引出，所述第三管脚(131)通过第二导线(13)将芯片(11)的输出信号从第三管脚(131)引出；所述第四管脚(141)通过第三导线(14)将芯片(11)的输出信号从第四管脚(141)引出；所述第三管脚(131)用于旁通主电源源极导线和引脚的寄生电感，消除主电源的源极电感对栅驱动电路的影响，源电感引起的压降不再影响栅源电压，从而降低了器件的栅驱动损耗；所述第三管脚(131)还用于将芯片(11)箝位在0V，使得器件的工作电压降低；所述第一管脚(101)和第二管脚(121)之间的间距大于第四管脚(141)和第三管脚(131)之间的间距。
CN201610712108.2A 2016-08-23 2016-08-23 一种功率器件封装结构 Pending CN106257655A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610712108.2A CN106257655A (zh) 2016-08-23 2016-08-23 一种功率器件封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610712108.2A CN106257655A (zh) 2016-08-23 2016-08-23 一种功率器件封装结构

Publications (1)

Publication Number Publication Date
CN106257655A true CN106257655A (zh) 2016-12-28

Family

ID=57714221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610712108.2A Pending CN106257655A (zh) 2016-08-23 2016-08-23 一种功率器件封装结构

Country Status (1)

Country Link
CN (1) CN106257655A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108233897A (zh) * 2018-02-05 2018-06-29 电子科技大学 一种基于阴极短路栅控晶闸管的脉冲形成网络
CN110010577A (zh) * 2019-04-08 2019-07-12 深圳市鹏源电子有限公司 直插式功率器件、半导体组件、轮毂电机驱动器或汽车驱动器和新能源汽车
CN110149108A (zh) * 2019-06-05 2019-08-20 浙江明德微电子股份有限公司 一种低功耗的复合sj-mos管及其制备方法
WO2020206867A1 (zh) * 2019-04-08 2020-10-15 深圳市鹏源电子有限公司 直插式功率器件、半导体组件、轮毂电机驱动器或汽车驱动器和新能源汽车

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070064313A1 (en) * 2005-09-21 2007-03-22 Kazuyuki Hosokawa Zoom optical system and image pickup apparatus provided with the same
CN205050829U (zh) * 2015-10-27 2016-02-24 南京晟芯半导体有限公司 可用于表面贴装的高功率封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070064313A1 (en) * 2005-09-21 2007-03-22 Kazuyuki Hosokawa Zoom optical system and image pickup apparatus provided with the same
CN205050829U (zh) * 2015-10-27 2016-02-24 南京晟芯半导体有限公司 可用于表面贴装的高功率封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108233897A (zh) * 2018-02-05 2018-06-29 电子科技大学 一种基于阴极短路栅控晶闸管的脉冲形成网络
CN110010577A (zh) * 2019-04-08 2019-07-12 深圳市鹏源电子有限公司 直插式功率器件、半导体组件、轮毂电机驱动器或汽车驱动器和新能源汽车
WO2020206867A1 (zh) * 2019-04-08 2020-10-15 深圳市鹏源电子有限公司 直插式功率器件、半导体组件、轮毂电机驱动器或汽车驱动器和新能源汽车
CN110149108A (zh) * 2019-06-05 2019-08-20 浙江明德微电子股份有限公司 一种低功耗的复合sj-mos管及其制备方法

Similar Documents

Publication Publication Date Title
US10638633B2 (en) Power module, power converter and manufacturing method of power module
CN106257655A (zh) 一种功率器件封装结构
CN104112718B (zh) 一种双面布局的低寄生电感GaN功率集成模块
CN105359269B (zh) 半导体装置
CN202042483U (zh) 一种功率半导体器件的封装结构
CN106252320A (zh) 半导体装置
CN105914192B (zh) 基于级联电路的半导体封装结构
CN105374811B (zh) 一种功率模块
CN117080182A (zh) GaN合封器件
CN108028646A (zh) 绝缘栅型半导体装置以及绝缘栅型半导体装置的制造方法
CN102593093A (zh) 双芯片在to-220封装中引线框架的结构
CN110504242A (zh) 大电流级联增强型GaN全桥功率模块封装结构及封装方法
CN203733783U (zh) 一种引线框架
CN105470249A (zh) 一种功率模块
CN202384395U (zh) 一种灌胶功率型led
CN207753000U (zh) 一种氮化镓器件
CN207765442U (zh) 高可靠性晶体三极管
CN206312901U (zh) 一种场效应晶体管的封装结构
CN207303075U (zh) 超薄贴片二极管
CN205140971U (zh) 一种功率模块
CN105374809B (zh) 一种功率模块
CN219144173U (zh) 一种小尺寸无引线封装结构
CN205211750U (zh) 一种功率模块
CN215896390U (zh) 一种mosfet、igbt封装集成结构
CN202996833U (zh) 一种复合封装的igbt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161228

RJ01 Rejection of invention patent application after publication