CN106252344A - 一种同基板兼容多种接口的多层叠加存储盘及其封装工艺 - Google Patents

一种同基板兼容多种接口的多层叠加存储盘及其封装工艺 Download PDF

Info

Publication number
CN106252344A
CN106252344A CN201610817097.4A CN201610817097A CN106252344A CN 106252344 A CN106252344 A CN 106252344A CN 201610817097 A CN201610817097 A CN 201610817097A CN 106252344 A CN106252344 A CN 106252344A
Authority
CN
China
Prior art keywords
terminal
layer
substrate
golden finger
wafer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610817097.4A
Other languages
English (en)
Other versions
CN106252344B (zh
Inventor
倪黄忠
何霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhongwang International Technology Co Ltd
Intention Electronics Co Ltd During Shenzhen
Original Assignee
Shenzhen Zhongwang International Technology Co Ltd
Intention Electronics Co Ltd During Shenzhen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhongwang International Technology Co Ltd, Intention Electronics Co Ltd During Shenzhen filed Critical Shenzhen Zhongwang International Technology Co Ltd
Priority to CN201610817097.4A priority Critical patent/CN106252344B/zh
Publication of CN106252344A publication Critical patent/CN106252344A/zh
Application granted granted Critical
Publication of CN106252344B publication Critical patent/CN106252344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种同基板兼容多种接口的多层叠加存储盘，本发明将存储盘接口改成TypeC高速公头接口，同时封装结构改变，使存储器与处理芯片、电子元件分成上下两层，使整个存储盘结构宽度缩小，便于携带，而且封装采用两次封装胶填充，使内部电路结构更为稳定。本发明将晶元层设置成阶梯式层叠在一起，与基板设计使金手指之间的连接距离变短，减少信号损耗，同时也可以节约成本。本发明存储盘结构小巧，更易携带。本发明含有TypeC的侦测电阻10PIN基板设计，藉此固定电阻的基板同时可支持USB 9pin公头、MicroUSB OTG、TypeC、苹果接、Lighting转接器等兼容共用。本发明可同时兼容USB 9pin公头、TypeC、MicroUSB OTG、苹果Lighting公头贴装使用。

Description

一种同基板兼容多种接口的多层叠加存储盘及其封装工艺
技术领域
本发明涉及存储盘技术领域，具体的说是涉及一种同基板兼容多种接口的多层叠加存储盘及其封装工艺。
背景技术
随者电子产品的逐渐普及，伴随产品搭配运用的存储卡，其制造技术除了在储存容量上有大幅的提升之外，也在实用性方面有显著改善，卡片本身即提供了更佳的兼容性让消费者于实际运用时更为方便。
存储盘适用于USB标准接口，存储盘上设有可与USB标准接口电连接的USB金手指。一般的存储盘为了对USB金手指进行保护，通常设有外壳及密封外壳的外盖，外盖可将USB金手指收容其内。使用存储盘的时候，打开外盖，露出USB金手指，不使用时，则盖上外盖。
存储盘，全称USB闪存盘，它是一种使用USB接口的无需物理驱动器的微型高容量移动存储产品，通过USB接口与电脑连接，实现即插即用，目前，市场上的存储盘种类多样，功能不一，但携带方式过于普通、单一，便携性不强。因此，传统的存储盘插口需要改进，不再使用USB插口，而且，封装结构也作了进一步的改进。
USB接头是常用的电子器件，但是传统的USBType-C接头存在如下的不足：
1、传统USBType-C接头贴装工艺复杂，组装工序多，成本较高；
2、传统USBType-C接头兼容性差；
3、传统的USBType-C接头的屏蔽壳由五金件弯折后焊接而成，使得USBType-C接头厚度较厚，不能满足用户追求体积更小及超薄的要求。
另外，芯片堆叠技术可让两芯片更为靠近，由此实现两芯片间更快数据传输及消耗较少的能量。存储芯片可堆叠一起，以获得具有更大储存空间的存储盘模块。传统上，施加在存储盘芯片堆叠中的信号是流经导线(wires)，长导线会造成信号延迟，且会占据较多的空间，导致制作出大的存储盘芯片堆叠。
因此，需要一种Type C高速公头的存储盘来解决上述问题。
发明内容
针对现有技术中的不足，本发明要解决的技术问题在于提供了一种同基板兼容多种接口的多层叠加存储盘及其封装工艺。
为解决上述技术问题，本发明通过以下方案来实现：一种同基板兼容多种接口的多层叠加存储盘，该存储盘包括TypeC高速公头、与TypeC高速公头连接的封装体及置于封装体内部的层叠式存储盘体；
所述TypeC高速公头包括9 pin的端子、焊盘、上盖、下盖，所述上盖与下盖的盖合面设置有端子槽，所述端子固定在端子槽内，所述焊盘为10pin焊盘，该焊盘上设置有侦测电阻，所述上盖与下盖盖合后，封装于外壳与带有前盖的主体组成的腔体内，所述9 pin的端子电性连接10pin焊盘；
所述封装体包括基板、存储单元、电子元器件、MCU处理芯片、封装接口，所述封装接口连接TypeC高速公头接口；所述存储单元置于基板内部底面，在其周围及其上部使用封装胶填充，其引脚露出于封装胶外部，在固化后的封装胶上表面设置有一层PCB电路板；所述存储单元通过电路连接MCU处理芯片，所述MCU处理芯片连接电子元器件及TypeC高速公头接口内端的金手指；所述MCU处理芯片、电子元件设置在PCB电路板上；所述基板上部区域填充封装胶，使封装胶覆盖整个基板内腔，待封装胶固化后，使用盖板进行密封；
所述层叠式存储盘体包括：PCB电路板、芯片晶元层、垫片，所述芯片晶元层设置在PCB电路板表面，它分为两部分，每个部分都是由多个晶元层呈阶梯式层叠在一起，其中下部分晶元层与PCB电路板接触，上部分晶元层置于下部分晶元层上表面右侧区域，上部分晶元层与下部分晶元层呈反向放置，右侧部分与所述PCB电路板之间形成间隙；所述垫片置于所述上部分晶元层与所述PCB电路板之间的间隙处。
进一步的，所述9 pin的端子包括按顺序排列的RX2-端子、RX2+端子、VBUS端子、D-端子、D+端子、CC端子、TX1-端子、TX1+端子、GND端子；
其中，所述TX1-端子、TX1+端子除焊接部分的金属体外，其余金属体置于其余端子的下层，所述TX1-端子、TX1+端子外接舌部分别置于RX2+端子、VBUS端子的外接舌部下方且弯部背向；
所述TX1-端子、TX1+端子呈Z型，其转角处倒圆角；
所述上盖与下盖之间设置有垫块；
所述外壳的端面为腰圆状；
所述主体为一体结构，其前盖两侧设置有两个L型边耳，在外壳腔内的主体部分前端两侧，设置有两个卡脚；
所述外壳前端口部的左右内侧面分别设置有胶芯隔板层。
进一步的，所述基板的长度为8~15mm；
所述基板的规格包括：
11.3mm*24.8mm；
11.3mm*15mm；
11.3mm*10mm。
进一步的，所述垫片的上下表面分别与所述上部分晶元层下表面、所述PCB电路板上表面接触；
所述PCB电路板上表面设置有基板层金手指，基板层金手指设置有两处，分居于芯片晶元层两边；芯片晶元层的每个晶元层设置有晶元层金手指，晶元层金手指设置在晶元层的阶梯处，每个相邻的晶元层金手指通过金线连接；基板层金手指通过金线连接晶元层金手指，其中，左侧的基板层金手指连接在最底部的下部分晶元层上的晶元层金手指，右侧的基板层金手指连接在最底部的上部分晶元层上的晶元层金手指。
一种同基板兼容多种接口的多层叠加存储盘的封装工艺，该封装工艺如下：
1）、取8mm、10mm、15mm中的任一长度的基板；
2）、在基板内部底面铺一较浅层的封装胶，其厚度不要超过存储单元的厚度；
3）、将存储单元 置于浅层封装胶处，使其引脚朝上；
4）、填充封装胶，使胶水覆盖存储单元，但其高度不超过存储单元上的引脚；
5）、PCB电路板上焊接好处理芯片、电子元件；
6）、待封装胶固化后，在其上表面固定PCB电路板，使存储单元引脚与PCB电路板连接；
7）、PCB电路板与金手指连接，金手指连接TypeC高速公头接口。
8）、在基板内腔填充满封装胶；
9）、待封装胶固化后，盖上盖板，形成密封结构。
相对于现有技术，本发明的有益效果是：
1.本发明typeC公头 SMT贴片焊接式 9pin含9pin以上，为满足USB3.1快速传输要求之最少pin数设计方便贴装，节约成本。
2.使用本发明typeC公头对应到之线路板设计为10pin焊盘，可同时兼容USB 9pin公头、TypeC、MicroUSB OTG、苹果Lighting 公头贴装使用。
3.本发明COB封装制程存储体上使用10pin焊盘设计时，并将TypeC协会定义或业界标准之侦测电阻放置于10pin焊盘之上。辨识用侦测电阻利用10pin 焊盘中固定连接，不限定于焊盘内任何位置。藉此固定电阻的基板同时可支持USB 9pin公头、MicroUSB OTG、TypeC、苹果接头、Lighting转接器等兼容共用。
4.本发明将晶元层设置成阶梯式层叠在一起，使金手指之间的连接距离变短，减少信号损耗，同时也可以节约成本。
5.本发明将存储盘接口改成TypeC高速公头接口，同时封装结构改变，使存储器与处理芯片、电子元件分成上下两层，使整个存储盘结构宽度缩小，便于携带，而且封装采用两次封装胶填充，使内部电路结构更为稳定，TypeC高速公头接口相对于传统的USB接口要小很多，因此，本发明存储盘结构小巧，更易携带。
附图说明
图1为本发明9 pin的端子正向示意图；
图2为本发明9 pin的端子反向示意图；
图3为本发明9 pin的端子安装于上下盖后示意图；
图4为本发明TypeC高速公头立体图；
图5为本发明TypeC高速公头俯视剖视图；
图6为本发明TypeC高速公头侧向剖视图；
图7为本发明TypeC高速公头与外部线体连接示意图；
图8为本发明存储盘封装前俯视图；
图9为本发明存储盘封装前侧向剖视图。
图10为本发明层叠式封装结构侧边截面图。
图11为图10的左侧放大图；
图12为图10的右侧放大图。
具体实施方式
下面结合附图对本发明的优选实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
请参照附图1~12，本发明的一种同基板兼容多种接口的多层叠加存储盘，该存储盘包括TypeC高速公头、与TypeC高速公头连接的封装体及置于封装体内部的层叠式存储盘体；所述TypeC高速公头包括9 pin的端子101、焊盘、上盖102、下盖103，所述上盖102与下盖103的盖合面设置有端子槽，所述端子101固定在端子槽内，所述焊盘为10pin焊盘，该焊盘上设置有侦测电阻，所述上盖102与下盖103盖合后，封装于外壳104与带有前盖的主体105组成的腔体内，所述9 pin的端子101电性连接10pin焊盘；所述封装体包括基板501、存储单元601、电子元器件301、MCU处理芯片401、封装接口，所述封装接口连接TypeC高速公头接口；所述存储单元601置于基板501内部底面，在其周围及其上部使用封装胶填充，其引脚露出于封装胶外部，在固化后的封装胶上表面设置有一层PCB电路板1001；所述存储单元601通过电路连接MCU处理芯片401，所述MCU处理芯片401连接电子元器件301及TypeC高速公头接口内端的金手指201；所述MCU处理芯片401、电子元件301设置在PCB电路板1001上；所述基板501上部区域填充封装胶，使封装胶覆盖整个基板501内腔，待封装胶固化后，使用盖板进行密封；所述层叠式存储盘体包括：PCB电路板1001、芯片晶元层602、垫片603，所述芯片晶元层602设置在PCB电路板1001表面，它分为两部分，每个部分都是由多个晶元层呈阶梯式层叠在一起，其中下部分晶元层与PCB电路板1001接触，上部分晶元层置于下部分晶元层上表面右侧区域，上部分晶元层与下部分晶元层呈反向放置，右侧部分与所述PCB电路板1001之间形成间隙；所述垫片603置于所述上部分晶元层与所述PCB电路板1001之间的间隙处。
所述9 pin的端子101包括按顺序排列的RX2-端子8、RX2+端子9、VBUS端子1、D-端子2、D+端子3、CC端子4、TX1-端子6、TX1+端子7、GND端子5；
其中，所述TX1-端子6、TX1+端子7除焊接部分的金属体外，其余金属体置于其余端子的下层，所述TX1-端子6、TX1+端子7外接舌部分别置于RX2+端子9、VBUS端子1的外接舌部下方且弯部背向；
所述TX1-端子6、TX1+端子7呈Z型，其转角处倒圆角；
所述上盖102与下盖103之间设置有垫块107；
所述外壳104的端面为腰圆状；
所述主体105为一体结构，其前盖两侧设置有两个L型边耳，在外壳104腔内的主体部分前端两侧，设置有两个卡脚；
所述外壳104前端口部的左右内侧面分别设置有胶芯隔板层106。
所述基板501的长度为8~15mm；
所述基板501的规格包括：
11.3mm*24.8mm；
11.3mm*15mm；
11.3mm*10mm。
所述垫片603的上下表面分别与所述上部分晶元层下表面、所述PCB电路板1001上表面接触；
所述PCB电路板1001上表面设置有基板层金手指604，基板层金手指604设置有两处，分居于芯片晶元层602两边；芯片晶元层602的每个晶元层设置有晶元层金手指606，晶元层金手指606设置在晶元层的阶梯处，每个相邻的晶元层金手指606通过金线605连接；基板层金手指604通过金线连接晶元层金手指606，其中，左侧的基板层金手指604连接在最底部的下部分晶元层上的晶元层金手指606，右侧的基板层金手指604连接在最底部的上部分晶元层上的晶元层金手指606。
一种以权利要求1~4任意一项所述的带有Type C高速公头的存储盘封装工艺，该封装工艺如下：
1、取8mm、10mm、15mm中的任一长度的基板501；
2、在基板501内部底面铺一较浅层的封装胶，其厚度不要超过存储单元601的厚度；
3、将存储单元601 置于浅层封装胶处，使其引脚朝上；
4、填充封装胶，使胶水覆盖存储单元601，但其高度不超过存储单元601上的引脚；
5、PCB电路板1001上焊接好处理芯片、电子元件；
6、待封装胶固化后，在其上表面固定PCB电路板，使存储单元601引脚与PCB电路板1001连接；
7、PCB电路板1001与金手指连接，金手指连接TypeC高速公头接口。
8、在基板501内腔填充满封装胶；
9、待封装胶固化后，盖上盖板，形成密封结构。
按照上述结构所设计的存储盘芯片封装结构制作成本低，本发明封装结构将晶元层设置成阶梯式层叠在一起，与基板设计使金手指之间的连接距离变短，减少信号损耗，同时也可以节约成本。
本发明存储盘结构小巧，更易携带。
本发明含有TypeC的侦测电阻10PIN基板设计，藉此固定电阻的基板同时可支持USB 9pin公头、MicroUSB OTG、TypeC、苹果接、Lighting转接器等兼容共用。本发明可同时兼容USB 9pin公头、 TypeC、MicroUSB OTG、苹果Lighting 公头贴装使用。本发明typeC公头 SMT贴片焊接式 9pin含9pin以上，为满足USB3.1快速传输要求之最少pin数设计，方便贴装、节约成本。
以上所述仅为本发明的优选实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (5)

1.一种同基板兼容多种接口的多层叠加存储盘，其特征在于：该存储盘包括TypeC高速公头、与TypeC高速公头连接的封装体及置于封装体内部的层叠式存储盘体；
所述TypeC高速公头包括9 pin的端子（101）、焊盘、上盖（102）、下盖（103），所述上盖（102）与下盖（103）的盖合面设置有端子槽，所述端子（101）固定在端子槽内，所述焊盘为10pin焊盘，该焊盘上设置有侦测电阻，所述上盖（102）与下盖（103）盖合后，封装于外壳（104）与带有前盖的主体（105）组成的腔体内，所述9 pin的端子（101）电性连接10pin焊盘；
所述封装体包括基板（501）、存储单元（601）、电子元器件（301）、MCU处理芯片（401）、封装接口，所述封装接口连接TypeC高速公头接口；所述存储单元（601）置于基板（501）内部底面，在其周围及其上部使用封装胶填充，其引脚露出于封装胶外部，在固化后的封装胶上表面设置有一层PCB电路板（1001）；所述存储单元（601）通过电路连接MCU处理芯片（401），所述MCU处理芯片（401）连接电子元器件（301）及TypeC高速公头接口内端的金手指（201）；所述MCU处理芯片（401）、电子元件（301）设置在PCB电路板（1001）上；所述基板（501）上部区域填充封装胶，使封装胶覆盖整个基板（501）内腔，待封装胶固化后，使用盖板进行密封；
所述层叠式存储盘体包括：PCB电路板（1001）、芯片晶元层（602）、垫片（603），所述芯片晶元层（602）设置在PCB电路板（1001）表面，它分为两部分，每个部分都是由多个晶元层呈阶梯式层叠在一起，其中下部分晶元层与PCB电路板（1001）接触，上部分晶元层置于下部分晶元层上表面右侧区域，上部分晶元层与下部分晶元层呈反向放置，右侧部分与所述PCB电路板（1001）之间形成间隙；所述垫片（603）置于所述上部分晶元层与所述PCB电路板（1001）之间的间隙处。
2.根据权利要求1所述的一种同基板兼容多种接口的多层叠加存储盘，其特征在于：所述9 pin的端子（101）包括按顺序排列的RX2-端子（8）、RX2+端子（9）、VBUS端子（1）、D-端子（2）、D+端子（3）、CC端子（4）、TX1-端子（6）、TX1+端子（7）、GND端子（5）；
其中，所述TX1-端子（6）、TX1+端子（7）除焊接部分的金属体外，其余金属体置于其余端子的下层，所述TX1-端子（6）、TX1+端子（7）外接舌部分别置于RX2+端子（9）、VBUS端子（1）的外接舌部下方且弯部背向；
所述TX1-端子（6）、TX1+端子（7）呈Z型，其转角处倒圆角；
所述上盖（102）与下盖（103）之间设置有垫块（107）；
所述外壳（104）的端面为腰圆状；
所述主体（105）为一体结构，其前盖两侧设置有两个L型边耳，在外壳（104）腔内的主体部分前端两侧，设置有两个卡脚；
所述外壳（104）前端口部的左右内侧面分别设置有胶芯隔板层（106）。
3.根据权利要求1所述的一种同基板兼容多种接口的多层叠加存储盘，其特征在于：所述基板（501）的长度为8~15mm；
所述基板（501）的规格包括：
11.3mm*24.8mm；
11.3mm*15mm；
11.3mm*10mm。
4.根据权利要求1所述的一种同基板兼容多种接口的多层叠加存储盘，其特征在于：所述垫片（603）的上下表面分别与所述上部分晶元层下表面、所述PCB电路板（1001）上表面接触；
所述PCB电路板（1001）上表面设置有基板层金手指（604），基板层金手指（604）设置有两处，分居于芯片晶元层（602）两边；芯片晶元层（602）的每个晶元层设置有晶元层金手指（606），晶元层金手指（606）设置在晶元层的阶梯处，每个相邻的晶元层金手指（606）通过金线（605）连接；基板层金手指（604）通过金线连接晶元层金手指（606），其中，左侧的基板层金手指（604）连接在最底部的下部分晶元层上的晶元层金手指（606），右侧的基板层金手指（604）连接在最底部的上部分晶元层上的晶元层金手指（606）。
5.一种以权利要求1~4任意一项所述的同基板兼容多种接口的多层叠加存储盘，其特征在于，该封装工艺如下：
1）、取8mm、10mm、15mm中的任一长度的基板（501）；
2）、在基板（501）内部底面铺一较浅层的封装胶，其厚度不要超过存储单元（601）的厚度；
3）、将存储单元（601） 置于浅层封装胶处，使其引脚朝上；
4）、填充封装胶，使胶水覆盖存储单元（601），但其高度不超过存储单元（601）上的引脚；
5）、PCB电路板（1001）上焊接好处理芯片、电子元件；
6）、待封装胶固化后，在其上表面固定PCB电路板，使存储单元（601）引脚与PCB电路板（1001）连接；
7）、PCB电路板（1001）与金手指连接，金手指连接TypeC高速公头接口；
8）、在基板（501）内腔填充满封装胶；
9）、待封装胶固化后，盖上盖板，形成密封结构。
CN201610817097.4A 2016-09-12 2016-09-12 一种同基板兼容多种接口的多层叠加存储盘及其封装工艺 Active CN106252344B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610817097.4A CN106252344B (zh) 2016-09-12 2016-09-12 一种同基板兼容多种接口的多层叠加存储盘及其封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610817097.4A CN106252344B (zh) 2016-09-12 2016-09-12 一种同基板兼容多种接口的多层叠加存储盘及其封装工艺

Publications (2)

Publication Number Publication Date
CN106252344A true CN106252344A (zh) 2016-12-21
CN106252344B CN106252344B (zh) 2019-01-04

Family

ID=57599530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610817097.4A Active CN106252344B (zh) 2016-09-12 2016-09-12 一种同基板兼容多种接口的多层叠加存储盘及其封装工艺

Country Status (1)

Country Link
CN (1) CN106252344B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10485125B2 (en) 2017-12-22 2019-11-19 Western Digital Technologies, Inc. Integrated USB connector and memory device
CN115295431A (zh) * 2022-09-30 2022-11-04 苏州长江睿芯电子科技有限公司 一种具备安全机构的mcu芯片封装保护结构

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203456670U (zh) * 2013-08-26 2014-02-26 东莞市铭基电子有限公司 改良型插座连接器结构
CN104810643A (zh) * 2015-05-04 2015-07-29 上海天诚通信技术有限公司 电连接器
CN204720610U (zh) * 2015-06-05 2015-10-21 昆山全方位电子科技有限公司 一种基于TypeC的USB连接器
CN105006668A (zh) * 2015-06-05 2015-10-28 昆山全方位电子科技有限公司 一种可传输大电流的基于TypeC的USB连接器
US20150318646A1 (en) * 2013-07-19 2015-11-05 Foxconn Interconnect Technology Limited Flippable electrical connector
CN205428920U (zh) * 2016-03-10 2016-08-03 倪黄忠 一种存储盘芯片阶梯式多叠层封装结构
CN205429359U (zh) * 2016-03-10 2016-08-03 倪黄忠 一种type-c接口与USB接口一体封装存储盘结构
CN205507840U (zh) * 2016-04-06 2016-08-24 深圳市时创意电子有限公司 一种具有Type-c3.0接口的U盘
CN205543407U (zh) * 2016-01-26 2016-08-31 深圳市越洋达科技有限公司 一种usb3.1插板式公座
CN205565175U (zh) * 2016-02-23 2016-09-07 东莞市高端电子有限公司 插头连接器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150318646A1 (en) * 2013-07-19 2015-11-05 Foxconn Interconnect Technology Limited Flippable electrical connector
CN203456670U (zh) * 2013-08-26 2014-02-26 东莞市铭基电子有限公司 改良型插座连接器结构
CN104810643A (zh) * 2015-05-04 2015-07-29 上海天诚通信技术有限公司 电连接器
CN204720610U (zh) * 2015-06-05 2015-10-21 昆山全方位电子科技有限公司 一种基于TypeC的USB连接器
CN105006668A (zh) * 2015-06-05 2015-10-28 昆山全方位电子科技有限公司 一种可传输大电流的基于TypeC的USB连接器
CN205543407U (zh) * 2016-01-26 2016-08-31 深圳市越洋达科技有限公司 一种usb3.1插板式公座
CN205565175U (zh) * 2016-02-23 2016-09-07 东莞市高端电子有限公司 插头连接器
CN205428920U (zh) * 2016-03-10 2016-08-03 倪黄忠 一种存储盘芯片阶梯式多叠层封装结构
CN205429359U (zh) * 2016-03-10 2016-08-03 倪黄忠 一种type-c接口与USB接口一体封装存储盘结构
CN205507840U (zh) * 2016-04-06 2016-08-24 深圳市时创意电子有限公司 一种具有Type-c3.0接口的U盘

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10485125B2 (en) 2017-12-22 2019-11-19 Western Digital Technologies, Inc. Integrated USB connector and memory device
CN115295431A (zh) * 2022-09-30 2022-11-04 苏州长江睿芯电子科技有限公司 一种具备安全机构的mcu芯片封装保护结构

Also Published As

Publication number Publication date
CN106252344B (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
US6476474B1 (en) Dual-die package structure and method for fabricating the same
CN104350593B (zh) 具有居间垂直侧边芯片的多管芯半导体结构及其半导体封装
TWI285415B (en) Package structure having recession portion on the surface thereof and method of making the same
US20090098773A1 (en) Space minimized flash drive
TW200820397A (en) Structure of package on package and method for fabricating the same
CN105340078A (zh) 封装上封装结构
CN106252344A (zh) 一种同基板兼容多种接口的多层叠加存储盘及其封装工艺
CN109037182A (zh) 芯片封装结构和存储器件
CN103839931A (zh) 双芯片的双面封转结构
CN103646942B (zh) 一种应用于功率切换器电路的半导体封装结构
CN105374804A (zh) 一种智能可穿戴设备
CN205507840U (zh) 一种具有Type-c3.0接口的U盘
US8907464B2 (en) Helix substrate and three-dimensional package with same
CN205303448U (zh) 一种芯片封装结构
US20090294792A1 (en) Card type memory package
TWM272152U (en) Memory card with replaceable memory chip
CN206806338U (zh) 薄型化双芯片的叠接封装结构
CN205984949U (zh) 一种低剖面多芯片封装结构
TW201101459A (en) Memory device with integrally combining a USB plug
CN105845642A (zh) 层叠封装及移动终端
CN206022427U (zh) Led封装基板、led封装结构以及led灯具
CN101488116B (zh) 通用串行总线装置
CN218679785U (zh) 芯片堆叠封装结构
CN102468278B (zh) 多芯片堆栈封装结构
CN202996896U (zh) Led支架

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 518000 the first floor to the third floor of No.7 Xinfa East Road, Xinqiao street, Bao'an District, Shenzhen City, Guangdong Province. The business premises are set up in No.2 workshop, zone a, xinfengze Industrial Zone, Shangnan East Road

Patentee after: SHENZHEN SHICHUANGYI ELECTRONIC Co.,Ltd.

Patentee after: SHENZHEN ZHONGWANG INTERNATIONAL TECHNOLOGY Co.,Ltd.

Address before: 518000, Guangdong, Baoan, Shenzhen manhole street, Whampoa East Ring Road, Feng Industrial Park, 2 buildings, four floor northwest side

Patentee before: SHENZHEN SHICHUANGYI ELECTRONIC Co.,Ltd.

Patentee before: SHENZHEN ZHONGWANG INTERNATIONAL TECHNOLOGY Co.,Ltd.