CN106252250A - 图像轮廓生成方法及装置 - Google Patents
图像轮廓生成方法及装置 Download PDFInfo
- Publication number
- CN106252250A CN106252250A CN201610687770.7A CN201610687770A CN106252250A CN 106252250 A CN106252250 A CN 106252250A CN 201610687770 A CN201610687770 A CN 201610687770A CN 106252250 A CN106252250 A CN 106252250A
- Authority
- CN
- China
- Prior art keywords
- profile diagram
- scanogram
- benchmark image
- photoresist
- effectiveness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Image Analysis (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种生成图像轮廓的方法和装置,其中的方法包括:基于设计目标信息生成一个掩模图,在所述掩模图上基于光刻效果仿真生成一个基准图像,基于在所述基准图像中的边缘探测生成一个基准图像轮廓图,从存储器中取出一个集成电路的扫描图像,生成一个扫描图像轮廓图,该扫描图像轮廓图是所述基准图像轮廓图和集成电路的扫描图像的函数。
Description
技术领域
本发明涉及对在晶片上制造的集成电路的检查;更具体地,涉及在缺陷检查过程中,生成图像轮廓的方法及装置。
背景技术
为了让目标晶片上的集成电路设计密度更高,微芯片设备制造不断把元件推向更小的尺寸。例如,微芯片制造中,逻辑电路及阵列的特性已提出20nm分辨率的需求。晶片检查***可以检查在制造过程中发生的缺陷。晶片管芯(die)的检查和测量可以利用扫描设备——如扫描电子显微镜(Scanning Electron-beamMicroscope,SEM)——来生成管芯图像。根据管芯特征的测量,管芯图像可用于管芯到管芯(die-to-die)的比较。然而,测量是取自轮廓线的,而从扫描设备获取的图像可能包括噪声,进而干扰对管芯特征中轮廓线的精确测定。对轮廓线的测定,提取特征边缘并不可靠,因为它有可能因噪声而识别出假轮廓线。
发明内容
本申请涉及对在晶片上制造的集成电路的检查过程中使用的图像轮廓的生成。本文公开了用于生成图像轮廓的***、方法和装置的各个方面,以在晶片检查的扫描图像中使用。
为了达到上述目的,一方面,本发明实施例提出一种生成图像轮廓的方法,包括:
基于设计目标信息,生成一个掩模图;
基于在所述掩模图上的光刻效用的仿真,生成一个基准图像;
基于对所述基准图像的边缘探测,生成一个基准图像轮廓图;
从一个存储器中取出一个集成电路的扫描图像;
生成一个扫描图像轮廓图,所述扫描图像轮廓图是所述基准图像轮廓图和所述集成电路的扫描图像的函数。
另一方面,本发明实施例提出一种装置,包括:
一个存储器;
一个处理器,其执行储存在所述存储器内的指令以:
基于设计目标信息,生成一个掩模图;
基于在所述掩模图上的光刻效用的仿真,生成一个基准图像;
基于对所述基准图像的边缘探测,生成一个基准图像轮廓图;
从所述存储器中取出一个集成电路的扫描图像;
生成一个扫描图像轮廓图,所述扫描图像轮廓图是所述基准图像轮廓图和所述集成电路的扫描图像的函数。
通过本发明实施例提供的技术方案,可以精确地生成基准图像轮廓图和扫描图像轮廓图。
本发明实施例的其他特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例,对本发明实施例的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明实施例的限制。在附图中:
图1是本发明实施例提供的用于图像轮廓生成的一个计算设备的框图。
图2是本发明实施例提供的一个用于在晶片上制造集成电路器件的光刻***的示意图。
图3是本发明实施例提供的生成图像轮廓的流程图。
图4是本发明实施例提供的生成图像轮廓的方法流程图。
图5是本发明实施例提供的一个绘制的掩模图的示例。
图6是本发明实施例提供的基于图5所示的绘制的掩模图所重作的一个晶片仿真图像的示例。
图7是本发明实施例提供的基于图6所示的晶片仿真图像的一个基准图像轮廓图的示例。
图8是本发明实施例提供的一个扫描管芯图像的示例。
图9是本发明实施例提供的基于图7中的基准图像轮廓图和图8中的扫描管芯图像的扫描管芯图像轮廓的示例。
图10是本发明实施例提供的对图7中基准图像轮廓图和图9中扫描管芯图像轮廓的比较的示例。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,应当理解,此处所描述的优选实施例仅用于说明和解释本发明实施例,并不用于限定本发明实施例。
对在晶片上制造的集成电路(Integrated Circuit,IC)器件的扫描图像进行检查时,可以通过仿真(模拟)一个基准图像来检测缺陷。所述扫描图像可以通过扫描电子显微镜(SEM)来生成。集成电路器件特征的SEM图像往往包含弯曲的角和边(而非清晰的角和笔直的边),使得测量变得不准确。此外,SEM图像可能包含噪声,干扰到对集成电路器件边缘的精确测定。为了准确获得集成电路器件的实际轮廓图案,可以以数据为基础,基于用于制造集成电路器件的设计数据来生成晶片图像。设计数据可包括目标的多边形信息,而其可被绘制转化成基于数据的晶片图像,并具有用于集成电路器件的理想轮廓。算法可以以基于数据的晶片图像来指引确定集成电路器件的实际边缘,并用随后的更精确的测量来寻找缺陷。
图1是本发明实施例提供的用于图像轮廓生成的一个计算设备的框图。计算设备100可以包括微控制器121、存储器单元125——如随机存取存储器(Random AccessMemory,RAM)或闪速存储器、输入接口128、网络接口134和可选的显示器131。
微控制器121可以包括中央处理单元(Central Processing Unit,CPU)122和图形处理单元(Graphics Processing Unit,GPU)123。GPU123可提供图形渲染、光掩模仿真、抗蚀剂(光致抗蚀剂)模拟以及定限(阈值)处理等额外的图形处理能力。CPU122、GPU123或两者都可以访问和操作内存单元125内的数据。
存储器单元125可以存储各种模块,包括控制模块126或其他模块127。图1中,存储器125连接到微处理器121,而其可以执行所述各种模块。当控制模块126和其他模块127被执行时,依照本发明实施例,一组算法、过程或步骤可被运行,用以实现图像轮廓的生成,在此基础上,可以进一步实现基于全局图像的优化、基于全局边缘的优化和基于局域边缘的优化等功能。存储器单元125可实现为随机存取存储器(RAM)或可被用作存储器的任何合适的非永久存储设备。存储器单元125可包括可执行的指令和数据,以供CPU 122、GPU 123或两者的即时访问。存储器单元125可以包括一个或多个动态随机存取存储器(Dynamic RAM,DRAM)模块,如双倍数据速率同步动态随机存取存储器(Double Date Rate SynchronousDRAM,DDR SDRAM)。可替代地,存储器125可以包括另一种类型的或多个的设备,能够存储现有或未来开发的数据以供CPU 122/GPU 123处理。CPU 122/GPU 123可以利用缓存,以作为一种本地化的快速存储形式对数据和指令进行操作。
网络接口134可以用于与其他计算设备进行通信,以发送、接收数据和控制信号。例如,网络接口134可以连接到一个扫描设备(未示出)以接收在晶片上形成的管芯的扫描图像(下文中,也可以称为扫描管芯图像)来检查和测量管芯特征,并且可以将扫描图像发送到CPU122/GPU123进行处理和生成图像轮廓。又例如,网络接口134可以通过指定的介质(如数据总线或以太网连接)接受遥控指令来远程控制计算设备100或网络中的其他计算设备。
输入接口128可以是一个接口(如键盘或触摸屏),这使得用户能够根据本发明公开的实施例向计算设备100输入或提供与光掩模生成有关的命令或参数。参数或其他控制指令可以被加载到存储器125并存储在控制模块126中。
显示器131可以包括屏幕驱动132及屏幕133,用于显示图像轮廓生成的各个阶段,从而允许用户查看进度并视需要通过输入接口128进行修改。屏幕驱动132被连接到微控制器121并可从其接收指令以驱动显示屏133。在一些实施例中,显示屏幕133可以在优化流程之前、之中、之后或三者之联合显示生成的掩模图像。屏幕133可以使用户(如微芯片制造经理)得以评估掩模生成过程的当前状态。
计算设备100只是一个示例;任何计算设备可具有额外数量的微控制器、CPU、GPU或存储单元,用以执行本发明公开的光掩模生成。计算设备100也可能有其他方面。例如,一个或多个附加计算设备可以联网操作。部分或全部在此描述的技术可以在这样的网络上运行。
图2是本发明实施例提供的一个用于在晶片上制造集成电路器件的光刻***的示意图。该***可以包括光能源202、光能束203、照明透镜204、掩模206、投影透镜208、光致抗蚀剂层210、晶片212,或以上的组合。光能束203可以以光能量(如紫外光或可见光光谱)或电子束能量的形式,从光能源202投射出来。光能束203可以从一个光学***中投射出来,所述光学***可包括一个照明透镜204、投影透镜208或以上两者,用以聚焦能量将图像印刷到晶片212上。例如,投影透镜208可聚焦光能束203,以形成光致抗蚀剂层210上的投影图像214。光刻掩模206可以基于集成电路设计图像制作,从而具有符合集成电路器件功能的多边形的掩模图207。在集成电路制造过程中,不同的掩模可以被迭代使用,以便分别印刷各层到晶片上。掩模图207可以允许能量通过选定区域,以正像或负像的形式投射到晶片212上。光致抗蚀剂层210可以聚合物膜或树脂膜的形式施在晶片212的表面上,并且有能对光能束203产生反应的光敏材料性质。例如,光致抗蚀剂层210上的投影图像214可以转换光致抗蚀剂层210,以便在晶片212的表面上形成印刷图像。印刷图像是晶片212表面上的一层转化材料,并且可有一个图案,其可在光能束203被掩盖的地方抵抗或允许对晶片材料的蚀刻,取决于掩模图是正像或负像。在掩模和曝光处理后,可以在晶片上对当前被制造的层进行随后的蚀刻过程。根据需要,晶片212的掩模和曝光可以在集成电路器件的每一个特征层上重复,其间穿插晶片212上的蚀刻流程。
光学元件、光能源202、照明透镜204、投影透镜208和掩模206的特性对晶片212上的印刷图像有影响。例如,光能束203的衍射可能会导致晶片212上的印刷图像偏离要制造的集成电路器件的原始设计的多边形。光致抗蚀剂层210的材料的特性也可能影响晶片212上所得到的图像图案,从而偏差原始设计的多边形。
图3是本发明实施例提供的生成图像轮廓的流程图,其可以包括一个设计目标302的数据库、掩模图产生器304、基准图像模拟器306、边缘探测器308、扫描管芯图像310、扫描图像轮廓生成器312、管芯特征测量单元314,或以上组合。
设计目标302可以存储在一个设计数据库中,形式可以为集成电路器件的、作为图案印刷在晶片上的几何特征的数学描述。例如,设计目标302可以被表征为各种形状、尺寸、属性和互连关系的多边形。多边形可以被组织成图案单元。在设计数据库中,每个多边形可以用角的坐标和角间连线的方向进行描述。对每个要在晶片上制造的集成电路器件,设计目标302可以以设计布局的形式提供。设计目标302可包括错综复杂的元件,其具有线性通路和多层连接点,可由各种导体、非导体和半导体材料来形成。单个元件和元件之间的间隙可被要求具有纳米级分辨率(如32纳米或以下)。例如,设计目标302的设计数据库可以使用开放式图形***交换标准(Open Artwork System Interchange Standard,OASIS)应用来实现。
掩模图生成器304可以将设计目标302中的光掩模图形化地绘制成掩模图,如图2所示的光掩模206。在一些实施例中,多边形可以绘制到一个具有可选分辨率的网格,其中多边形的角不一定与网格的角对齐。所述掩模图可被绘制为灰度图像或二进制彩色图像。例如,设计目标的多边形可被绘制,类似的特征可以借不同的灰度阴影而得以区分于不同的特征。又例如,对二进制彩色图像,所有设计目标的多边形可被绘制,并以单一颜色填充。
基准图像模拟器306可以基于设计目标302,对掩模图运用光刻仿真、光致抗蚀仿真或两者组合来生成一个基准图像。在一些实施例中,基准图像模拟器306可以运用光刻仿真来为晶片获得一个理想的、无噪声的光学预测图像。例如,可以生成一个光学模型来预测一个或多个透镜在光能束穿越光掩模并达到晶片表面的抗蚀剂层时的效果。从所述光学模型的仿真,可以产生一个基于数据的空间图像,以表示光致抗蚀剂层上表的空间中光能量的分布。例如,参照图2,空间图像会出现在光致抗蚀剂层210上的投影图像214的上表,而光能束203的聚焦图像可以作为空间图像被预测。
在一些实施例中,基准图像模拟器306可以运用光致抗蚀仿真(如一个有二维或三维外形特征的光致抗蚀模型),用以预测光致抗蚀材料在光能穿过光致抗蚀剂层并把图像印刷至晶片表面时产生的化学反应。例如,参考图2,穿过光致抗蚀剂层210的光能束203在投射到晶片212的表面上时,可以对光致抗蚀剂层材料的外形及材料特性产生反应。所述光致抗蚀仿真可以预测该反应,基于所述预测生成一个基准图像。
边缘探测器308可以对所述基准图像执行一个定限函数以生成一个基准图像轮廓图。例如,可以应用一种算法来识别晶片图像中亮度的急剧变化,从而探出图像的边,其形式可为直线段或曲线段。
依本发明所公开的内容,通过扫描晶片上制造的管芯所获的扫描管芯图像310可以存储在存储器中(如图1所示的存储器125),并可被访问而进行处理。
扫描图像轮廓探测器312可使用所述基准图像轮廓图来指引检查算法,而其可以在管芯图像310中探测特征,以产生一个扫描图像轮廓图。所述检查算法可以把在管芯图像310中的特征检测功能限制在仅针对基准图像边缘存在的区域,从而可以提高生成所述扫描图像轮廓图的效率。因此,由于扫描噪声而在所述扫描图像轮廓图中产生的假线得以被忽略。
在一些实施例中,图像轮廓探测器312可以应用一个基于扫描的管芯到数据库(die-to-database)缺陷探测算法,而其可以将所述扫描图像轮廓图和所述基准图像轮廓图中的线作比较。例如,所述算法可以将所述扫描图像轮廓图和所述基准图像轮廓图划分成对应的区。在每个区内,两种图样可以进行比较。所述比较可以逐行执行或逐个对象执行。当所述扫描图像轮廓图和所述基准图像轮廓图有轮廓线不重合时,便可以检出管芯上的缺陷。
用所述扫描图像轮廓图,管芯特征测量单元314可以对边线及管芯原件之间的间隙进行测量(如集成电路特征)。例如,可以测量对应于一个集成电路元件的线,以确定所造元件是否在规范的容差范围内。
图4是本发明实施例提供的生成图像轮廓的方法流程图。在一些实施例中,基准图像轮廓生成可以包括取出设计目标多边形信息的步骤402、绘制设计目标成掩模图的步骤404、生成基准图像的步骤406、生成基准图像轮廓图的步骤408、取出扫描管芯图像的步骤410、生成扫描图像轮廓图的步骤412,或以上步骤的组合。
在一些实施例中,设计目标的多边形信息可以在步骤402中被取出。例如,设计目标的多边形可以几何信息的形式被存储在数据库中和并可被访问以生成一个基准图像。
在一些实施例中,设计目标的多边形可在步骤404中被绘制成一个掩模图。例如,掩模算法可以生成所述目标多边形的透视图,以作为设计目标多边形信息的函数。
在一些实施例中,可以在步骤406中基于所述掩模图生成一个基准图像。例如,光刻算法可以生成一个图像,以作为光学特性、光致抗蚀剂特性或两者组合的一个函数,而其代表在晶片上使用掩模图的设计目标多边形的期望投影。
在一些实施例中,基准图像轮廓图可以在步骤408中生成。例如,定限算法可确定所述基准图像的边缘并在边线所在之处生成轮廓线,以产生所述基准图像的轮廓图案。
在一些实施例中,扫描管芯图像可以在步骤410中被取出。例如,在晶片上制造的管芯的SEM图像可以从存储器中取出。视实际需要,晶片的SEM图像可以分部取出。
在一些实施例中,扫描图像轮廓图可以在步骤412中生成。例如,步骤408中的所述基准图像轮廓图可以用来指引对步骤410中取出的扫描管芯图像的对应部分的协助检查,以为所述扫描图像产生一个轮廓图,因为所述扫描图像可能不含可被简单检查检出的直线和尖角。在一些实施例中,所述扫描图像轮廓图可以生成为所述基准图像轮廓图(如步骤408中的基准图像轮廓图)和集成电路的扫描图像(如步骤410中的扫描管芯图像)两者的函数。
图5是本发明实施例提供的一个绘制的掩模图的示例。在一些实施例中,一个掩模图(如图样502)可根据设计数据库中的目标多边形信息被图形化绘制。掩模图502可包括对应于所述目标多边形信息的多边形504。
图6是本发明实施例提供的基于图5所示的绘制的掩模图所重作的一个晶片仿真图像的示例。在一些实施例中,光刻算法模拟了图样图像的再现(如仿真图样图像602),而其为晶片上制造的集成电路的模型化光刻和光致抗蚀剂布置的一个函数。
图7是本发明实施例提供的基于图6所示的晶片仿真图像的一个基准图像轮廓图的示例。在一些实施例中,基准图像轮廓图(如图样702)可以被生成为仿真晶片图像602的阈值的一个函数。例如,一个定限算法可以基于仿真晶片图像602中的亮度变化分离出边缘,并在所探边缘的所在之处生成轮廓线704。轮廓线704可以代表从光刻投影所得的晶片上目标多边形的布置的预期位置。
图8是本发明实施例提供的一个扫描管芯图像的示例。在一些实施例中,由扫描技术(如SEM)产生的扫描管芯图像(如扫描图像802)可以从存储器中取出。
图9是本发明实施例提供的基于图7中基准图像轮廓图和图8中扫描管芯图像的扫描管芯图像轮廓的示例。在一些实施例中,所述扫描图像轮廓图可以生成为所述基准图像轮廓图(如图7中的基准图像轮廓图)和集成电路的扫描图像(如图8中的扫描管芯图像)两者的函数。在一些实施例中,所述基准图像轮廓图702,如图7所示,可以用来指引扫描图像802的检查流程,以检测扫描的集成电路器件元件904在图像轮廓图902中的轮廓。
图10是本发明实施例提供的对图7中基准图像轮廓图和图9中扫描管芯图像轮廓的比较的示例。在一些实施例中,图7中所述基准图像轮廓图702可以重叠在图9中所述扫描图像轮廓图上,以生成对比图样1002。检查对比图样1002可以发现不匹配的区域(如1004/1006),从而指示晶片上制造的集成电路器件的缺陷。相比于现有技术,通过比较基准图像轮廓图和扫描图像轮廓图,可以精确地查找晶片上的集成电路器件的缺陷。
本文的实施例可用功能块组件和各种处理步骤来描述。所公开的方法和顺序,可以单独或以任何组合来执行。功能块可以通过任何数量的执行指定功能的硬件和/或软件组件来实现。例如,所描述的实施例可以使用各种集成电路组件,如存储器元件、处理元件、逻辑元件、查找表等,其可以在一个或多个微处理器或其他控制设备的控制下执行多种功能。类似地,所描述的实施例的元件使用软件编程或软件元件实现时,本发明可以使用任何编程或脚本语言来实现,如C、C++、Java、汇编等;各种算法的实现可以结合数据结构、对象、过程、例程或其他编程元素的任意组合。功能方面,可以用在一个或多个处理器上执行的算法来实现。此外,本发明的实施例可以采用任意数量的常规技术,用于电子学配置、信号处理和/或控制、数据处理等。
上述公开内容的各方面或方面的一些部分可以以计算机程序产品的形式存在,而其可以从比如计算机可用或计算机可读介质中读写。计算机可用或计算机可读介质可以是任何设备;例如,其可以有形地包含、存储、通信或由任何处理器或通过连接到任何处理器传输程序或数据结构以供使用。例如,该介质可以是电子、磁、光、电磁或半导体器件。其他合适的介质也可以使用。这样的计算机可用或计算机可读介质可以被称为非瞬时性存储器或介质,并且可以包括RAM或其他可能会随时间而改变的易失性存储器或存储设备。除非另有说明,本文中所描述的装置的存储器不必在物理上包含于该装置但可以由装置远程访问,且不必与可能被物理包含于该装置的其他存储器邻近。
在本文中,“示例”用于表示充当实例、例子或展示。本文中描述为“示例”的任何方面或设计并无必要解释为优选的或优于其他方面或设计。相反,使用“示例”二字旨在以具体的方式介绍概念。在本申请中,术语“或”的使用旨在表示包含性“或”而不是排他性“或”。即,除非另有指定,或从上下文可以清楚得知,“X包括A或B”旨在表示任何自然的包括性排列。换句话说,如果X包括A、X包括B、或X包括A和B两者,那么“X包括A或B”在任何以上实例中成立。此外,“一”和“一个”在本申请中使用和所附的权利要求应一般性地被解释为表示“一个或多个”,除非另有指定或从上下文中明确得知其针对单一数目。此外,术语“一个方面”、“一方面”或“一些实施例”在全文中的使用无意描述相同的实施方案或方面,除非特意指出。
本文所示和描述的具体方面是本发明的说明性实施例,并且无意在任何方面的范围限制本发明。为简洁起见,常规电子学、控制***、软件开发和***(及***的个体操作组件的元件)的其他功能方面可能不再详述。另外,各种图中所示的连接线或连接器旨在表示各种要素之间的示例性功能关系和/或物理或逻辑联接。实际器件可以存在许多替代或附加的功能关系、物理连接或逻辑连接。
使用“包括”或“具有”及其变体是指包括其后列出的项目及其等效物以及其他项目。除非另外指定或限制,术语“安装”、“连接”、“支撑”和“对接”及其变型为宽泛使用,并且包括直接和间接的安装、连接、支撑、和对接。此外,“连接”和“对接”不局限于物理或机械连接或对接。
术语“一”和“一个”的使用和描述本发明(特别是在以下权利要求的上下文中)的上下文中“所述/该”和类似的指示物应解释为涵盖一个或多个。此外,除非本文另外指出,本文数值范围仅旨在用作方便提及每一个单独落在该范围内的值;并且每个单独的值被并入说明书中,视同它在本文中单独列举。最后,本文所述的所有方法的步骤是在任何合适的顺序下进行,除非本文另有说明或者与上下文明显矛盾。本文所提供的任意及所有实例或示例性语言(例如“如”)的使用,仅仅是为了更好地阐明本发明,并且除非另有声明,对本发明的范围并不构成限制。
为了让本发明容易理解,上述实施例已经进行了描述,且不限制本发明。与此相反,本发明意在覆盖包括在所附权利要求范围内的各种修改及等同结构,其范围应被赋予法律所允许的最宽的解释,以包含所有这类修改及等同结构。
Claims (10)
1.一种生成图像轮廓的方法,其特征在于,包括:
基于设计目标信息,生成一个掩模图;
基于在所述掩模图上的光刻效用的仿真,生成一个基准图像;
基于对所述基准图像的边缘探测,生成一个基准图像轮廓图;
从存储器中取出一个集成电路的扫描图像;
生成一个扫描图像轮廓图,所述扫描图像轮廓图是所述基准图像轮廓图和所述集成电路的扫描图像的函数。
2.根据权利要求1所述的方法,其特征在于,所述基于在所述掩模图上的光刻效用的仿真,生成一个基准图像包括:
生成光致抗蚀剂效用的仿真,所述光致抗蚀剂效用为一个光致抗蚀模型的函数,所述光致抗蚀模型是基于用于制造所述集成电路的一个光致抗蚀剂层的特性;
基于所述光刻效用的仿真及所述光致抗蚀剂效用的仿真的结合,生成所述基准图像。
3.根据权利要求1或权利要求2所述的方法,其特征在于,所述光刻效用的仿真是一个光学模型的函数,所述光学模型是基于用于制造所述集成电路的一个棱镜或一个光掩模的特性。
4.根据权利要求1或权利要求2所述的方法,其特征在于,进一步包括:
把所述扫描图像轮廓图和所述基准图像轮廓图划分成对应的区;
在每一个区内,分别比较所述扫描图像轮廓图和所述基准图像轮廓图,以检测所述集成电路是否存在缺陷。
5.根据权利要求4所述的方法,其特征在于,进一步包括:
如果在一个区内,所述扫描图像轮廓图与所述基准图像轮廓图不一致,则确定在所述一个区所述集成电路存在缺陷。
6.根据权利要求4所述的方法,其特征在于,所述比较是逐行或逐个对象执行的。
7.根据权利要求1或权利要求2所述的方法,其特征在于,进一步包括:
识别所述扫描图像轮廓图中的集成电路特征,并对所述集成电路特征进行测量。
8.一种装置,其特征在于,包括:
存储器;
至少一个处理器,其执行储存在所述存储器内的指令以:
基于设计目标信息,生成一个掩模图;
基于在所述掩模图上的光刻效用的仿真,生成一个基准图像;
基于对所述基准图像的边缘探测,生成一个基准图像轮廓图;
从所述存储器中取出一个集成电路的扫描图像;
生成一个扫描图像轮廓图,所述扫描图像轮廓图是所述基准图像轮廓图和所述集成电路的扫描图像的函数。
9.根据权利要求8所述的装置,其特征在于,所述处理器进一步执行储存在所述存储器内的指令以:
生成光致抗蚀剂效用的仿真,所述光致抗蚀剂效用为一个光致抗蚀模型的函数,所述光致抗蚀模型是基于用于制造所述集成电路的一个光致抗蚀剂层的特性;
基于所述光刻效用的仿真及所述光致抗蚀剂效用的仿真的结合,生成所述基准图像。
10.根据权利要求8所述的装置,其特征在于,所述处理器进一步执行储存在所述存储器内的指令以:
将一个区域中的所述扫描图像轮廓图与相应区域中的所述基准图像轮廓图相比较,以检测在所述一个区域中所述集成电路的缺陷。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610687770.7A CN106252250A (zh) | 2016-08-18 | 2016-08-18 | 图像轮廓生成方法及装置 |
PCT/CN2016/097167 WO2018032532A1 (zh) | 2016-08-18 | 2016-08-29 | 图像轮廓生成方法及装置 |
US15/285,925 US10134124B2 (en) | 2016-08-18 | 2016-10-05 | Reference image contour generation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610687770.7A CN106252250A (zh) | 2016-08-18 | 2016-08-18 | 图像轮廓生成方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106252250A true CN106252250A (zh) | 2016-12-21 |
Family
ID=57592919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610687770.7A Pending CN106252250A (zh) | 2016-08-18 | 2016-08-18 | 图像轮廓生成方法及装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106252250A (zh) |
WO (1) | WO2018032532A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112149379A (zh) * | 2020-08-14 | 2020-12-29 | 全芯智造技术有限公司 | 用于仿真集成电路的方法和设备以及计算机可读介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1469113A (zh) * | 2002-06-04 | 2004-01-21 | �ձ�������ʽ���� | 缺陷探测的装置和方法及其程序 |
CN1869667A (zh) * | 2006-06-08 | 2006-11-29 | 李贤伟 | 一种检测印刷电路板缺陷的轮廓分析方法 |
CN103617627A (zh) * | 2013-12-11 | 2014-03-05 | 天津工业大学 | 基于差影技术的继电器上印刷文字缺陷的检测方法 |
CN104718428A (zh) * | 2012-10-15 | 2015-06-17 | 株式会社日立高新技术 | 图案的检查、测量装置及程序 |
-
2016
- 2016-08-18 CN CN201610687770.7A patent/CN106252250A/zh active Pending
- 2016-08-29 WO PCT/CN2016/097167 patent/WO2018032532A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1469113A (zh) * | 2002-06-04 | 2004-01-21 | �ձ�������ʽ���� | 缺陷探测的装置和方法及其程序 |
CN1869667A (zh) * | 2006-06-08 | 2006-11-29 | 李贤伟 | 一种检测印刷电路板缺陷的轮廓分析方法 |
CN104718428A (zh) * | 2012-10-15 | 2015-06-17 | 株式会社日立高新技术 | 图案的检查、测量装置及程序 |
CN103617627A (zh) * | 2013-12-11 | 2014-03-05 | 天津工业大学 | 基于差影技术的继电器上印刷文字缺陷的检测方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112149379A (zh) * | 2020-08-14 | 2020-12-29 | 全芯智造技术有限公司 | 用于仿真集成电路的方法和设备以及计算机可读介质 |
Also Published As
Publication number | Publication date |
---|---|
WO2018032532A1 (zh) | 2018-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7925486B2 (en) | Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout | |
US7873504B1 (en) | Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout | |
KR102020021B1 (ko) | 계측 타겟의 식별, 디자인 및 검증 | |
JP4216592B2 (ja) | 集積回路の特性を測定するプロセスと装置 | |
US6954911B2 (en) | Method and system for simulating resist and etch edges | |
CN109216348A (zh) | 改进光学邻近修正模型的方法和制造半导体装置的方法 | |
US9678442B2 (en) | Aerial mask inspection based weak point analysis | |
CN110088687A (zh) | 用于图像分析的方法和设备 | |
US8681326B2 (en) | Method and apparatus for monitoring mask process impact on lithography performance | |
CN100356520C (zh) | 识别在掩模层上的虚拟特征图形的***和方法 | |
US11675958B2 (en) | Lithography simulation method | |
US20230037918A1 (en) | Method for computational metrology and inspection for patterns to be manufactured on a substrate | |
US20220129775A1 (en) | Prediction and metrology of stochastic photoresist thickness defects | |
TW202121050A (zh) | 基於人工神經網路預測的失效模式應用光罩增強技術配方 | |
CN108475026B (zh) | 热点及工艺窗监测 | |
CN109478013A (zh) | 对设计布局的计算分析的性能指标进行可视化 | |
CN116324617A (zh) | 用于掩模综合的随机感知光刻模型 | |
CN108700818A (zh) | 用于过程窗口表征的设备和方法 | |
Yu et al. | TIP-OPC: a new topological invariant paradigm for pixel based optical proximity correction | |
CN106252250A (zh) | 图像轮廓生成方法及装置 | |
US10134124B2 (en) | Reference image contour generation | |
TW202129396A (zh) | 利用光罩製作模型於微影光罩之修正 | |
Guo et al. | Simulation based mask defect repair verification and disposition | |
US20220392191A1 (en) | Large scale computational lithography using machine learning models | |
US20220121957A1 (en) | Lithography simulation using machine learning |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161221 |