CN106252242B - 一种封装基板及其制作方法 - Google Patents

一种封装基板及其制作方法 Download PDF

Info

Publication number
CN106252242B
CN106252242B CN201610837820.5A CN201610837820A CN106252242B CN 106252242 B CN106252242 B CN 106252242B CN 201610837820 A CN201610837820 A CN 201610837820A CN 106252242 B CN106252242 B CN 106252242B
Authority
CN
China
Prior art keywords
layer
lateral electrode
line
electrode column
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610837820.5A
Other languages
English (en)
Other versions
CN106252242A (zh
Inventor
郭学平
于中尧
郝虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201610837820.5A priority Critical patent/CN106252242B/zh
Publication of CN106252242A publication Critical patent/CN106252242A/zh
Application granted granted Critical
Publication of CN106252242B publication Critical patent/CN106252242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Laminated Bodies (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明实施例公开了一种封装基板及其制作方法。该封装基板的制作方法包括：在带有金属层的载板上形成至少一层第一线路层；在所述第一线路层上背离所述带有金属层的载板的表面上形成至少一个侧电极柱；在所述第一线路层以及所述侧电极柱背离所述带有金属层的载板的表面上形成介质层，所述侧电极柱与所述介质层无缝连接；去除所述带有金属层的载板；对所述介质层和所述第一线路层进行切割，切割线经过所述侧电极柱，以使所述侧电极柱的剖面裸露于所述介质层之外，形成侧电极。本发明实施例技术方案可以达到了提高用作侧电极的金属与介质层的结合性，进而提高封装基板的良率的目的。

Description

一种封装基板及其制作方法
技术领域
本发明实施例涉及封装技术，尤其涉及一种封装基板及其制作方法。
背景技术
随着无线通信、汽车电子和其他消费类电子产品的快速发展，微电子封装技术向着多功能、小型化、便携式、高速度、低功耗和高可靠性的方向发展。
图1为现有的一种封装基板的制作方法流程图。如图1所示，现有的封装基板的制作方法主要包括以下几步骤：S110、在带有金属层的载体上形成线路层；S120，在线路层以及带有金属层的载体上制作介质层；S130、在介质层上形成通孔，该通孔贯穿该介质层；S140、向该通孔内填充用于制作侧电极的金属；S150、去除该带有金属层的载体；S160、对该介质层以及线路层进行切割，该切割线经过所述通孔，以使用于制作侧电极的金属的剖面裸露于所述介质层之外，形成侧电极。
在现有的封装基板的制作过程中，在向通孔内填充用于制作侧电极的金属时，为了确保后续工艺能够顺利完成，一般不会在通孔内全部填充金属，即该通孔与金属之间往往会留有缝隙，这会使得用作侧电极的金属与介质层的结合性差。在后续进行切割工艺或其他工艺时，填充金属与介质层之间易发生分离，进而致使封装基板报废的不良现象出现。
发明内容
本发明提供一种封装基板及其制作方法，以实现提高用作侧电极的金属与介质层的结合性的目的。
第一方面，本发明实施例提供了一种封装基板的制作方法，该封装基板的制作方法包括：
在带有金属层的载体上形成至少第一线路层；
在所述第一线路层上背离所述带有金属层的载体的表面上形成至少一个侧电极柱；
在所述第一线路层以及所述侧电极柱背离所述带有金属层的载体的表面上形成介质层，所述侧电极柱与所述介质层无缝连接；
去除所述带有金属层的载体；
对所述介质层和所述第一线路层进行切割，切割线经过所述侧电极柱，以使所述侧电极柱的剖面裸露于所述介质层之外，形成侧电极。
进一步地，所述带有金属层的载体为单面带有金属层的载体或双面带有金属层的载体。
进一步地，所述带有金属层的载体为双面带有金属层的载体；
在带有金属层的载体上形成至少一层第一线路层包括在所述双面带有金属层的载体的两侧均形成至少一层第一线路层。
进一步地，在所述第一线路层以及所述侧电极柱背离所述带有金属层的载体的表面上形成介质层包括：
在所述第一线路层以及所述侧电极柱背离所述带有金属层的载体的表面上通过层压或涂覆的方式形成介质层。
进一步地，在所述第一线路层以及所述侧电极柱背离所述带有金属层的载板的表面上形成介质层之后：
在所述介质层上形成贯穿所述介质层的通孔；
在所述介质层背离所述第一线路层的表面上形成至少一层第二线路层，所述第二线路层与所述第一线路层通过所述通孔电连接。
进一步地，去除所述带有金属层的载体之后包括：
从所述第一线路层一侧对所述第一线路层和所述侧电极柱进行划槽处理，以使所述侧电极柱分割成至少两个部分，同时所述介质层仍连接在一起；
对所述第一线路层和所述侧电极柱各部分的剖面进行表面金属化处理。
进一步地，所述表面金属化处理包括：在所述第一线路层和所述侧电极柱各部分的剖面上形成钝化层。
第二方面，本发明实施例还提供了一种封装基板，该封装基板包括：
至少一层第一线路层；
形成于所述第一线路层上的至少一个侧电极柱；
形成于所述第一线路层以及所述侧电极柱上的介质层，且所述侧电极柱与所述介质层无缝连接；
其中，所述侧电极柱的剖面裸露于所述介质层之外。
进一步地，还包括第二线路层，
所述第二线路层形成于所述介质层背离所述第一线路层的表面上；
所述介质层上还包括贯穿所述介质层的通孔，所述第二线路层通过所述通孔与所述第一线路层电连接。
进一步地，还包括钝化层，
所述钝化层形成于所述侧电极柱部分剖面以及所述第一线路层背离所述介质层的表面上。
本发明实施例采用先在第一线路层上背离带有金属层的载体的表面上形成侧电极柱；再在第一线路层以及侧电极柱背离带有金属层的载体的表面上形成介质层，侧电极柱与介质层无缝连接；最后对该介质层以及第一线路层进行切割，切割线经过该侧电极柱，以使该侧电极柱的剖面裸露于该介质层之外，形成侧电极的方法，解决了现有的封装基板在制作时，一般不会在通孔内全部填充金属，使得用作侧电极的金属与介质层的结合性差的问题，实现了提高用作侧电极的金属与介质层的结合性，进而提高封装基板的良率的目的。
附图说明
图1为现有的一种封装基板的制作方法的流程图；
图2是本发明实施例一中的提供的一种封装基板的制作方法的流程图；
图3a-图3g是利于图2中封装基板制作方法制作封装基板的过程中，封装基板各个状态的结构示意图；
图4是在制作封装基板的过程中，封装基板的结构示意图；
图5是本发明实施二提供的封装基板应用于实际场景时的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图2为本发明实施例一提供的一种封装基板的制作方法的流程图。图3a-3g为利用图2中封装基板制作方法制作封装基板的过程中，封装基板各个状态的结构示意图。结合图2以及图3a-3g，对该封装基板的制作方法进行说明。
该封装基板的制作方法具体包括如下步骤：
S210、在带有金属层的载体上形成至少一层第一线路层。
带有金属层的载体，是指通过胶层将基板与金属层粘结后得到的一种产品，如覆铜板等。图3a中示例性地给出了一种带有金属层的载体的结构示意图。参见图3a，该带有金属层的载体10包括基板11、金属层12以及设置于基板11与金属层12之间用于粘结该基板11与该金属层12的胶层13。
具体地，该带有金属层的载体可以为单面带有金属层的载体或双面带有金属层的载体。其中，单面带有金属层的载体是指仅在基板的某一侧面上粘结金属层的载体。双面带有金属层的载体是指在基板的两个侧面上均粘结金属层的载体。图3a中，该带有金属层的载体10为双面带有金属层的载体。
在带有金属层的载体上形成至少一层第一线路层具体是指，在带有金属层的载体中，金属层背离基板的表面上形成至少一层第一线路层。若该带有金属层的载体为双面带有金属层的载体，如图3b，可以在该双面带有金属层的载体的两侧均形成至少一层第一线路层20。除此之外，还可以在该双面带有金属层的载体的任意一侧形成至少一层第一线路层。需要说明的是，若在该双面带有金属层的载体的两侧均形成第一线路层，以进行后续制作工艺，可以同时完成两块封装基板的制作，达到提高封装基板制作效率的目的。另外，在图3a中，在带有金属层的载体上的两侧均示例性地形成了一层第一线路层，这仅是本发明的一个具体示例，而非对本发明的限制。在具体设计时，可以在该带有金属层的载体上的两侧均形成多层第一线路层。可选地，该带有金属层的载体上的两侧所形成的第一线路层的层数不相同
S220、在所述第一线路层上背离所述带有金属层的载体的表面上形成至少一个侧电极柱。
参见图3c，在第一线路层20上背离该带有金属层的载体10的表面上形成至少一个侧电极柱30。该侧电极柱30包括与带有金属层的载体10所在平面平行的横截面31。在具体设计时，该横截面31的形状可以为圆形、椭圆形、四边形或其他异性图案等。
S230、在所述第一线路层以及所述侧电极柱背离所述带有金属层的载体的表面上形成介质层，所述侧电极柱与所述介质层无缝连接。
参见图3d，在第一线路层20以及侧电极柱30背离带有金属层的载体10的表面上形成介质层40，该侧电极柱30与介质层40无缝连接。在第一线路层20以及侧电极柱30背离带有金属层的载体10的表面上形成介质层40时，可以采用在第一线路层20以及侧电极柱30背离带有金属层的载体10的表面上通过层压或涂覆的方式形成介质层40。
需要说明的是，在具体设计时，还可以在介质层背离第一线路层的表面上形成第二线路层。具体地，在第一线路层以及侧电极柱背离带有金属层的载板的表面上形成介质层之后，首先，在介质层上形成贯穿介质层的通孔，然后在介质层背离第一线路层的表面上形成至少一层第二线路层，该第二线路层与该第一线路层通过通孔电连接。这样设置可以使得该封装基板能够更方便地多角度与其他器件电连接。
S240、去除所述带有金属层的载体。
本步骤的具体实现方法包括：首先，对比图3d和图3e，去除该带有金属层12的载体10的基板11；最后，对比图3e和图3f，利用蚀刻的方法去除该载体10中的金属层12。
需要说明的是，由于在本实施例中仅以双面带有金属层的载体为例，对封装基板的制作方法进行说明。在图3d中提供的封装基板的基础上，在去除带有金属层的载体10后，如图3f，会得到两个封装基板的大板51(在图3f中仅示例性得给出了一个封装基板的大板51的结构示意图)。在该封装基板的大板51上依次排列有多个封装基板52。
S250、对所述介质层、所述第一线路层进行切割，切割线经过所述侧电极柱，以使所述侧电极柱的剖面裸露于所述介质层之外，形成侧电极。
对比图3f和图3g，对该封装基板52的大板51上的介质层40、第一线路层30进行切割，切割线经过侧电极柱30，以使侧电极柱30的剖面32裸露于介质层40之外，得到封装基板52。如图3g所示，其中经切割后的侧电极柱30即为侧电极。即根据各封装基板52的位置，对该封装基板52的大板51进行切割，得到单独的封装基板52。
本实施例技术方案采用先在第一线路层上背离带有金属层的载体的表面上形成侧电极柱；再在第一线路层以及侧电极柱背离带有金属层的载体的表面上形成介质层，侧电极柱与介质层无缝连接；最后对该介质层以及第一线路层进行切割，切割线经过该侧电极柱，以使该侧电极柱的剖面裸露于该介质层之外，形成侧电极的方法，解决了现有的封装基板在制作时，一般不会在通孔内全部填充金属，使得用作侧电极的金属与介质层的结合性差的问题，实现了提高用作侧电极的金属与介质层的结合性，进而提高封装基板的良率的目的。
进一步地，考虑到在使用的过程中，若该侧电极柱的剖面直接裸露于该介质层之外，容易被氧化，进而影响在后续打线或焊接工艺的可靠性。为此，可选地，如图4，在去除带有金属层的载体之后，从第一线路层20一侧对第一线路层20和侧电极柱30进行划槽53处理，以使侧电极柱30分割成至少两个部分，同时介质层40仍连接在一起；对第一线路层20和侧电极柱30各部分的剖面进行表面金属化处理。这里表面金属化处理可以包括：在第一线路层20和侧电极柱30各部分的剖面上形成钝化层。例如，例如在第一线路层20和侧电极柱30各部分的剖面上形成NiPbAu或NiAu等钝化层。
进一步地，若该阵列基板还包括设置在介质层背离第一线路层的表面上的第二线路层，可选地，在第一线路层、侧电极柱各部分的剖面以及第二线路层上形成钝化层。这样可以有效防止第二线路层直接裸露于该介质层之外，致使其被氧化的不良现象出现。
实施例二
本发明实施例还提供了一种封装基板。参见图5，该封装基板52包括：至少一个第一线路层20；
形成于所述第一线路层20上的至少一个侧电极柱30；
形成于所述第一线路层20以及所述侧电极柱30上的介质层40，且所述侧电极柱30与所述介质层40无缝连接；
其中，所述侧电极柱30的剖面32裸露于所述介质层40之外。
本实施例技术方案采用先在第一线路层上背离带有金属层的载体的表面上形成侧电极柱；再在第一线路层以及侧电极柱背离带有金属层的载体的表面上形成介质层，侧电极柱与介质层无缝连接；最后对该介质层以及第一线路层进行切割，切割线经过该侧电极柱，以使该侧电极柱的剖面裸露于该介质层之外，形成侧电极的方法，解决了现有的封装基板在制作时，一般不会在通孔内全部填充金属，使得用作侧电极的金属与介质层的结合性差的问题，实现提高用作侧电极的金属与介质层的结合性，以提高封装基板的良率的目的。
进一步地，该封装基板还可以包括第二线路层；所述第二线路层形成于所述介质层背离所述第一线路层的表面上；所述介质层上还包括贯穿所述介质层的通孔，所述第二线路层通过所述通孔与所述第一线路层电连接。这样设置可以使得该封装基板能够更方便地多角度与其他器件电连接。
进一步地，该封装基板还可以包括钝化层，所述钝化层形成于所述侧电极柱部分剖面以及所述第一线路层背离所述介质层的表面上。这样设置的好处是，可以解决现有的封装基板上侧电极柱的剖面由于直接裸露于该介质层之外，容易被氧化，致使影响在后续打线或焊接工艺中的可靠性的问题，达到提高封装基板后续打线或焊接工艺的可靠性的目的。
如图5所示，该封装基板52中，侧电极表面平整，可适用于将带有侧面电极的封装基板的竖立后在侧电极上进行绑线等工艺。除此之外，还可以在封装基板上进行如钻孔等工艺。
需要说明的是，本发明实施例提供的封装基板制作方法可用于制作本发明实施例提供的封装基板。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种封装基板的制作方法，其特征在于，包括：
在带有金属层的载板上形成至少一层第一线路层；
在所述第一线路层上背离所述带有金属层的载板的表面上形成至少一个侧电极柱；
在所述第一线路层以及所述侧电极柱背离所述带有金属层的载板的表面上形成介质层，所述侧电极柱与所述介质层无缝连接；
去除所述带有金属层的载板；
对所述介质层和所述第一线路层进行切割，切割线经过所述侧电极柱，以使所述侧电极柱的剖面裸露于所述介质层之外，形成侧电极。
2.根据权利要求1中所述的制作方法，其特征在于，所述带有金属层的载板为单面带有金属层的载板或双面带有金属层的载板。
3.根据权利要求2中所述的制作方法，其特征在于，所述带有金属层的载板为双面带有金属层的载板；
在带有金属层的载板上形成至少一层第一线路层包括在所述双面带有金属层的载板的两侧均形成至少一层第一线路层。
4.根据权利要求1中所述的制作方法，其特征在于，在所述第一线路层以及所述侧电极柱背离所述带有金属层的载板的表面上形成介质层包括：
在所述第一线路层以及所述侧电极柱背离所述带有金属层的载板的表面上通过层压或涂覆的方式形成介质层。
5.根据权利要求1中所述的制作方法，其特征在于，在所述第一线路层以及所述侧电极柱背离所述带有金属层的载板的表面上形成介质层之后，包括：
在所述介质层上形成贯穿所述介质层的通孔；
在所述介质层背离所述第一线路层的表面上形成至少一层第二线路层，所述第二线路层与所述第一线路层通过所述通孔电连接。
6.根据权利要求1中所述的制作方法，其特征在于，去除所述带有金属层的载板之后包括：
从所述第一线路层一侧对所述第一线路层和所述侧电极柱进行划槽处理，以使所述侧电极柱分割成至少两个部分，同时所述介质层仍连接在一起；
对所述第一线路层和所述侧电极柱各部分的剖面进行表面金属化处理。
7.根据权利要求6中所述的制作方法，其特征在于，所述表面金属化处理包括：在所述第一线路层和所述侧电极柱各部分的剖面上形成钝化层。
8.一种封装基板，其特征在于，所述封装基板利用权利要求1-7中任一项所述的封装基板的制作方法制作形成；
所述封装基板包括：
至少一层第一线路层；
形成于所述第一线路层上的至少一个侧电极柱；
形成于所述第一线路层以及所述侧电极柱上的介质层，且所述侧电极柱与所述介质层无缝连接；
其中，所述侧电极柱的剖面裸露于所述介质层之外。
9.根据权利要求8中所述的封装基板，其特征在于，还包括第二线路层；
所述第二线路层形成于所述介质层背离所述第一线路层的表面上；
所述介质层上还包括贯穿所述介质层的通孔，所述第二线路层通过所述通孔与所述第一线路层电连接。
10.根据权利要求8中所述的封装基板，其特征在于，还包括钝化层；
所述钝化层形成于所述侧电极柱部分剖面以及所述第一线路层背离所述介质层的表面上。
CN201610837820.5A 2016-09-20 2016-09-20 一种封装基板及其制作方法 Active CN106252242B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610837820.5A CN106252242B (zh) 2016-09-20 2016-09-20 一种封装基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610837820.5A CN106252242B (zh) 2016-09-20 2016-09-20 一种封装基板及其制作方法

Publications (2)

Publication Number Publication Date
CN106252242A CN106252242A (zh) 2016-12-21
CN106252242B true CN106252242B (zh) 2019-01-04

Family

ID=57599080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610837820.5A Active CN106252242B (zh) 2016-09-20 2016-09-20 一种封装基板及其制作方法

Country Status (1)

Country Link
CN (1) CN106252242B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010477B (zh) * 2018-10-10 2020-10-27 浙江集迈科微电子有限公司 一种侧面散热型密闭射频芯片封装工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1454045A (zh) * 2002-04-25 2003-11-05 松下电器产业株式会社 布线转印片材及其制造方法、以及布线基板及其制造方法
US20040157410A1 (en) * 2003-01-16 2004-08-12 Seiko Epson Corporation Semiconductor device, semiconductor module, electronic equipment, method for manufacturing semiconductor device, and method for manufacturing semiconductor module
CN101989592A (zh) * 2009-07-30 2011-03-23 全懋精密科技股份有限公司 封装基板与其制法及基材
US7939947B2 (en) * 2006-10-03 2011-05-10 Samsung Electronics Co., Ltd. Semiconductor package structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1454045A (zh) * 2002-04-25 2003-11-05 松下电器产业株式会社 布线转印片材及其制造方法、以及布线基板及其制造方法
US20040157410A1 (en) * 2003-01-16 2004-08-12 Seiko Epson Corporation Semiconductor device, semiconductor module, electronic equipment, method for manufacturing semiconductor device, and method for manufacturing semiconductor module
US7939947B2 (en) * 2006-10-03 2011-05-10 Samsung Electronics Co., Ltd. Semiconductor package structure
CN101989592A (zh) * 2009-07-30 2011-03-23 全懋精密科技股份有限公司 封装基板与其制法及基材

Also Published As

Publication number Publication date
CN106252242A (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
CN102186316B (zh) 任意层印制电路板制作方法
JP6249548B2 (ja) 側壁導体を有する積層マイクロ電子パッケージおよびその製造方法
TWI363585B (en) Method for manufacturing a substrate having embedded component therein
CN107241876B (zh) 一种无芯板单面埋线印制电路板的加工方法
CN103489802B (zh) 芯片封装结构及形成方法
JP2016111332A (ja) パッケージ構造およびその製造方法
US10283484B2 (en) Low cost substrates
CN103717013B (zh) 一种印制电路板的制造方法
CN104299919B (zh) 无芯层封装结构及其制造方法
CN105246249A (zh) 电路基板及其制造方法
CN106252242B (zh) 一种封装基板及其制作方法
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN105592639B (zh) 电路板及其制作方法
CN206584922U (zh) 预包封无导线可电镀引线框架封装结构
CN103094234B (zh) 一种扩展引脚的扇出型面板级bga封装件及其制作工艺
CN104009014A (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN106550555B (zh) 一种奇数层封装基板及其加工方法
CN104766855A (zh) 芯片装置及其制造方法
CN103904054A (zh) 基于玻璃基板的互连结构及方法
CN104754871B (zh) 一种电路板制作方法
CN205984950U (zh) 芯片封装结构
CN108990321B (zh) 一种任意层pcb板及其制作方法
CN104378932B (zh) 多层pcb板的制作方法及多层pcb板
CN204216033U (zh) 引线框架、半导体封装体
CN104037094B (zh) 封装基板上凸点的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 214000 Jiangsu New District of Wuxi, Taihu international science and Technology Parks Linghu Road No. 200 China Sensor Network International Innovation Park building D1

Applicant after: National Center for Advanced Packaging Co., Ltd.

Address before: 528000 Guangdong New District of Foshan, Taihu international science and Technology Parks Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1

Applicant before: National Center for Advanced Packaging Co., Ltd.

GR01 Patent grant
GR01 Patent grant