CN106233338B - 用于光线跟踪应用中的树遍历的开始节点确定 - Google Patents
用于光线跟踪应用中的树遍历的开始节点确定 Download PDFInfo
- Publication number
- CN106233338B CN106233338B CN201580020594.5A CN201580020594A CN106233338B CN 106233338 B CN106233338 B CN 106233338B CN 201580020594 A CN201580020594 A CN 201580020594A CN 106233338 B CN106233338 B CN 106233338B
- Authority
- CN
- China
- Prior art keywords
- data structure
- node
- enclosure body
- gpu
- hierachical data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/06—Ray-tracing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/08—Volume rendering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
- G06T17/005—Tree description, e.g. octree, quadtree
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2210/00—Indexing scheme for image generation or computer graphics
- G06T2210/12—Bounding box
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Image Generation (AREA)
- Image Analysis (AREA)
Abstract
至少一个处理器可在分级数据结构中组织多个图元。所述至少一个处理器可将与所述分级数据结构的非根节点相关的多个包围体光栅化成离屏呈现目标。所述至少一个处理器可确定所述多个包围体中的与光线相交的包围体。所述至少一个处理器可确定与所述包围体相关的所述分级数据结构的非根节点作为所述分级数据结构中开始所述分级数据结构的遍历的开始节点。所述至少一个处理器可从所述开始节点开始遍历所述分级数据结构以确定与所述光线相交的所述图元。
Description
技术领域
本发明涉及图形处理,包含遍历分级数据结构以确定用于光线跟踪的光线-图元的相交。
背景技术
在计算机图形学中,光线跟踪是跟踪穿过三维(3D)场景的3D光线和发现光线-图元相交的方法。为了加速发现光线-图元相交的过程,场景几何以加速数据结构(ADS)形式布置,所述加速数据结构以分级方式将场景图元(例如,三角形)归类。ADS可通过在场景图元的分级结构上执行光线相交测试以递归方式遍历,从而确定与光线相交的场景图元。
发明内容
并没有从根节点遍历ADS,图形处理单元(GPU)可替代地从内部节点开始ADS的遍历,由此减少GPU可在分级结构上执行的光线相交测试的次数。GPU可确定ADS的内部节点,通过将与分级数据结构的内部节点相关的包围体的子集光栅化成离屏呈现目标,从所述内部节点开始遍历。GPU可根据从离屏呈现目标取样的色值确定与光线相交的内部节点的节点索引,并且可从那一节点开始ADS的遍历,由此减少GPU可执行以遍历ADS的光线相交测试的次数。
在本发明的一个实例中,方法可包含通过至少一个处理器,在分级数据结构中组织多个图元。方法可进一步包含通过至少一个处理器,将与分级数据结构的非根节点相关的多个包围体光栅化成离屏呈现目标。方法可进一步包含通过至少一个处理器并基于将多个包围体光栅化成离屏呈现目标,确定分级数据结构的非根节点为开始分级数据结构的遍历的分级数据结构中的开始节点。方法可进一步包含通过至少一个处理器,从开始节点开始遍历分级数据结构以确定与光线相交的图元。
在本发明的另一实例中,用于图形处理的设备可包含存储器和至少一个处理器,所述处理器经配置以:在分级数据结构中组织多个图元;将与分级数据结构的非根节点相关的多个包围体光栅化成离屏呈现目标;基于将多个包围体光栅化成离屏呈现目标,确定分级数据结构的非根节点为开始分级数据结构的遍历的分级数据结构中的开始节点;以及从开始节点开始遍历分级数据结构以确定与光线相交的图元。
在本发明的另一实例中,用于图形处理的设备可包含用于在分级数据结构中组织多个图元的装置。设备可进一步包含用于将与分级数据结构的节点相关的多个包围体光栅化成离屏呈现目标的装置。设备可进一步包含装置,所述装置用于基于将多个包围体光栅化成离屏呈现目标,确定分级数据结构的非根节点为开始分级数据结构的遍历的分级数据结构中的开始节点。设备可进一步包含用于从开始节点开始遍历分级数据结构以确定与光线相交的图元的装置。
在本发明的另一实例中,计算机可读存储媒体可存储指令,当执行时,所述指令使一或多个可编程处理器进行以下操作:通过至少一个处理器,在分级数据结构中组织多个图元;通过至少一个处理器,将与分级数据结构的非根节点相关的多个包围体光栅化成离屏呈现目标;通过至少一个处理器并基于将多个包围体光栅化成离屏呈现目标,确定分级数据结构的非根节点为开始分级数据结构的遍历的分级数据结构中的开始节点;以及通过至少一个处理器,从开始节点开始遍历分级数据结构以确定与光线相交的图元。
附图和以下描述中阐述一或多个实例的细节。其它特征、目标和优点将从描述和图式,以及从权利要求书中变得显而易见。
附图说明
图1是绘示可经配置以实施本发明的一或多个方面的实例计算装置的框图。
图2是进一步详细地绘示图1的CPU、GPU和***存储器的实例实施方案的框图。
图3是绘示GPU可在其上执行光线跟踪的实例场景的框图。
图4是绘示将实例场景分区成包围体的框图。
图5绘示具有与图4中示出的包围体和图元相关的节点的实例分级数据结构。
图6是绘示被光栅化成实例离屏呈现目标的包围体的实例表示的框图。
图7是绘示用于确定用于遍历实例分级树状结构以发现光线-图元相交的开始节点的实例方法的流程图。
具体实施方式
一般来说,本发明描述用于出于光线跟踪目的,通过从分级数据结构的内部节点开始场景图元的分级数据结构的遍历,确定与光线相交的图元的技术。当在图形处理单元(GPU)上遍历分级数据结构(例如,加速数据结构(ADS))时,从根节点开始分级数据结构的遍历可产生次优性能,因为此类遍历可能需要GPU在分级数据结构中执行额外的对场景图元的光线相交测试。
并没有从根节点遍历分级数据结构,GPU可替代地从根节点以外的节点开始分级数据结构的遍历,由此减少GPU可执行的光线相交测试的次数。通过利用来自其图形处理管线的着色器单元,将与分级数据结构的内部节点和叶节点相关的包围体的子集光栅化成离屏呈现目标,GPU可确定开始遍历的分级数据结构的非根节点。根据离屏呈现目标,GPU可确定开始遍历分级数据结构的内部非根节点,由此减少GPU可执行以遍历分级数据结构的光线相交测试的次数。因为与执行光线相交测试相比,光栅化成离屏呈现目标相对地更不计算昂贵,所以与从根节点遍历分级数据结构相比,GPU可实现光线跟踪性能的大大提高。
根据本发明的各方面,GPU可经配置以在分级数据结构中组织多个图元。GPU可进一步经配置以将与分级数据结构的非根节点相关的多个包围体光栅化成离屏呈现目标。GPU可进一步经配置以确定多个包围体中与光线相交的包围体。GPU可进一步经配置以确定与包围体相关的分级数据结构的非根节点为开始分级数据结构的遍历的分级数据结构中的开始节点。GPU可进一步经配置以从开始节点开始遍历分级数据结构以确定与光线相交的图元。
图1是绘示可经配置以实施本发明的一或多个方面的实例计算装置的框图。如图1中所示,装置2可为计算装置,包含(但不限于)视频装置、媒体播放器、机顶盒、无线手持机(例如移动电话和所谓的智能电话)、个人数字助理(PDA)、台式计算机、膝上型计算机、游戏控制台、视频会议单元、平板计算装置及类似者。在图1的实例中,装置2可包含中央处理单元(CPU)6、***存储器10和GPU 12。装置2还可包含显示处理器14、收发器模块3、用户接口4和显示器8。收发器模块3和显示处理器14两者可为与CPU 6和/或GPU 12相同的集成电路(IC)的部分,两者可在包含CPU 6和/或GPU 12的一或多个IC的外部,或可形成于在包含CPU6和/或GPU 12的IC外部的IC中。
出于清晰性的目的,装置2可包含图1中未展示的额外模块或单元。例如,装置2可包含扬声器和麦克风(两者均未在图1中展示)以在其中装置2为移动无线电话或扬声器(其中装置2为媒体播放器)的实例中实现电话通信。装置2还可包含摄像机。此外,装置2中所展示的各种模块和单元可不必在装置2的每个实例中。例如,在装置2为台式计算机或经装备以与外部用户接口或显示器介接的其它装置的实例中,用户接口4和和显示器8可在装置2外部。
用户接口4的实例包含(但不限于)轨迹球、鼠标、键盘和其它类型的输入装置。用户接口4还可为触摸屏,并且可作为显示器8的部分并入。收发器模块3可包含电路以允许计算装置2和另一装置或网络之间的无线或有线通信。收发器模块3可包含调制器、解调器、放大器和用于有线或无线通信的其它此类电路。
CPU 6可为经配置以处理用于执行的计算机程序的指令的微处理器,例如中央处理单元(CPU)。CPU 6可包括控制装置2的操作的通用或专用处理器。用户可提供输入到装置2,以使CPU 6执行一或多个软件应用程序。在CPU 6上执行的软件应用程序可包含(例如)操作***、字处理器应用程序、电子邮件应用程序、电子数据表应用程序、媒体播放器应用程序、视频游戏应用程序、图形用户接口应用程序或另一程序。另外,CPU 6可执行用于控制GPU 12的操作的GPU驱动程序22。用户可通过一或多个输入装置(未图示)提供输入到装置2,所述输入装置例如键盘、鼠标、麦克风、触摸板或通过用户接口4耦合到装置2的另一输入装置。
在CPU 6上执行的软件应用程序可包含指示CPU 6以向显示器8呈现图形数据的一或多个图形呈现指令。在一些实例中,软件指令可符合图形应用程序编程接口(API),例如开放图形库API、开放图形库嵌入***(OpenGL ES)API、Direct3D API、X3DAPI、RenderMan API、WebGL API或任何其它公共或专有标准图形API。为了处理图形呈现指令,CPU 6可将一或多个图形呈现命令发布到GPU 12(例如,通过GPU驱动程序22),以使GPU12执行呈现图形数据中的一些或全部。在一些实例中,待呈现的图形数据可包含例如点、线、三角形、四边形、三角形带等的图形图元的列表。
GPU 12可经配置以执行图形操作,从而向显示器8呈现一或多个图形图元。因此,当CPU 6上执行的软件应用程序中的一个需要图形处理时,CPU 6可提供图形命令和图形数据到GPU 12以向显示器8呈现。图形数据可包含(例如)绘制命令、状态信息、图元信息、纹理信息等。在一些情况下,GPU 12可内置有高度平行结构,所述高度平行结构提供比CPU 6更有效的复合图形相关操作的处理。例如,GPU 12可包含经配置以通过平行方式对多个顶点或像素进行操作的多个处理元件,例如着色器单元。在一些情况下,相比于使用CPU 6直接将场景绘制到显示器8,GPU 12的高度平行性质允许GPU 12更快速地将图形图像(例如,GUI和二维(2D)和/或三维(3D)图形场景)绘制到显示器8上。
在一些情况下,可将GPU 12集成到装置2的母板中。在其它情况下,GPU 12可存在于安装在装置2的母板中的端口内的图形卡上,或可以另外的方式并入在经配置以与装置2交互操作的***装置内。GPU 12可包含一或多个处理器,例如,一或多个微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)或其它等效的集成或离散逻辑电路。GPU 12还可包含一或多个处理器核心,以使得GPU 12可被称作多核处理器。
GPU 12可直接耦合到图形存储器40。因此,GPU 12可在不使用总线的情况下从图形存储器40读取数据并将数据写入到图形存储器40。换句话说,GPU 12可使用本地存储装置而不是片外存储器在本地处理数据。此类图形存储器40可被称作片上存储器。此允许GPU12通过消除GPU 12经由总线读取及写入数据的需要而以更有效的方式操作,其中经由总线操作可经历繁重的总线业务。然而,在一些情况下,GPU 12可不包含单独的存储器,而是经由总线利用***存储器10。图形存储器40可包含一或多个易失性或非易失性存储器或存储装置,例如,随机存取存储器(RAM)、静态RAM(SRAM)、动态RAM(DRAM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、快闪存储器、磁性数据媒体或光学存储媒体。
在一些实例中,GPU 12可将完全形成的图像存储在***存储器10中。显示处理器14可从***存储器10检索图像,并且输出使显示器8的像素照亮以显示图像的值。显示器8可为显示由GPU 12产生的图像内容的装置2的显示器。显示器8可为液晶显示器(LCD)、有机发光二极管显示器(OLED)、阴极射线管(CRT)显示器、等离子显示器或另一类型的显示装置。
根据本发明的各方面,GPU 12可在分级数据结构中组织多个图元。GPU 12可将与分级数据结构的节点相关的一或多个包围体光栅化成离屏呈现目标。GPU 12可确定分级数据结构的内部非根节点为开始分级数据结构的遍历的分级数据结构中的开始节点。GPU 12可从开始节点开始遍历分级数据结构以确定与光线相交的图元。
图2是进一步详细地绘示图1的CPU 6、GPU 12和***存储器10的实例实施方案的框图。如图2中所示,CPU 6可包含至少一个软件应用程序18、图形API 20和GPU驱动程序22,其中的每一者可为CPU 6上执行的一或多个软件应用程序或服务。
可用于CPU 6和GPU 12的存储器可包含***存储器10和帧缓冲器16。帧缓冲器16可为***存储器10的部分或可与***存储器10分离。帧缓冲器16可存储所呈现的图像数据。
软件应用程序18可为利用GPU 12的功能性的任何应用程序。例如,软件应用程序18可为GUI应用程序、操作***、便携式制图应用程序、用于工程或艺术应用的计算机辅助设计程序、视频游戏应用程序或使用2D或3D图形的另一类型的软件应用程序。
软件应用程序18可包含指示GPU 12呈现图形用户接口(GUI)和/或图形场景的一或多个绘制指令。例如,绘制指令可包含定义将由GPU 12呈现的一或多个图形图元的集合的指令。在一些实例中,绘制指令可共同地定义用于GUI中的多个开视窗表面中的全部或部分。在额外实例中,绘制指令可共同地定义图形场景的全部或部分,所述图形场景包含在由应用程序定义的模型空间或世界空间内的一或多个图形对象。
软件应用程序18可经由图形API 20调用GPU驱动程序22以将一或多个命令发布到GPU 12,以将一或多个图形图元呈现为可显示的图形图像。例如,软件应用程序18可经由图形API 20调用GPU驱动程序22以提供图元定义到GPU 12。在一些情况下,将呈绘制图元(例如,三角形、矩形、三角扇、三角形带等)的列表形式的图元定义提供给GPU 12。图元定义可包含指定与待呈现的图元相关的一或多个顶点的顶点规格。顶点规格可包含每一顶点的位置坐标,且在一些情况下,包含与顶点相关的其它属性,例如色坐标、法向量和纹理坐标。图元定义还可包含图元类型信息(例如,三角形、矩形、三角扇、三角形带等)、缩放信息、旋转信息及类似者。基于由软件应用程序18发布到GPU驱动程序22的指令,GPU驱动程序22可调配指定供GPU 12执行的一或多个操作以便呈现图元的一或多个命令。当GPU 12从CPU 6接收命令时,图形处理管线24解码命令并配置图形处理管线24以执行命令中所指定的操作。例如,图形处理管线24中的输入汇编程序26可读取图元数据且将数据汇编成供图形处理管线24中的其它图形管线级使用的图元。在执行指定操作之后,图形处理管线24将所呈现的数据输出到与显示装置相关的帧缓冲器16。
帧缓冲器16存储用于GPU 12的目的地像素。每一目的地像素可与唯一的屏幕像素位置相关。在一些实例中,帧缓冲器16可存储用于每一目的地像素的色分量和目的地阿尔法值。例如,帧缓冲器16可存储用于每一像素的红色、绿色、蓝色、阿尔法(RGBA)分量,其中“RGB”分量对应于色值且“A”分量对应于目的地阿尔法值。尽管将帧缓冲器16和***存储器10绘示为单独的存储器单元,但在其它实例中,帧缓冲器16可为***存储器10的一部分。
在一些实例中,图形处理管线24可包含顶点着色器级、外壳着色器级、域着色器级、几何着色器级和像素着色器级中的一或多者。图形处理管线24的这些级可被视为着色器级。这些着色器级可实施为在GPU 12中的着色器单元46上执行的一或多个着色器程序。着色器单元46可配置成处理分量的可编程管线。在一些实例中,着色器单元46可被称作“着色器处理器”或“统一着色器”,并且可执行几何、顶点、像素或其它着色操作以呈现图形。着色器单元46可包含处理器核心48,所述处理器核心中的每一者可包含用于获取和解码操作的一或多个组件、用于执行算术计算的一或多个算术逻辑单元、一或多个存储器、高速缓冲存储器和寄存器。
通过将执行图形处理管线24中的顶点着色器级、外壳着色器级、域着色器级、几何着色器级和像素着色器级中的一或多者的命令发送到着色器单元46,GPU 12可指定着色器单元46执行各种着色操作,例如顶点着色、外壳着色、域着色、几何着色、像素着色及类似者。在一些实例中,GPU驱动程序22可经配置以编译一或多个着色器程序,且经配置以将所编译的着色器程序下载到含于GPU 12内的一或多个可编程着色器单元上。可使用高级着色语言着编写色器程序,所述语言例如OpenGL着色语言(GLSL)、高级着色语言(HLSL)、C forGraphics(Cg)着色语言等。所编译的着色器程序可包含控制GPU 12内着色器单元46的操作的一或多个指令。例如,着色器程序可包含:顶点着色器程序,其可由着色器单元46执行以执行顶点着色器级的功能;外壳着色器程序,其可由着色器单元46执行以执行外壳着色器级的功能;域着色器程序,其可由着色器单元46执行以执行域着色器级的功能;几何着色器程序,其可由着色器单元46执行以执行几何着色器级的功能;和/或像素着色器程序,其可由着色器单元46执行以执行像素着色器的功能。顶点着色器程序可控制可编程顶点着色器单元或统一着色器单元的执行,并且包含指定一或多个每顶点操作的指令。
图形存储器40为物理地集成到GPU 12的集成电路中的片上存储装置或存储器。因为图形存储器40为片上存储器,所以与经由***总线从***存储器10读取值或将值写入到***存储器10相比,GPU 12可能能够更快速地从图形存储器40读取值或将值写入到图形存储器40。图形存储器40可存储ADS 41,所述ADS 41以分级方式将场景图元(例如,三角形)归类。在一些实例中,ADS 41可存储在***存储器10中、存储在着色器单元46的着色器存储器(未图示)中,或存储在共享***/图形存储器(未图示)中。
根据本发明的各方面,GPU 12可在ADS 41中组织多个图元。GPU 12可将与ADS 41的节点相关的一或多个包围体光栅化成存储在图形存储器40中的离屏呈现目标。GPU 12可确定ADS 41的非根节点为开始ADS 41的遍历的广告ADS 41中的开始节点。GPU 12可从开始节点开始遍历ADS 41以确定与光线相交的图元。
图3是绘示GPU 12可在其上执行光线跟踪的实例场景的框图。如图3中所示,场景50可为包含图元52A到52E(下文称为“图元52”)的2D或3D场景。作为光线跟踪过程的部分,针对可为2D或3D光线并从光源55发散的光线54,GPU 12可确定与光线54相交的场景50的图元52中的图元。
通过划分场景50、以分级方式布置所划分的场景50的部分,以及以递归方式遍历所划分的场景50的部分的分级结构,GPU 12可***地确定与光线54相交的图元52中的图元。图4是绘示将场景50分区成包围体的框图。如图4中所示,GPU 12可概念地将图元52分区成包围体56A到56E(“包围体56”)。包围体56可为轴对齐的包围盒(AABB),其可为具有最小区域的包围盒,封闭图元的全部点可处于所述最小区域内。包围盒可为轴对齐的,以使得盒的边缘可平行于坐标轴(例如,x、y和z轴)。
包围体56A可为界定场景50的全部图元52的包围盒。包围体56B和56C可为包围体56A的子集,因为包围体56B和56C界定由包围体56A界定的场景50的部分的子集。包围体56B可界定图元52A和52B,并且包围体56C可界定图元52C、52D和52E。包围体56D和56E可为包围体56C的子集,并且可界定由包围体56B界定的场景50的部分的子集。包围体56D可界定图元52C和52D,并且包围体56E可界定图元52E。
在图4示出的实例中,GPU 12可将图元52分区成五个包围体56。GPU 12可使用多于或少于五个包围体56。例如,GPU 12可相应地产生额外的包围体作为包围体56B的子集,以分别界定图元52A和52B。在一些实例中,CPU 6还可经配置以将图元52分区成包围体56。
图5绘示具有与图4中示出的包围体56和图元52相关的节点的实例分级数据结构。如上文所论述,可组织场景的场景图元到ADS 41中,并且可遍历ADS 41以确定光线-图元的相交。GPU 12可在图形存储器40中存储ADS 41。如图5中所示,包围体56和图元52可与ADS41(例如包围体分级结构(BVH)树60)的节点相关,所述ADS 41与场景50相关。GPU 12或CPU6可构建BVH树60,以使得它可包含与场景50中的包围体56和图元52相关的节点62A到62E(“节点62”)。更确切地说,根节点62A、内部节点62C以及叶节点62B、62D和62E可各自与包围体56的包围体相关。BVH树60的除根节点62A以外的节点可被称为BVH树60的非根节点。例如,内部节点62C以及叶节点62B、62D和62E可被称为BVH树60的非根节点。叶节点62B、62D和62E可各自与图元52的至少一个图元连接。例如,叶节点62B可与图元52A和52B连接,叶节点62D可与图元52C和52D连接,以及叶节点62E可与图元52E连接。BVH树60可被视为不平衡的二叉树,因为分级数据结构60的每一非叶节点具有最多两个子节点,也因为叶节点62B、62D和62E可能具有不相等的深度。
因为包围体56A界定场景50的全部图元52,所以GPU 12可将根节点62A与包围体56A关联。GPU 12可分别将是根节点62A的子节点的节点62B和62C与包围体56B和56C关联,因为包围体56B和56C各自是包围体56A的子集。GPU 12可连接图元52A和52B与节点62B,因为与节点62B相关的包围体56B界定图元52A和52B,也因为不存在是包围体56B的子集的额外包围体。
GPU 12可将包围体56D和56E与是节点62C的子节点的节点62D和62E关联,因为包围体56D和56E各自是与节点62C相关的包围体56C的子集。GPU 12可连接图元52C和52D与节点62D,因为与节点62D相关的包围体56D界定图元52C和52D,也因为不存在是包围体56D的子集的额外包围体。GPU 12还可连接图元52E与节点62E,因为与节点62E相关的包围体56E界定图元52E,也因为不存在是包围体56E的子集的额外包围体。
通过执行针对与BVH树60的节点62相关的包围体56的光线-盒相交测试,GPU 12可遍历BVH树60以确定与光线54相交的图元52的图元。通过执行针对与根节点62A相关的包围体56A的光线-盒相交测试,GPU 12可开始BVH树60的遍历。如果GPU 12确定光线54与包围体56A相交,那么GPU 12可继续遍历BVH树60到节点62B,并且GPU 12可执行针对与节点62B相关的包围体56B的光线-盒相交测试。如果GPU 12确定光线54并不与包围体56B相交,那么GPU 12可以递归方式遍历BVH树,上至节点62A以及下到节点62C,并且GPU 12可执行针对与节点62C相关的包围体56C的光线-盒相交测试。如果GPU 12确定光线54与包围体56C相交,那么GPU 12可继续遍历BVH树60到节点62D,并且GPU 12可执行针对与节点62D相关的包围体56D的光线-盒相交测试。如果GPU确定光线54与包围体56D相交,那么GPU 12可执行针对连接到节点62D的图元的光线-图元相交测试。因此,GPU 12可执行针对图元52C的光线-图元相交测试,并且还可执行针对图元52D的光线-图元相交测试。根据针对图元52D的光线-图元相交测试,GPU 12可确定光线54的确与图元52D相交。在GPU 12确定光线54并不与图元52D相交之后,GPU 12可继续以递归方式遍历BVH树60,上至节点62C以及下到节点62E,并且GPU 12可执行针对与节点62E相关的包围体56E的光线-盒相交测试。基于光线-盒相交测试,GPU 12可确定光线54并不与包围体56E相交,由此结束用于光线54的BVH树60的遍历。
如果可从非根节点(例如内部节点62C或叶节点62B、62D和62E中的一个)开始遍历BVH树60,那么相对于从根节点62A开始BVH树60的遍历,GPU 12可减少它执行的光线相交测试的次数,由此提高确定与光线相交的图元的效率。通过确定与BVH树60的非根节点相关的包围体与光线54相交,GPU 12可从BVH树60的非根节点开始BVH树60的遍历。GPU 12可在图形存储器40中将包围体56的至少一个子集光栅化成离屏呈现目标。基于将多个包围体56光栅化成离屏呈现目标,GPU 12可确定BVH树60的非根节点微开始BVH树60的遍历的BVH树60中的开始节点。GPU 12可从开始节点开始遍历BVH树60以确定与光线54相交的图元。
图6是绘示被光栅化成实例离屏呈现目标的包围体的实例表示的框图。针对指定数目的顶部层级的BVH树,GPU 12可使用其图形管道的像素着色器和/或顶点着色器以在图形存储器40中将包围体的表示光栅化成离屏呈现目标,所述包围体的表示与BVH树的指定顶部层级中的节点相关。例如,给定16层级BVH树,GPU 12可将与BVH树的顶部5到6层级相关的包围体的表示光栅化。因此,GPU 12可选择将与少于BVH树的全部层级的层级相关的包围体的表示光栅化。
如图6中所示,GPU 12可在呈现目标64中呈现与BVH树60的节点62B到62E相关的包围体56B到56E的表示66A到66D(“表示66”)。GPU 12可在图形存储器40中存储呈现目标64。GPU 12可投射包围体56B到56E,并且GPU 12的着色器单元46可将与BVH树60的非根节点62B到62E相关的包围体56B到56E的表示光栅化为二维或三维表示,例如多边形、立方体及类似者。例如,GPU 12的硬件光栅化器可将包围体56中的每一者扫描转换成呈现目标64中的像素。在一个实例中,GPU 12可将包围体56B到56E的表示66光栅化为平坦着色的立方体。GPU12还可以不同色将包围体56B到56E的表示66光栅化,以使得表示66中的每一者的输出色可表示指示BVH树60中的相关节点的节点索引。GPU 12可缩放和平移内部节点的表示中的每一者以匹配相关的包围体的形状。在一些实例中,与场景50中的包围体56B到56E比较,GPU12可以相对较低的分辨率将包围体56B到56E的表示66光栅化。以此方式,GPU 12可另外提高其确定光线-图元相交的性能。
通过执行所投射的包围体56B到56E的标准深度测试,以及通过将不同的输出色分配给表示66的像素以表示所投射的包围体56B到56E的不同深度,GPU 12可确定表示66的输出色。GPU 12可将分配到表示66的像素的输出色与BVH树60的节点62关联。以此方式,通过对像素的输出色取样,GPU 12可确定与呈现目标64中的像素相关的BVH树60中的节点。作为将表示66光栅化成呈现目标64的部分,GPU 12可确定主光线到呈现目标64中的像素的映射,以使得针对呈现目标64中的像素,GPU 12可映射与像素相交的一或多个主光线,例如光线54。在一些实例中,呈现目标64可具有像素和主光线之间的一对一映射。在其它实例中如果以相对较低的分辨率(相较于对应的包围体56的分辨率)将表示66光栅化成呈现目标64,那么可映射像素到多个主光线。GPU 12可确定表示66C是最接近于光线54的光源并且包含映射到光线54的像素的表示。GPU 12可对映射到光线54的表示66C中的像素取样以确定像素色。GPU 12可确定所取样的表示66C中的像素色与用于节点62D的节点索引相关,并且可由此确定表示66C与节点62D相关。因此,GPU 12可将节点62D设定为用于遍历BVH树60的开始节点,并且可从节点62D开始BVH树60的遍历。
当GPU 12从节点62D开始遍历BVH树60时,GPU 12可首先针对与节点62D相关的包围体56D执行光线-盒相交测试。如果GPU确定光线54与包围体56D相交,那么GPU 12可执行针对连接到节点62D的图元52C的光线-图元相交测试。如果GPU确定光线54并不与图元52C相交,那么GPU 12可以递归方式遍历BVH树60,上至节点62D,并且可针对连接到节点62D的图元52D执行光线-图元相交测试。根据针对图元52D的光线-图元相交测试,GPU 12可确定光线54的确与图元52D相交。GPU 12可以递归方式遍历BVH树60,上至节点62C,由此结束用于光线54的BVH树60的遍历。如可见,相对于在需要GPU 12从根节点开始遍历BVH树60的情况中,遍历BVH树60以发现与光线54相交的图元可包含执行相对较少的光线-盒相交测试。
在一些实例中,取决于视角,当投射在屏幕上时,任何两个节点的包围体的表示可重叠。在此情况下,BVH树60的遍历可从两个重叠的包围体的最低共同原点(ancestor)开始。如果包围体的两个表示重叠,并且如果光线在两个包围体的重叠区中相交,那么GPU 12可确定与包围体相关的节点的最低共同原始节点,并且可从与包围体相关的节点的最低共同原始节点开始BVH树60的遍历,所述包围体由两个重叠的表示表示。例如,当将表示66光栅化成呈现目标64时,GPU 12可确定表示66C和表示66D在区域69中重叠。GPU 12可确定与节点62D和62E的最低共同原始节点相关的输出色,并且可将区域69(即,填充区域69)中的像素的输出色设定成与节点62D和62E的最低共同原始节点相关的相同的输出色。在这个实例中,GPU 12可确定节点62C是节点62D和62E的最低共同原始节点,并且可将区域69中的像素的输出色设定成与节点62C相关的表示66B的输出色。
例如,如果从光源55发散的光线68与区域69相交,那么GPU 12可确定从节点62C开始遍历。因为节点62C与由呈现目标64中的表示66B表示的包围体56C相关,所以GPU 12可针对与节点62C相关的包围体56C执行光线-盒相交测试。如果GPU 12确定光线68与包围体56C相交,那么GPU 12可遍历BVH树60到节点62D。GPU 12可针对与节点62D相关的包围体56D执行光线-盒相交测试。如果GPU确定光线54与包围体56D相交,那么GPU 12可执行针对连接到节点62D的图元52C的光线-图元相交测试。如果GPU确定光线54并不与图元52C相交,那么GPU 12可以递归方式遍历BVH树60,上至节点62D,并且可针对连接到节点62D的图元52D执行光线-图元相交测试。根据针对图元52D的光线-图元相交测试,GPU 12可确定光线54的确与图元52D相交。然而,GPU 12可以递归方式继续遍历BVH树60,上至节点62C以及下到节点62E,并且可针对与节点62E相关的包围体56E执行光线-盒相交测试。GPU 12可确定光线54并不与包围体56E相交,由此结束用于光线54的BVH树60的遍历。
图7是绘示用于确定用于遍历实例分级树状结构以发现光线-图元相交的开始节点的实例方法的流程图。如图7中所示,方法可包含通过至少一个处理器(例如CPU 6或GPU12),在分级数据结构中组织多个图元(702)。方法可进一步包含通过CPU 6或GPU 12,将与分级数据结构的非根节点相关的多个包围体光栅化成离屏呈现目标(704)。方法可进一步包含通过CPU 6或GPU 12并基于将多个包围体光栅化成离屏呈现目标,确定分级数据结构的非根节点作为分级数据结构中开始分级数据结构的遍历的开始节点(706)。方法可进一步包含通过CPU 6或GPU 12,从开始节点开始遍历分级数据结构以确定与光线相交的图元(718)。
在一些实例中,方法可进一步包含通过GPU 12,将多个包围体的多个表示光栅化成离屏呈现目标。方法可进一步包含通过CPU 6或GPU 12,至少部分地基于多个包围体的多个表示中的表示的输出色,确定与所述表示相关的节点。方法可进一步包含通过CPU 6或GPU 12,确定在多个表示中的一或多者中的一或多个像素映射到光线,并且通过CPU 6或GPU 12,确定与一或多个像素相关的分级数据结构的节点为开始节点。
在一些实例中,方法可进一步包含通过CPU 6或GPU 12,确定多个表示中的两个或大于两个表示重叠;通过GPU 12,填充具有最低共同原始表示的输出色的两个或大于两个表示的重叠区;以及通过CPU 6或GPU 12,确定与最低共同原点的输出色相关的分级数据结构的节点为开始节点。在一些实例中,方法可进一步包含通过GPU 12,以相比于多个包围体而相对较低的分辨率,将多个包围体的多个表示光栅化成离屏呈现目标。
在一或多个实例中,所描述的功能可在硬件、软件、固件或其任何组合中实施。如果在软件中实施,那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体传输。计算机可读媒体可包含计算机数据存储媒体或通信媒体,所述通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。数据存储媒体可为可由一或多个计算机或一或多个处理器存取以检索用于实施本发明中所描述的技术的指令、代码和/或数据结构的任何可用媒体。借助于实例而非限制,此类计算机可读媒体可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用于携载或存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体。而且,任何连接可适当地称为计算机可读媒体。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电及微波的无线技术从网站、服务器或其它远程源传输软件,则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波的无线技术包含于媒体的定义中。如本文中所使用,磁盘和光盘包含压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘用激光以光学方式再现数据。上述各项的组合也应包含在计算机可读媒体的范畴内。
代码可以由一或多个处理器执行,所述一或多个处理器例如一或多个数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)或其它等效的集成或离散逻辑电路。因此,如本文中所使用的术语“处理器”和“处理单元”可指代前述结构或适于实施本文中所描述的技术的任何其它结构中的任一者。另外,在一些方面中,本文所述的功能性可在经配置以用于编码和解码的专用硬件和/或软件模块内提供,或并入在组合式编解码器中。并且,所述技术可完全实施于一或多个电路或逻辑元件中。
本发明的技术可以在广泛多种装置或设备中实施,包含无线手持机、集成电路(IC)或一组IC(即,芯片组)。本发明中描述各种组件、模块或单元是为了强调经配置以执行所揭示的技术的装置的功能方面,但未必需要通过不同硬件单元实现。实际上,如上文所描述,各种单元可以结合合适的软件和/或固件而组合在编码解码器硬件单元中,或者通过可交互操作硬件单元的集合来提供,所述硬件单元包含如上文所描述的一或多个处理器。
已描述了各种实例。这些及其它实例在所附权利要求书的范畴内。
Claims (20)
1.一种方法,其包括:
通过至少一个处理器,在分级数据结构中组织多个包围体;
通过所述至少一个处理器,将作为像素的与所述分级数据结构的非根节点相关联的所述多个包围体的表示光栅化成离屏呈现目标;
通过所述至少一个处理器并至少部分地基于对光栅化成映射到光线的所述离屏呈现目标的所述像素中的一者的色值进行采样,确定所述分级数据结构的非根节点作为所述分级数据结构中开始所述分级数据结构的遍历的开始节点;以及
通过所述至少一个处理器,从所述开始节点开始遍历所述分级数据结构以确定所述光线是否与由所述多个包围体中的一者所包围的图元相交。
2.根据权利要求1所述的方法,其进一步包括:
通过所述至少一个处理器,确定与所述像素中的所述一者相关联的所述分级数据结构的节点作为所述开始节点。
3.根据权利要求1所述的方法,其进一步包括:
通过所述至少一个处理器,确定所述多个包围体的所述表示中的两个或更多个表示重叠;
通过所述至少一个处理器,以最低共同原始表示的色值填充所述多个包围体的所述表示中的所述两个或更多个表示的重叠区;以及
通过所述至少一个处理器,确定与所述最低共同原始表示的所述色值相关联的所述分级数据结构的节点作为所述开始节点。
4.根据权利要求1所述的方法,其进一步包括:
通过所述至少一个处理器,以相比于所述多个包围体相对较低的分辨率,将所述多个包围体的所述表示光栅化成所述离屏呈现目标。
5.根据权利要求1所述的方法,其中:
所述多个包围体与少于所述分级数据结构的全部所述非根节点的节点相关联。
6.一种经配置以处理图形数据的设备,其包括:
存储器,其经配置以存储在分级数据结构中组织的多个包围体;
至少一个处理器,其经配置以:
将作为像素的与所述分级数据结构的非根节点相关联的所述多个包围体的表示光栅化成离屏呈现目标;
至少部分地基于对光栅化成映射到光线的所述离屏呈现目标的所述像素中的一者的色值进行采样,确定所述分级数据结构的非根节点作为所述分级数据结构中开始所述分级数据结构的遍历的开始节点;以及
从所述开始节点开始遍历所述分级数据结构以确定所述光线是否与由所述多个包围体中的一者所包围的图元相交。
7.根据权利要求6所述的设备,其中所述至少一个处理器进一步经配置以:
确定与所述像素中的所述一者相关联的所述分级数据结构的节点作为所述开始节点。
8.根据权利要求6所述的设备,其中所述至少一个处理器进一步经配置以:
确定所述多个包围体的所述表示中的两个或更多个表示重叠;
以最低共同原始表示的所述色值填充所述多个包围体的所述表示中的所述两个或更多个表示的重叠区;以及
确定与所述最低共同原始表示的所述色值相关联的所述分级数据结构的节点作为所述开始节点。
9.根据权利要求6所述的设备,其中所述至少一个处理器进一步经配置以:
以相比于所述多个包围体相对较低的分辨率,将所述多个包围体的所述表示光栅化成所述离屏呈现目标。
10.根据权利要求6所述的设备,其中所述多个包围体与少于所述分级数据结构的全部所述非根节点的节点相关联。
11.一种设备,其包括:
用于在分级数据结构中组织多个包围体的装置;
用于将作为像素的与所述分级数据结构的非根节点相关联的所述多个包围体的表示光栅化成离屏呈现目标的装置;
用于至少部分地基于对光栅化成映射到光线的所述离屏呈现目标的所述像素中的一者的色值进行采样,确定所述分级数据结构的非根节点作为所述分级数据结构中开始所述分级数据结构的遍历的开始节点的装置;以及
用于从所述开始节点开始遍历所述分级数据结构以确定所述光线是否与由所述多个包围体中的一者所包围的图元相交的装置。
12.根据权利要求11所述的设备,其进一步包括:
用于确定与所述像素中的所述一者相关联的所述分级数据结构的节点作为所述开始节点的装置。
13.根据权利要求11所述的设备,其进一步包括:
用于确定所述多个包围体的所述表示中的两个或更多个表示重叠的装置;
用于以最低共同原始表示的色值填充所述多个包围体的所述表示中的所述两个或更多个表示的重叠区的装置;以及
用于确定与所述最低共同原始表示的所述色值相关联的所述分级数据结构的节点作为所述开始节点的装置。
14.根据权利要求11所述的设备,其进一步包括:
用于以相比于所述多个包围体相对较低的分辨率,将所述多个包围体的所述表示光栅化成所述离屏呈现目标的装置。
15.根据权利要求11所述的设备,其中所述多个包围体与少于所述分级数据结构的全部所述非根节点的节点相关联。
16.一种存储指令的非易失性计算机可读存储介质,当执行时,所述指令使一或多个可编程处理器进行以下操作:
通过至少一个处理器,在分级数据结构中组织多个包围体;
通过所述至少一个处理器,将作为像素的与所述分级数据结构的非根节点相关联的所述多个包围体的表示光栅化成离屏呈现目标;
通过所述至少一个处理器并至少部分地基于对光栅化成映射到光线的所述离屏呈现目标的所述像素中的一者的色值进行采样,确定所述分级数据结构的非根节点作为所述分级数据结构中开始所述分级数据结构的遍历的开始节点;以及
通过所述至少一个处理器,从所述开始节点开始遍历所述分级数据结构以确定所述光线是否与由所述多个包围体中的一者所包围的图元相交。
17.根据权利要求16所述的非易失性计算机可读存储介质,其进一步包括指令,当执行时,所述指令使一或多个可编程处理器进行以下操作:
确定与所述像素中的所述一者相关联的所述分级数据结构的节点为所述开始节点。
18.根据权利要求16所述的非易失性计算机可读存储介质,其进一步包括指令,当执行时,所述指令使一或多个可编程处理器进行以下操作:
确定所述多个包围体的所述表示中的两个或更多个表示重叠;
以最低共同原始表示的所述色值填充所述多个包围体的所述表示中的所述两个或更多个表示的重叠区;以及
确定与所述最低共同原始表示的所述色值相关联的所述分级数据结构的节点作为所述开始节点。
19.根据权利要求16所述的非易失性计算机可读存储介质,其进一步包括指令,当执行时,所述指令使一或多个可编程处理器进行以下操作:
以相比于所述多个包围体相对较低的分辨率,将所述多个包围体的所述表示光栅化成所述离屏呈现目标。
20.根据权利要求16所述的非易失性计算机可读存储介质,其中所述多个包围体与少于所述分级数据结构的全部所述非根节点的节点相关联。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/257,385 | 2014-04-21 | ||
US14/257,385 US9697640B2 (en) | 2014-04-21 | 2014-04-21 | Start node determination for tree traversal in ray tracing applications |
PCT/US2015/026406 WO2015164204A1 (en) | 2014-04-21 | 2015-04-17 | Start node determination for tree traversal in ray tracing applications |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106233338A CN106233338A (zh) | 2016-12-14 |
CN106233338B true CN106233338B (zh) | 2019-12-03 |
Family
ID=53002825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580020594.5A Active CN106233338B (zh) | 2014-04-21 | 2015-04-17 | 用于光线跟踪应用中的树遍历的开始节点确定 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9697640B2 (zh) |
EP (1) | EP3134874A1 (zh) |
JP (1) | JP6273380B2 (zh) |
KR (1) | KR101820621B1 (zh) |
CN (1) | CN106233338B (zh) |
BR (1) | BR112016024477A2 (zh) |
WO (1) | WO2015164204A1 (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2526598B (en) * | 2014-05-29 | 2018-11-28 | Imagination Tech Ltd | Allocation of primitives to primitive blocks |
KR102244619B1 (ko) * | 2014-09-30 | 2021-04-26 | 삼성전자 주식회사 | 가속 구조를 생성 및 탐색하는 방법 |
KR102467031B1 (ko) * | 2015-08-31 | 2022-11-14 | 삼성전자주식회사 | 가속 구조를 생성 및 탐색하는 방법 |
US10614614B2 (en) | 2015-09-29 | 2020-04-07 | Adshir Ltd. | Path tracing system employing distributed accelerating structures |
US10297068B2 (en) | 2017-06-06 | 2019-05-21 | Adshir Ltd. | Method for ray tracing augmented objects |
US11010956B2 (en) | 2015-12-09 | 2021-05-18 | Imagination Technologies Limited | Foveated rendering |
US10565776B2 (en) | 2015-12-12 | 2020-02-18 | Adshir Ltd. | Method for fast generation of path traced reflections on a semi-reflective surface |
KR102604737B1 (ko) * | 2016-01-11 | 2023-11-22 | 삼성전자주식회사 | 가속 구조를 생성하는 방법 및 장치 |
US10410401B1 (en) | 2017-07-26 | 2019-09-10 | Adshir Ltd. | Spawning secondary rays in ray tracing from non primary rays |
US10614612B2 (en) | 2018-06-09 | 2020-04-07 | Adshir Ltd. | Fast path traced reflections for augmented reality |
US12008704B2 (en) | 2016-01-28 | 2024-06-11 | Snap Inc. | System for photo-realistic reflections in augmented reality |
JP6728735B2 (ja) * | 2016-02-08 | 2020-07-22 | 株式会社ダイフク | 物品搬送設備 |
US9818221B2 (en) | 2016-02-25 | 2017-11-14 | Qualcomm Incorporated | Start node determination for tree traversal for shadow rays in graphics processing |
US9805495B2 (en) | 2016-02-26 | 2017-10-31 | Qualcomm Incorporated | Single pass bounding volume hierarchy rasterization |
US10043303B2 (en) * | 2016-03-30 | 2018-08-07 | Intel IP Corporation | Methods and apparatus for more efficient ray tracing of instanced geometry |
KR20180050124A (ko) * | 2016-11-04 | 2018-05-14 | 삼성전자주식회사 | 가속 구조를 생성하는 방법 및 장치 |
US10417807B2 (en) * | 2017-07-13 | 2019-09-17 | Imagination Technologies Limited | Hybrid hierarchy of bounding and grid structures for ray tracing |
US10699468B2 (en) | 2018-06-09 | 2020-06-30 | Adshir Ltd. | Method for non-planar specular reflections in hybrid ray tracing |
US10825230B2 (en) * | 2018-08-10 | 2020-11-03 | Nvidia Corporation | Watertight ray triangle intersection |
US10740952B2 (en) * | 2018-08-10 | 2020-08-11 | Nvidia Corporation | Method for handling of out-of-order opaque and alpha ray/primitive intersections |
US10810785B2 (en) * | 2018-08-10 | 2020-10-20 | Nvidia Corporation | Method for forward progress tree traversal mechanisms in hardware |
US10885698B2 (en) | 2018-08-10 | 2021-01-05 | Nvidia Corporation | Method for programmable timeouts of tree traversal mechanisms in hardware |
TWI719379B (zh) * | 2018-12-20 | 2021-02-21 | 國立中山大學 | 光線追蹤方法與電腦程式產品 |
US11017581B1 (en) | 2020-01-04 | 2021-05-25 | Adshir Ltd. | Method for constructing and traversing accelerating structures |
US11295508B2 (en) * | 2020-06-10 | 2022-04-05 | Nvidia Corporation | Hardware-based techniques applicable for ray tracing for efficiently representing and processing an arbitrary bounding volume |
CN113674389B (zh) * | 2021-10-25 | 2022-03-01 | 深圳须弥云图空间科技有限公司 | 场景渲染方法、装置、电子设备及存储介质 |
US20240203036A1 (en) * | 2022-12-16 | 2024-06-20 | Advanced Micro Devices, Inc. | Technique for generating a bounding volume hierarchy |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8411088B2 (en) * | 2000-06-19 | 2013-04-02 | Nvidia Corporation | Accelerated ray tracing |
US7499053B2 (en) | 2000-06-19 | 2009-03-03 | Mental Images Gmbh | Real-time precision ray tracing |
US8188997B2 (en) * | 2000-06-19 | 2012-05-29 | Mental Images Gmbh | Accelerated ray tracing using shallow bounding volume hierarchies |
US7002571B2 (en) * | 2002-06-04 | 2006-02-21 | Intel Corporation | Grid-based loose octree for spatial partitioning |
US7519899B2 (en) * | 2004-05-03 | 2009-04-14 | Microsoft Corporation | Planar mapping of graphical elements |
US7340711B2 (en) | 2004-06-04 | 2008-03-04 | Cadence Design Systems, Inc. | Method and apparatus for local preferred direction routing |
US7289119B2 (en) * | 2005-05-10 | 2007-10-30 | Sony Computer Entertainment Inc. | Statistical rendering acceleration |
US20080024489A1 (en) | 2006-07-28 | 2008-01-31 | Robert Allen Shearer | Cache Utilization Optimized Ray Traversal Algorithm with Minimized Memory Bandwidth Requirements |
US7830379B2 (en) | 2006-09-19 | 2010-11-09 | Caustic Graphics, Inc. | Architectures for parallelized intersection testing and shading for ray-tracing rendering |
GB0710795D0 (en) * | 2007-06-05 | 2007-07-18 | Arm Norway As | Method of and apparatus for processing graphics |
US7773087B2 (en) | 2007-04-19 | 2010-08-10 | International Business Machines Corporation | Dynamically configuring and selecting multiple ray tracing intersection methods |
US8212816B1 (en) | 2007-12-17 | 2012-07-03 | Nvidia Corporation | System, method, and computer program product for parallel ray tracing traversal and intersection utilizing a single instruction multiple data (SIMD) processing architecture |
US8502819B1 (en) | 2007-12-17 | 2013-08-06 | Nvidia Corporation | System and method for performing ray tracing node traversal in image rendering |
WO2009117691A2 (en) * | 2008-03-21 | 2009-09-24 | Caustic Graphics, Inc | Architectures for parallelized intersection testing and shading for ray-tracing rendering |
US8253730B1 (en) | 2008-08-29 | 2012-08-28 | Adobe Systems Incorporated | System and method for construction of data structures for ray tracing using bounding hierarchies |
WO2010036716A1 (en) * | 2008-09-23 | 2010-04-01 | Edda Technology, Inc. | Methods for interactive labeling of tubular structures in medical imaging |
US8379022B2 (en) * | 2008-09-26 | 2013-02-19 | Nvidia Corporation | Fragment shader for a hybrid raytracing system and method of operation |
US9483864B2 (en) * | 2008-12-05 | 2016-11-01 | International Business Machines Corporation | System and method for photorealistic imaging using ambient occlusion |
JP5419044B2 (ja) * | 2008-12-20 | 2014-02-19 | 国立大学法人 東京大学 | ボリュームデータの実時間レンダリング方法及び装置 |
US8570322B2 (en) | 2009-05-12 | 2013-10-29 | Nvidia Corporation | Method, system, and computer program product for efficient ray tracing of micropolygon geometry |
US8275805B2 (en) * | 2010-03-26 | 2012-09-25 | Intel Corporation | Method of decreasing a total computation time for a visual simulation loop in a virtual world application |
US8692825B2 (en) | 2010-06-24 | 2014-04-08 | International Business Machines Corporation | Parallelized streaming accelerated data structure generation |
US8797323B2 (en) | 2011-01-18 | 2014-08-05 | Intel Corporation | Shadowing dynamic volumetric media |
US8791945B2 (en) | 2011-05-18 | 2014-07-29 | Intel Corporation | Rendering tessellated geometry with motion and defocus blur |
US8638331B1 (en) | 2011-09-16 | 2014-01-28 | Disney Enterprises, Inc. | Image processing using iterative generation of intermediate images using photon beams of varying parameters |
CN105957134B (zh) | 2011-08-05 | 2019-11-08 | 想象技术有限公司 | 用于3-d场景加速结构创建和更新的方法和装置 |
KR20130092055A (ko) | 2012-02-10 | 2013-08-20 | 삼성전자주식회사 | 영상 처리 장치 및 방법 |
CN102609992A (zh) * | 2012-02-12 | 2012-07-25 | 北京航空航天大学 | 基于三角网格变形体的自碰撞检测方法 |
JP5545307B2 (ja) * | 2012-02-21 | 2014-07-09 | コニカミノルタ株式会社 | 画像処理装置及び画像処理方法 |
US9424685B2 (en) * | 2012-07-31 | 2016-08-23 | Imagination Technologies Limited | Unified rasterization and ray tracing rendering environments |
US9224235B2 (en) * | 2013-03-20 | 2015-12-29 | Nvidia Corporation | System, method, and computer program product for compression of a bounding volume hierarchy |
US9501860B2 (en) * | 2014-01-03 | 2016-11-22 | Intel Corporation | Sparse rasterization |
KR102219289B1 (ko) | 2014-05-27 | 2021-02-23 | 삼성전자 주식회사 | 레이 트레이싱 시스템에서의 가속 구조 탐색 장치 및 그 탐색 방법 |
-
2014
- 2014-04-21 US US14/257,385 patent/US9697640B2/en active Active
-
2015
- 2015-04-17 WO PCT/US2015/026406 patent/WO2015164204A1/en active Application Filing
- 2015-04-17 EP EP15718418.5A patent/EP3134874A1/en not_active Ceased
- 2015-04-17 CN CN201580020594.5A patent/CN106233338B/zh active Active
- 2015-04-17 BR BR112016024477A patent/BR112016024477A2/pt not_active IP Right Cessation
- 2015-04-17 KR KR1020167031809A patent/KR101820621B1/ko active IP Right Grant
- 2015-04-17 JP JP2016563169A patent/JP6273380B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9697640B2 (en) | 2017-07-04 |
WO2015164204A1 (en) | 2015-10-29 |
KR20160148582A (ko) | 2016-12-26 |
KR101820621B1 (ko) | 2018-01-19 |
JP2017516209A (ja) | 2017-06-15 |
US20150302629A1 (en) | 2015-10-22 |
JP6273380B2 (ja) | 2018-01-31 |
EP3134874A1 (en) | 2017-03-01 |
CN106233338A (zh) | 2016-12-14 |
BR112016024477A2 (pt) | 2017-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106233338B (zh) | 用于光线跟踪应用中的树遍历的开始节点确定 | |
JP6571884B2 (ja) | グラフィックス処理におけるシャドーレイのツリー横断のための開始ノード決定 | |
US9984492B2 (en) | Efficient hierarchy traversal in ray tracing applications | |
CN107111890B (zh) | 使用基于点积的固定功能逻辑的光线-盒相交测试 | |
EP3308359B1 (en) | Rendering using ray tracing to generate a visibility stream | |
EP3420537B1 (en) | Single pass bounding volume hierarchy rasterization | |
CN107209951B (zh) | 单遍表面溅射 | |
US11282260B2 (en) | Bounded volume hierarchy (BVH) tree traversal using spatial division |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |