CN106233266A - 安全的存储器***及其方法 - Google Patents

安全的存储器***及其方法 Download PDF

Info

Publication number
CN106233266A
CN106233266A CN201480078079.8A CN201480078079A CN106233266A CN 106233266 A CN106233266 A CN 106233266A CN 201480078079 A CN201480078079 A CN 201480078079A CN 106233266 A CN106233266 A CN 106233266A
Authority
CN
China
Prior art keywords
data
circuit
cache
memory
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480078079.8A
Other languages
English (en)
Inventor
安德鲁·亚历山大·埃利亚斯
尼尔·法科尔·汉密尔顿
尼尔·莱克艾特
迈克尔·詹姆斯·路易斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN106233266A publication Critical patent/CN106233266A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种用于将高速缓存数据存储在高速缓存内的高速缓存存储器控制器，所述高速缓存数据包括对应于受保护的第一数据的不安全的版本的数据。

Description

安全的存储器***及其方法
技术领域
本发明涉及数据安全性领域，更具体地涉及安全存储器领域。
背景技术
位于集成电路(IC)内部的用于代码和/或数据存储的安全存储器需要专用的隔离的存储元件，由于专用的隔离的存储元件需要保持安全，因此不能够与其他资源共享。位于IC内部的存储元件经常表现出显著的尺寸和成本冲击。
关键的可执行代码在执行之前通常需要进行验证。为了保证其完整性，关键的可执行代码的整个图像被存储在片上存储器的大区域中。使用片上存储器以存储关键的可执行代码还使得一些需要额外的存储器的更新(诸如补丁和增强)变得更加困难。
已知的解决方案是利用一个或多个消息认证码(MAC)标签来保护整个图像。例如，可证明安全的较小的代码段可以从片上ROM加载且用于在将外部存储器内存储的代码段释放到处理器之前对其进行验证。在外部存储器的情况下，在验证代码段之后，图像一定不能够被外部的实体(例如攻击者)修改。如果验证的代码位于外部存储器中，则攻击者可能在MAC验证过程已经验证图像之后修改该图像，从而使得处理器执行未经验证的代码。
用于使存储器安全的另一种解决方案利用安全的存储器事务。该方法需要专门的存储器控制器，该专门的存储器控制器理解两种类型的事务即安全的事务和不安全的事务之间的区别以及能够生成这些类型的事务的***设备。另外，尽管安全的存储器保护存储器存取事务，但是它并未解决与由于修改外部存储器内的数据引起的攻击有关的问题。
对于关键的可执行代码的安全性的另一解决方案涉及对在不安全的存储器内存储的所有的代码和有关数据加密，其中，当执行代码或访问数据时CPU执行解密。然而，解密在计算上是昂贵的且***性能经常大大地受到额外执行解密过程的影响。现有的解决方案倾向于具有粗粒度的MAC，例如整个图像被加密或者图像被细分成数个较小的片段，但该较小的片段仍是相对大的。这些片段然后在外部存储器中被验证一次或多次。如果在MAC验证已经完成之后，代码被攻击者修改，则处理器执行该代码，直到执行下一次MAC重新验证；因此，执行被篡改的代码直到另外的MAC验证发生。如果代码被篡改，则下一次验证将失败，但是到那时可能已经执行了恶意代码。
安全的存储器不能够位于处理器IC的外部，例如低成本的SDRAM中，这是因为互连能够在外部进行访问且能够容易地被攻击者探测以观察且可能修改数据。因此，待被验证的图像需要仅仅在运行验证进程的处理器的控制下，被拷贝到大型的被保护的片上位置。否则，安全性界限需要物理上扩展以包括外部的不安全的存储器，这是不切实际的。
需要高效地对定位在外部存储器中的代码和/或数据进行加密/解密，使得可访问的互连能够不再被篡改以导致不安全的代码。
发明内容
根据本发明的至少一个实施方式的一方面，提供了一种电路，所述电路包括：高速缓存存储器，所述高速缓存存储器中具有受保护以防篡改的存储器；第一存储器；和高速缓存控制器，所述高速缓存控制器具有第一电路，所述第一电路用于以安全从而防止篡改的形式将第二数据存储在第一存储器内，所述第二数据对应于第一数据，所述第一数据以纯文本形式存储在所述高速缓存存储器内以被与所述高速缓存控制器相关联的处理器使用。
根据本发明的至少一个实施方式的一方面，提供一种电路，所述电路包括：高速缓存存储器，所述高速缓存存储器中具有受保护以防篡改的存储器；第一存储器；和高速缓存控制器，所述高速缓存控制器具有第一电路，所述第一电路用于在将第一数据高速缓存在高速缓存存储器内之前验证第一存储器内的所述第一数据，全部的第一数据被验证且以纯文本的形式存储在高速缓存存储器内，全部的第一数据被定尺寸以用于所述高速缓存控制器的高速缓存过程，其中，各个安全的第一数据被定尺寸而成为所述高速缓存控制器的过程内的数据块。
根据本发明的至少一个实施方式的一方面，提供了一种方法，包括：高速缓存来自从不安全的存储器的数据，其包括：验证不安全的存储器内的第一数据；与所述第一数据对应地将所述第一数据的不安全版本存储在高速缓存存储器内；以及当刷新高速缓存时，保护所高速缓存的不安全的数据以防篡改且利用受保护的高速缓存的不安全的数据更新第一数据。
根据本发明的至少一个实施方式的一方面，提供一种方法，包括：将高速缓存数据存储在高速缓存内；当刷新高速缓存时，对高速缓存数据加密以形成哈希数据；与高速缓存数据相关联地将包括高速缓存数据的第一数据存储在外部存储器内；以及与第一数据相关联地存储哈希数据，用于验证所述第一数据以防篡改。
附图说明
现在将结合下面的附图描述本发明的示例性实施方式，其中：
图1示出在处理器的外部进行加密/解密的现有技术的***；
图2示出安全的存储器位于处理器芯片上的现有技术的***；
图3示出应用于典型的计算***架构的***的一个实施方式；
图4示出用于代码传递的信息流；
图5示出对存储器的读取数据/写入数据的信息流。
具体实施方式
图1示出使外部存储器安全的现有技术方法。在此，写入到外部存储器的全部数据在离开处理器时或者在离开处理器之前进行加密，且全部数据当通过处理器进行读取时进行解密。利用所示的***，消耗许多处理周期，将数据译成密码、对数据加密或对数据解密，这导致了既由于增大功耗、又由于处理时间延长或者处理器电路空间增大而引起显著下降的性能。
图2示出使存储器安全的另一现有技术方法。在此，安全的存储器在处理电路的内部，即与处理电路集成在一起。全部的数据进入到使用它的内部存储器。这允许数据被保护免受在处理器外被篡改，且一旦存储在安全的存储器中的处理器内变得安全而免受篡改。遗憾的是，这需要非常大的内部存储器，且还消除了外部存储器的许多优势，诸如价格、大量生产、可升级性等。另外，存储器管理现在是必须被设计到处理器电路中的一个任务。
图3示出高效的片上安全存储器存取的一个实施方式，其中，安全高速缓存与***设备附接。例如，高级完整性控制器(AIC)301的高速缓存302与CPU 101形式的处理器组合在集成电路(芯片)303上。高速缓存302通常是与处理器101集成的小型快速存储器。
AIC 301还可用于高速缓存其他类型的数据，例如来自图形处理单元(GPU)的视频块或者来自显示控制器的视频块，由此排除了利用***设备或集成电路块的这些和其他存储器的安全版本。
在一个实施方式中，AIC 301的高速缓存302与验证处理器(AP)304组合以确保处理器101仅仅执行有效的代码，即已经经过验证且已知经过验证的代码。该代码与用于验证的多个MAC标签一起被存储在不安全的存储器105中。该代码可选地例如通过AES方法进行加密。可替选地，使用另外的加密方法或技术，其中，加密密钥与AP 304共享。当发生高速缓存缺失时，通过AP 304经由总线103从不安全的存储器105执行高速缓存行以及相关联的MAC标签获取。AP依赖于MAC标签以验证检索到的高速缓存行，且一旦经过验证，则将该高速缓存行存储在本地的安全的高速缓存302中。在高速缓存行获取期间，使用等待状态或者等效机制保持处理器101。可替选地，处理器执行另一线程或另一进程，直到完成高速缓存行获取操作。AP 304执行MAC验证，且当必须解密时，对从外部存储器获取的检索到的高速缓存行执行MAC验证。可选地，所述方法还支持由处理器101处理被存储的其他的代码或数据，例如在不安全的存储器105中不需要验证的代码或数据。只有需要验证的且先前被保护免受篡改的代码/数据需要使用AP 304进行验证。一旦经过验证，则将数据存储在与MAC标签形式的安全标签相关联的不安全的存储器中。使用高效的篡改检测方法，导致一种有效的方法：当不使用时将全部数据存储在不安全的存储器中、将数据转移到高速缓存中以被处理器使用、以及在该数据转移期间验证数据。另外，通过验证具有用于与正被使用的高速缓存进程一起使用的尺寸的小数据块，可验证的存储数据与来自不安全的高速缓存内所使用的数据类似地操作。
在一些实施方式中，仅有经过验证的代码/数据被存储在内部的高速缓存存储器302中且随后可被处理器101访问。当获取行以及其对应的MAC时，AP 304重新计算用于该高速缓存行的MAC，且将其与所检索到的MAC标签进行比较。如果重新计算的MAC不匹配利用该高速缓存行获取的该对应的MAC，则进程停止，例如停止处理器101。例如，执行STOP指令。可替选地，处理器101适当地循环或者置于等待状态。还可替选地，对处理器进行清除和重置。如果检索到的MAC和重新计算的MAC匹配，则处理器访问来自高速缓存302的数据。利用该机制，处理器101限制于执行验证的代码。可替选地，获取的高速缓存行被存储在暂时性存储器中用于验证，且只有当经过验证时才存储在高速缓存中。因此，处理器保持不能够继续执行，在高速缓存缺失期间暂停处理器，这是因为高速缓存行没有被成功地检索到。
与现有的高速缓存***类似，当处理器希望从中获取数据的数据位置已经存储在高速缓存中时，利用最小的延迟返回所述数据且经历数据或者操作码(op code)高速缓存的全部益处。由于高速缓存存储器是安全的且只可以从处理器和高速缓存控制器内进行访问，因此其中存储的任何数据已知经过验证且只能够被执行中的安全进程所修改。
如果攻击者试图规避安全高速缓存的安全性，例如通过修改外部存储的代码的图像，则下一次从外部存储器读取代码/数据段时，例如当发生高速缓存缺失时，验证失败，即在密码学上安全的相关联的MAC标签和重新计算的MAC标签之间检测到差异，导致进程和处理器中的至少一者被停止。
图像及其相关联的MAC标签形成可被验证的数据源，且来自该数据源的数据的安全高速缓存支持应用程序及其数据的相对高效且快速的处理。在本实施方式中，从已知数据形成可验证的数据。例如，通过受信方利用单独的加密工具来使可执行的图像安全，该加密工具使用密钥来验证该图像。可替选地，将可执行的图像存储在安全的只读存储器中，使得它已知是防篡改的。还可替选地，从受信源中检索可执行的图像。由于用于MAC标签生成的密钥的副本被安全地存储在芯片上，因此密钥相对于攻击者保持机密。因此，当密钥绝不会从集成的处理芯片输出时，损坏将通过本发明在内部进行验证且随后释放到处理器以执行的代码。
图4示出用于高速缓存缺失的信息流的示例。处理器101执行在AIC高速缓存302中的指令查找。如果检测到高速缓存缺失，则AP 304从不安全的存储器105获取指令行。指令行以及MAC标签形式的验证数据一起返回到AP 304。AP 304验证指令行且将其存储在AIC高速缓存302中。处理器101然后执行验证的指令行。可替选地，两个或更多个指令行在同一数据块内集合在一起，以一起进行验证和高速缓存。
图5示出对不安全的存储器的读取操作(5a)和写入操作(5b)的示例。当处理器101执行用于从AIC高速缓存302读取数据的读取数据请求且高速缓存缺失发生时，AP 304获取不安全的存储器105中的数据行。可替选地，AP 304获取块中的数个数据行。所检索到的数据与MAC标签返回至AP 304。AP 304执行所检索到的数据的验证且，一旦经过验证，则将其存储在AIC高速缓存302中。处理器101然后可从AIC高速缓存302访问经过验证的数据。在一些实施方式中，将数据存储在AIC高速缓存内，但是当验证失败时，进程停止或重置。在其他实施方式中，一旦经过验证，则仅将数据存储在AIC高速缓存302内，提供安全的和验证的高速缓存。
当处理器将数据写入AIC高速缓存302中时，与现有技术的高速缓存的数据类似地处理该数据。当高速缓存被刷新时，将存储行请求发送至AP 304。AP 304计算MAC标签且将其与该数据一起存储到不安全的存储器105中。
作为例子，智能手机执行数个应用程序。一个应用程序是不需要安全性的天气预报应用程序；另一应用程序是需要安全性的支付应用程序。***选择性地限定哪个应用程序安全地执行。例如，不安全应用程序依靠第一高速缓存存储器，而安全的应用程序依靠另一高速缓存存储器。可替选地，高速缓存控制器确保在高速缓存内的安全的数据和不安全的数据之间不存在混杂。还可替选地，高速缓存被分成安全的部分和不***分。
对于安全性，支付应用程序软件以允许认证的加密形式进行存储。例如，它被数字签名，从而允许核实软件的来源和内容两者。当它存储在手机上时，使用例如可由位于手机的CPU内的AIC获得的密钥对其进行验证。当执行应用程序时，由于待被执行的代码行被检索到且存储在安全的高速缓存302内以用于处理101，因此应用程序被验证且可选地通过AIC解密。天气应用程序不被保护，因此不进行验证。它被检索到且提供给CPU来执行。
作为另一实施方式，AIC高速缓存***与处理器101关联，处理器101需要读取/写入安全的数据。为了读取安全的数据，数据通过AP 304进行验证，可选地解密且存储在AIC高速缓存302中以被处理器101使用。为了写入安全的数据，处理器101将数据存储在AIC高速缓存302内，AIC高速缓存302然后使数据拷贝到外部存储器内。在拷贝数据期间，AP 304被调用以计算高速缓存行MAC并将高速缓存行存储在外部存储器内，可选地对它加密。另外，AP 304存储与高速缓存行相关联的对应的MAC。在一些实施方式中，MAC存储在外部存储器中。在其他实施方式中，MAC存储在与外部存储器分离的索引表中，例如存储在内部存储器中。在又一些其他实施方式中，MAC存储在分离的存储器内的索引表中。在不同的实施方式中，AIC高速缓存302推迟请求AP 304将高速缓存行存储在外部存储器内直到以后的时间点，例如根据执行中的高速缓存控制器的进程，而不是利用每一个处理器101的写入请求存储高速缓存行。
在不偏离本发明的精神或范围的情况下，可设想许多其他的实施方式。

Claims (21)

1.一种电路，包括：
高速缓存存储器，所述高速缓存存储器中具有受保护而防止篡改的存储器；
第一存储器；和
高速缓存控制器，所述高速缓存控制器具有第一电路，所述第一电路用于以安全从而防止篡改的形式将第二数据存储在所述第一存储器内，所述第二数据对应于第一数据，所述第一数据以纯文本存储在所述高速缓存存储器内以被与所述高速缓存控制器相关联的处理器使用。
2.根据权利要求1所述的电路，其中，所述高速缓存存储器与所述处理器集成在同一集成电路中，且所述第一存储器包括外部存储器。
3.根据权利要求1所述的电路，其中，所述第一电路包括用于计算安全标签的处理器，所述安全标签用于与所述第二数据相关联地被存储且用于验证所述第二数据以防篡改。
4.根据权利要求3所述的电路，其中，所述第一电路包括标索引电路，所述标索引电路用于对所述安全标签标索引以使所述安全标签与对应的第二数据相关联，标索引后的所述安全标签用于存储在所述高速缓存存储器内。
5.根据权利要求3所述的电路，其中，所述第一电路包括标索引电路，所述标索引电路用于对所述安全标签标索引以使所述安全标签与对应的第二数据相关联，标索引后的所述安全标签被存储在所述第一存储器内。
6.根据权利要求2所述的电路，其中，所述第一电路包括用于计算MAC标签的处理器，所述MAC标签与所述第二数据相关联地被存储且用于验证所述第二数据以防篡改。
7.根据权利要求6所述的电路，其中，所述第一电路包括标索引电路，所述标索引电路用于对所述MAC标签标索引以使所述MAC标签与对应的第二数据相关联，标索引后的所述MAC标签被存储在所述高速缓存存储器内。
8.根据权利要求6所述的电路，其中，所述第一电路包括标索引电路，所述标索引电路用于对所述MAC标签标索引以使所述MAC标签与对应的第二数据相关联，标索引后的所述MAC标签被存储在所述第一存储器内。
9.根据权利要求3所述的电路，其中，所述高速缓存存储器为与所述处理器集成在同一集成电路内的存储器，且所述第一存储器包括外部存储器。
10.根据权利要求1所述的电路，其中，所述第一电路包括密码处理器，所述密码处理器用于对所述第一数据加密以形成安全的第一数据，所述安全的第一数据用于在所述第一存储器内作为所述第二数据存储。
11.根据权利要求10所述的电路，其中，所述第一数据和其对应的第二数据被定尺寸从而被高速缓存，使得所述第一数据在所述高速缓存存储器内占据小于所述高速缓存存储器内的存储空间的四分之一。
12.根据权利要求10所述的电路，包括高速缓存刷新电路，所述高速缓存刷新电路用于不时地自动地可逆地保护所述第一数据以形成第一密码数据且用于将所述第一密码数据存储在所述第一存储器内，所述第一密码数据用于当被破译时形成所述第一数据的副本。
13.根据权利要求10所述的电路，包括高速缓存刷新电路，所述高速缓存刷新电路用于响应于刷新事件而保护所述第一数据以形成第一密码数据且用于将所述第一密码数据和第二数据存储在所述第一存储器内，所述第一密码数据用于验证所述第二数据。
14.根据权利要求13所述的电路，包括所述处理器，其中，所述高速缓存存储器为与所述处理器集成在同一集成电路内的存储器，且所述第一存储器包括外部存储器。
15.根据权利要求10所述的电路，其中，所述高速缓存存储器为与所述处理器集成在一起的存储器，且所述第一存储器包括外部存储器。
16.一种电路，包括：
高速缓存存储器，所述高速缓存存储器中具有受保护以防篡改的存储器；
第一存储器；和
高速缓存控制器，所述高速缓存控制器具有第一电路，所述第一电路用于在将第一数据高速缓存在所述高速缓存存储器内之前验证所述第一存储器内的所述第一数据，全部的所述第一数据被验证且以纯文本的形式存储在所述高速缓存存储器内，全部的所述第一数据被定尺寸以用于所述高速缓存控制器的高速缓存过程，其中，每个安全的第一数据被定尺寸而成为所述高速缓存控制器的过程内的数据块。
17.根据权利要求16所述的方法，其中，块由高速缓存行组成。
18.根据权利要求16所述的电路，包括：
高速缓存管理器，所述高速缓存管理器用于以第一尺寸的块移动高速缓存数据，所述第一尺寸被选择成支持所述高速缓存存储器的高效操作，且当所述第一数据为不安全的形式时，一旦经过验证则占据高速缓存存储器的多达一个块。
19.根据权利要求16所述的电路，包括：
高速缓存管理器，所述高速缓存管理器用于以第一尺寸的块移动高速缓存数据，其中，所述高速缓存控制器使所述高速缓存数据和所述第一数据镜像，使得所述高速缓存数据和所述第一数据包括相同的数据内容，所述第一数据为被保护从而用于验证所述第一数据以防篡改的对应的高速缓存数据的安全的版本。
20.一种方法，包括：
高速缓存来自不安全的存储器的数据，包括：
验证所述不安全的存储器内的第一数据；
与所述第一数据对应地将所述第一数据的不安全的版本存储在高速缓存存储器内；和
当刷新高速缓存时，保护所高速缓存的不安全的数据以防篡改且利用受保护的高速缓存的所述不安全的数据更新所述第一数据。
21.一种方法，包括：
将高速缓存数据存储在高速缓存内；
当刷新所述高速缓存时，对所述高速缓存数据加密以形成哈希数据；
与所述高速缓存数据相关联地，将包括所述高速缓存数据的第一数据存储在外部存储器内；以及
与所述第一数据相关联地存储所述哈希数据以用于验证所述第一数据以防篡改。
CN201480078079.8A 2014-04-16 2014-04-16 安全的存储器***及其方法 Pending CN106233266A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CA2014/050382 WO2015157842A1 (en) 2014-04-16 2014-04-16 Secured memory system and method therefor

Publications (1)

Publication Number Publication Date
CN106233266A true CN106233266A (zh) 2016-12-14

Family

ID=54323301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480078079.8A Pending CN106233266A (zh) 2014-04-16 2014-04-16 安全的存储器***及其方法

Country Status (2)

Country Link
CN (1) CN106233266A (zh)
WO (1) WO2015157842A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111492362A (zh) * 2018-01-04 2020-08-04 深圳市汇顶科技股份有限公司 保护由嵌入式微处理器处理的代码不被更改的方法和装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040003246A1 (en) * 2002-06-28 2004-01-01 Compaq Information Technologies Group, L.P. Method and system for secure storage, transmission and control of cryptographic keys
US20060161773A1 (en) * 2005-01-20 2006-07-20 Atsuya Okazaki Microprocessor, a node terminal, a computer system and a program execution proving method
US20070113045A1 (en) * 2005-11-16 2007-05-17 Challener David C System and method for tracking changed LBAs on disk drive
US20080109660A1 (en) * 2006-11-06 2008-05-08 Cisco Technology, Inc. Crpto envelope around a cpu with dram for image protection
US20100199042A1 (en) * 2009-01-30 2010-08-05 Twinstrata, Inc System and method for secure and reliable multi-cloud data replication
CN102103552A (zh) * 2009-12-22 2011-06-22 Nxp股份有限公司 安全高速缓存存储器架构
US20110219241A1 (en) * 2008-12-25 2011-09-08 Kabushiki Kaisha Toshiba Encryption program operation management system and program
US20130067245A1 (en) * 2011-09-13 2013-03-14 Oded Horovitz Software cryptoprocessor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9424266B2 (en) * 2007-10-01 2016-08-23 Microsoft Technology Licensing, Llc Efficient file hash identifier computation
US8990582B2 (en) * 2010-05-27 2015-03-24 Cisco Technology, Inc. Virtual machine memory compartmentalization in multi-core architectures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040003246A1 (en) * 2002-06-28 2004-01-01 Compaq Information Technologies Group, L.P. Method and system for secure storage, transmission and control of cryptographic keys
US20060161773A1 (en) * 2005-01-20 2006-07-20 Atsuya Okazaki Microprocessor, a node terminal, a computer system and a program execution proving method
US20070113045A1 (en) * 2005-11-16 2007-05-17 Challener David C System and method for tracking changed LBAs on disk drive
US20080109660A1 (en) * 2006-11-06 2008-05-08 Cisco Technology, Inc. Crpto envelope around a cpu with dram for image protection
US20110219241A1 (en) * 2008-12-25 2011-09-08 Kabushiki Kaisha Toshiba Encryption program operation management system and program
US20100199042A1 (en) * 2009-01-30 2010-08-05 Twinstrata, Inc System and method for secure and reliable multi-cloud data replication
CN102103552A (zh) * 2009-12-22 2011-06-22 Nxp股份有限公司 安全高速缓存存储器架构
US20130067245A1 (en) * 2011-09-13 2013-03-14 Oded Horovitz Software cryptoprocessor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111492362A (zh) * 2018-01-04 2020-08-04 深圳市汇顶科技股份有限公司 保护由嵌入式微处理器处理的代码不被更改的方法和装置

Also Published As

Publication number Publication date
WO2015157842A1 (en) 2015-10-22

Similar Documents

Publication Publication Date Title
US11088846B2 (en) Key rotating trees with split counters for efficient hardware replay protection
Awad et al. Obfusmem: A low-overhead access obfuscation for trusted memories
EP3379448B1 (en) Method and system for operating a cache in a trusted execution environment
JP4447977B2 (ja) セキュアプロセッサ、およびセキュアプロセッサ用プログラム。
JP4876053B2 (ja) トラステッド・デバイス集積回路
TWI536264B (zh) 交換用於建立安全操作環境之上下文的方法及系統
US9021272B2 (en) Systems and methods for managing cryptographic keys in a secure microcontroller
CN101894224B (zh) 保护客户端平台上的内容
US8839001B2 (en) Infinite key memory transaction unit
US8826035B2 (en) Cumulative integrity check value (ICV) processor based memory content protection
CN109828827A (zh) 一种检测方法、装置及相关设备
US10019603B2 (en) Secured memory system and method therefor
CN105046163B (zh) 保护嵌入式管理程序***中的重要数据结构
CN107092495A (zh) 平台固件铠装技术
JP7464586B2 (ja) メモリ完全性チェックのための完全性ツリー
WO2017000648A1 (zh) 一种被加固软件的认证方法及装置
EP3271828B1 (en) Cache and data organization for memory protection
CN104883256A (zh) 一种抵抗物理攻击和***攻击的密钥保护方法
GB2528780A (en) Security against memory replay attacks in computing systems
JP5316592B2 (ja) セキュアプロセッサ用プログラム
KR101656092B1 (ko) 비동기적인 인증을 갖는 보안 컴퓨팅 시스템
JP5365664B2 (ja) セキュアプロセッサ
CN106233266A (zh) 安全的存储器***及其方法
CN103336919A (zh) 实现仪表加密验证控制功能的***和方法
US20060020785A1 (en) Secure distribution of a video card public key

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161214