CN106206306B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN106206306B CN106206306B CN201510225524.5A CN201510225524A CN106206306B CN 106206306 B CN106206306 B CN 106206306B CN 201510225524 A CN201510225524 A CN 201510225524A CN 106206306 B CN106206306 B CN 106206306B
- Authority
- CN
- China
- Prior art keywords
- layer
- area
- amorphous silicon
- silicon layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种鳍式场效应晶体管及其形成方法,包括:提供半导体衬底,半导体衬底表面形成有鳍部和隔离层;在隔离层表面形成横跨鳍部的伪栅结构;在所述隔离层表面形成介质层,介质层的表面与伪栅结构表面齐平;去除伪栅结构,形成凹槽;在凹槽内壁表面依次形成栅介质层、功函数层和非晶硅层,所述非晶硅层包括沿半导体衬底表面平行排列的第一区域、第二区域;刻蚀非晶硅层,形成阶梯非晶硅层,使阶梯非晶硅层的第一区域、第二区域分别具有不同的高度;进行退火处理,使位于阶梯非晶硅层的第一区域、第二区域下方的功函数层分别具有不同的功函数;去除阶梯非晶硅层,在功函数层表面形成金属栅极。上述方法有利于提高形成的鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种鳍式场效应晶体管及其形成方法。
背景技术
随着半导体工艺技术的不断发展,工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,以获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,鳍式场效应晶体管(Fin FET)作为一种多栅器件得到了广泛的关注。
图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。
如图1所示,包括:半导体衬底10,所述半导体衬底10上形成有凸出的鳍部20,鳍部20一般是通过对半导体衬底10刻蚀后得到的;介质层30,覆盖所述半导体衬底10的表面以及鳍部20的侧壁的一部分;栅极结构,横跨在所述鳍部20上,覆盖所述鳍部20的部分顶部和侧壁,栅极结构包括栅介质层41和位于栅介质层上的栅极42。对于鳍式场效应晶体管,鳍部20的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区域,即具有多个栅,有利于增大驱动电流,改善器件性能。所述栅极结构可以同时横跨一个或两个以上的鳍部。
现有技术形成的鳍式场效应晶体管的性能还有待进一步的提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法,提高形成的鳍式场效应晶体管的性能。
为解决上述问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:提供半导体衬底,所述半导体衬底表面形成有鳍部和隔离层,所述隔离层表面低于鳍部的顶部表面且覆盖鳍部的部分侧壁;在所述隔离层表面形成横跨鳍部的伪栅结构,所述伪栅结构覆盖鳍部的顶部和侧壁;在所述隔离层表面形成介质层,所述介质层的表面与伪栅结构表面齐平;去除所述伪栅结构,形成凹槽;在所述凹槽内壁表面依次形成栅介质层、位于栅介质层上的功函数层和位于所述功函数层上的非晶硅层,所述非晶硅层表面与介质层表面齐平,所述非晶硅层包括沿半导体衬底表面平行排列的第一区域、第二区域;刻蚀所述非晶硅层,形成阶梯非晶硅层,使所述阶梯非晶硅层的第一区域、第二区域分别具有不同的高度;进行退火处理,使位于所述阶梯非晶硅层的第一区域、第二区域下方的功函数层分别具有不同的功函数;去除所述阶梯非晶硅层,在所述功函数层表面形成金属栅极。
可选的,所述非晶硅层还包括第三区域;刻蚀所述非晶硅层,形成阶梯非晶硅层,所述阶梯非晶硅层的第一区域、第二区域和第三区域分别具有不同的高度;退火处理之后,所述阶梯非晶硅层的第一区域、第二区域和第三区域下方的功函数层分别具有不同的功函数。
可选的,形成所述阶梯非晶硅层的方法包括:在所述介质层和非晶硅层上形成第一掩膜层,所述第一掩膜层暴露出非晶硅层的第一区域的表面;刻蚀所述非晶硅层的第一区域,使所述第一区域高度下降,然后去除第一掩膜层;去除所述第一掩膜层之后,在所述介质层和非晶硅层上形成第二掩膜层,所述第二掩膜层暴露出非晶硅层的第二区域的表面;刻蚀所述非晶硅层的第二区域,使所述第二区域高度下降,并且,所述第一区域与第二区域的高度不同;去除所述第二掩膜层。
可选的,形成所述阶梯非晶硅层的方法包括:在所述介质层和非晶硅层上形成第一掩膜层,所述第一掩膜层暴露出非晶硅层的第一区域的表面;刻蚀所述非晶硅层的第一区域,使所述第一区域高度下降,然后去除第一掩膜层;去除所述第一掩膜层之后在所述介质层和非晶硅层上形成第二掩膜层,所述第二掩膜层暴露出非晶硅层的第一区域和第二区域的表面;刻蚀所述非晶硅层的第一区域和第二区域,使所述第一区域和第二区域高度同时下降;去除所述第二掩膜层。
可选的,所述第一掩膜层的材料为光刻胶层,所述第二掩膜层的材料为光刻胶层。
可选的,所述阶梯非晶硅层的第一区域宽度为1nm~10nm,第二区域宽度为1nm~10nm,第三区域宽度为1nm~10nm。
可选的,所述第一区域高度小于第二区域高度,所述第二区域高度小于第三区域高度。
可选的,所述第一区域高度与第二区域高度之间的高度差为1nm~10nm,所述第二区域高度与第三区域高度之间的高度差为1nm~10nm。
可选的,所述功函数层的材料为TiN。
可选的,采用原子层沉积工艺形成所述功函数层。
可选的,所述退火处理采用微波退火工艺,温度为200℃~500℃,微波频率为1GHz~10GHz,功率为1kW~10kW,时间为10s~600s。
可选的,所述退火处理采用快速热退火工艺,温度为100℃~1000℃,时间为1s~600s。
可选的,所述退火处理在NH3、N2O或NO氛围下进行。
可选的,形成所述栅介质层、功函数层和非晶硅层的方法包括:在所述凹槽内壁表面以及介质层表面依次形成栅介质材料层、位于栅介质材料层表面的功函数层、位于功函数层表面且填充满所述凹槽的非晶硅材料层;以所述介质层为停止层,对所述非晶硅材料层、功函数材料层和栅介质材料层进行平坦化,去除位于介质层表面的非晶硅材料层、功函数材料层和栅介质材料层,形成位于凹槽内的栅介质层、功函数层和非晶硅层,且所述非晶硅层的表面与介质层表面齐平。
可选的,采用湿法刻蚀工艺去除所述阶梯非晶硅层。
可选的,所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。
可选的,所述栅介质层的材料为氧化铪、氧化锆、氧化铝、氧化镧或硅氧化铪;所述金属栅极的材料为Al、Au、Cu、W、Ti或Ta。
可选的,所述伪栅结构包括伪栅介质层和位于伪栅介质层表面的伪栅极。
可选的,所述伪栅介质层的材料为氧化硅,所述伪栅极的材料为多晶硅。
为解决上述问题,本发明的技术方案还提供一种采用上述方法形成的鳍式场效应晶体管,包括:半导体衬底;位于所述半导体衬底表面的鳍部和隔离层,所述隔离层表面低于鳍部的顶部表面且覆盖鳍部的部分侧壁;位于所述隔离层表面且覆盖部分鳍部的介质层,所述介质层内具有凹槽,暴露出部分鳍部及鳍部两侧的部分隔离层;位于所述凹槽内壁表面的栅介质层、位于栅介质层上的功函数层和位于所述功函数层表面且填充满所述凹槽的金属栅极,所述金属栅极包括沿半导体衬底表面平行排列的第一区域、第二区域,所述金属栅极的第一区域、第二区域下方的功函数层分别具有不同的功函数。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案提出一种鳍式场效应晶体管的形成方法,在形成横跨鳍部的伪栅结构之后,形成与伪栅结构表面齐平的介质层,然后去除所述伪栅结构,形成凹槽;在所述凹槽内形成栅介质层、位于栅介质层表面的功函数层和位于功函数层表面的非晶硅层,所述非晶硅层具有第一区域和第二区域;然后刻蚀所述非晶硅层,使第一区域和第二区域具有不同的高度,形成阶梯非晶硅层;然后进行退火处理,使得阶梯非晶硅层第一区域和第二区域下方的功函数层分别具有不同的功函数;然后去除所述阶梯非晶硅层,在功函数层表面形成金属栅极。由于金属栅极下方的不同区域的功函数层具有不同的功函数,从而使得不同区域的金属栅极对下方的鳍部(即沟道区域)具有不同的控制能力,增强所述栅极结构对晶体管沟道区域的控制能力,从而改善源漏穿通漏电流问题,提高形成的鳍式场效应晶体管的性能。
进一步,所述非晶硅层还可以包括第三区域,并且使得刻蚀非晶硅层形成的阶梯非晶硅层的第一区域、第二区域和第三区域分别具有不同的高度,然后进行退火处理后,使得第一区域、第二区域和第三区域下方的功函数层具有不同的功函数,后续去除阶梯非晶硅层,并形成金属栅极之后,金属栅极下方的功函数层具有三个不同的功函数,从而可以进一步提高对晶体管不同区域的沟道区的控制能力,进一步提高鳍式场效应晶体管的性能。
进一步,可以采用微波退火工艺或快速热退火工艺进行所述退火处理。在上述退火处理过程中,会在所述功函数层内产生氧空穴,由于阶梯非晶硅层的第一区域、第二区域和第三区域的厚度不同,导致第一区域、第二区域和第三区域下方的功函数层分别具有不同的外环境,从而在第一区域、第二区域和第三区域下方的功函数内产生不同数量的氧空穴,从而使得第一区域、第二区域和第三区域下方的功函数具有不同的功函数。从而可以通过调整阶梯非晶硅层各个区域的高度,调整下方的功函数层的功函数,工艺步骤简单,易于实现。
本发明的技术方案提供一种鳍式场效应晶体管,包括半导体衬底、位于半导体衬底表面的鳍部和隔离层;位于隔离层表面且覆盖部分鳍部的介质层,所述介质层内具有凹槽;位于所述凹槽内壁表面的栅介质层、位于栅介质层上的功函数层和位于所述功函数层表面的金属栅极,所述金属栅极包括沿半导体衬底表面平行排列的第一区域、第二区域,所述金属栅极的第一区域、第二区域下方的功函数层分别具有不同的功函数,所以不同区域的金属栅极对下方的鳍部(即沟道区域)具有不同的控制能力,可以增强所述栅极结构对晶体管沟道区域的控制能力,从而改善源漏穿通漏电流问题,提高形成的鳍式场效应晶体管的性能。
附图说明
图1是本发明的现有技术的鳍式场效应晶体管的结构示意图;
图2至图16是本发明的实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
现有技术形成的鳍式场效应晶体管的栅极结构通常包括栅介质层41(请参考图1)和位于栅介质层41上的栅极42(请参考图1),其中栅介质层41通常采用高K介质材料,例如氧化铪、氧化锆、氧化镧或氧化铝等;而栅极42一般采用金属材料,例如钨、金、铝或银等。现有技术通常在栅介质层41和栅极42之间还会形成功函数层,用来进一步调节鳍式场效应晶体管的栅极功函数。现有技术形成的鳍式场效应晶体管的栅极42和功函数层通常各采用一种金属材料形成,功函数较为单一,导致栅极结构对沟道区域的控制力不够,所述鳍式场效应晶体管经常会出现源漏穿通漏电流问题。
本发明的实施例中,在形成栅介质层以及位于栅介质层表面的功函数层之后,在所述功函数层表面形成阶梯非晶硅层,所述阶梯非晶硅层具有第一区域、第二区域和第三区域,分别具有不同的厚度,然后进行退火处理,使得第一区域、第二区域和第三区域下方的功函数层分别具有不同的功函数,然后去除所述阶梯非晶硅层,在功函数层表面形成金属栅极。从而使得形成的鳍式场效应晶体管的栅极结构不同区域具有不同的功函数,可以提高栅极结构对沟道区域的控制力,改善鳍式场效应晶体管的源漏穿通漏电流问题。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
请参考图2,提供半导体衬底100。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料,所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型,因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中,所述半导体衬底100为单晶硅衬底。
后续在所述半导体衬底100上形成鳍式场效应晶体管。
请参考图3,在所述半导体衬底100上形成鳍部101之后,在半导体衬底100表面形成隔离层200,所述隔离层200表面低于鳍部101的顶部表面且覆盖鳍部101的部分侧壁。
本实施例中,形成所述鳍部101的方法包括:在所述半导体衬底100表面形成掩膜层,所述掩膜层覆盖部分半导体衬底100;以所述掩膜层为掩膜刻蚀所述半导体衬底100,形成鳍部。
可以采用干法刻蚀工艺刻蚀所述半导体衬底100,本实施例中,所述干法刻蚀工艺为等离子体刻蚀工艺,采用的刻蚀气体为HBr和Cl2的混合气体作为刻蚀气体,O2作为缓冲气体,其中HBr的流量为50sccm~1000sccm,Cl2的流量为50sccm~1000sccm,O2的流量为5sccm~20sccm,压强为5mTorr~50mTorr,功率为400W~750W,O2的气体流量为5sccm~20sccm,温度为40℃~80℃,偏置电压为100V~250V。本实施例中,以形成一个鳍部101作为示例,在本发明的其他实施例中,可以根据实际需要形成多个鳍部。
所述鳍部101的高度为20nm~50nm,宽度为15nm~40nm,可以根据实际需要调整所述鳍部101的尺寸。
在本发明的其他实施例中,还可以在所述半导体衬底100上形成外延层之后,刻蚀所述外延层以形成所述鳍部101。
所述隔离层200的形成方法包括:在所述半导体衬底100表面形成隔离材料层,所述隔离材料层覆盖鳍部101;对所述隔离材料层进行平坦化,使所述隔离材料层的表面与鳍部101的顶部表面齐平;对所述隔离材料层进行回刻蚀,形成隔离层,使所述隔离层200的表面低于鳍部101的顶部表面,暴露出鳍部101的顶面和部分侧壁。
所述隔离层200的材料可以是氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料。所述隔离层200作为相邻鳍部101之间以及后续形成的栅极结构与半导体衬底100之间的隔离结构。
请参考图4至图6,在所述隔离层200表面形成横跨鳍部101的伪栅结构300,所述伪栅结构300覆盖部分鳍部101的顶部和侧壁。图4为沿所述伪栅结构垂直于鳍部101方向的剖面示意图;图5为沿图4中割线AA’的剖面示意图;图6为沿图4中割线BB’的剖面侧视示意图。
所述伪栅结构300包括:伪栅介质层和位于伪栅介质层表面的伪栅极(图中未示出)。其中,所述伪栅介质层的材料可以为氧化硅,所述伪栅极的材料可以为多晶硅。
形成所述伪栅结构300的方法包括:在所述隔离层200、鳍部101表面依次形成伪栅介质材料层和位于伪栅介质材料层表面的伪栅极材料层之后,在所述伪栅极材料层表面形成图形化掩膜层,所述图形化掩膜层覆盖部分伪栅极材料层;以所述图形化掩膜层为掩膜,刻蚀所述伪栅极材料层、伪栅介质材料层,形成横跨鳍部101的伪栅结构300。
本实施例中,在形成所述伪栅结构300之后,还包括对所述伪栅结构300两侧的鳍部101内进行重掺杂离子注入,形成源漏极。
请参考图7至图8,在所述隔离层200表面形成介质层400,所述介质层400的表面与伪栅结构300表面齐平。图7为在图5基础上形成介质层400后的示意图;图8为在图6基础上形成介质层400后的示意图。
所述介质层400的材料为氧化硅、碳氧化硅、氮氧化硅等绝缘介质材料。形成所述介质层400的方法包括:在所述隔离层200上沉积介质材料层,所述介质材料层覆盖隔离层200、鳍部101以及伪栅结构300;以所述伪栅结构300作为停止层,对所述介质材料层进行平坦化,形成介质层400,使形成的介质层400的表面与伪栅结构300顶部表面齐平。
请参考图9至图10,去除所述伪栅结构300(请参考图7),形成凹槽301。图9为在图7基础上去除所述伪栅结构300之后的剖面示意图;图10为在图8基础上去除伪栅结构300之后的剖面侧视示意图。
可以采用干法或湿法刻蚀工艺去除所述伪栅结构300,形成凹槽301,所述凹槽301暴露出部分鳍部101的顶部和侧壁,以及位于所述鳍部101两侧的部分隔离层200的表面。
后续在所述凹槽301内形成鳍式场效应晶体管的高K金属栅结构。
如非特别说明,本实施例的后续描述所参考的附图均是以图9为基础的剖面示意图。
请参考图11,在所述凹槽301(请参考图9)内壁表面依次形成栅介质层302、位于栅介质层302上的功函数层303和位于所述功函数层303上的非晶硅层304,所述非晶硅层304表面与介质层400表面齐平,所述非晶硅层304包括沿半导体衬底100表面平行排列的第一区域I、第二区域II。
形成所述栅介质层302、功函数层303和非晶硅层304的方法包括:在所述凹槽301内壁表面以及介质层400表面依次形成栅介质材料层、位于栅介质材料层表面的功函数材料层、位于功函数材料层表面且填充满所述凹槽301的非晶硅材料层;以所述介质层400为停止层,对所述非晶硅材料层、功函数材料层和栅介质材料层进行平坦化,去除位于介质层400表面的非晶硅材料层、功函数材料层和栅介质材料层,形成栅介质层302、功函数层303和非晶硅层304,且所述非晶硅层304的表面与介质层400表面齐平。
所述栅介质层302的材料为氧化铪、氧化锆、氧化铝、氧化镧或硅氧化铪等高K介质材料。可以采用化学气相沉积工艺或原子层沉积工艺形成所述栅介质材料层。
所述功函数层303的材料为TiN。本实施例中,采用原子层沉积工艺形成所述功函数材料层,具体的,具体的,所述原子层沉积工艺采用的硅源气体可以是SiH4或SiH2Cl2等含硅气体中的一种或几种,氮源气体为含氮类气体,例如NH3,所述硅源气体的流量为50sccm~200sccm,所述氮源气体的流量为50sccm~200sccm,所述原子层沉积的反应温度为200℃到500℃。采用上述原子层沉积工艺形成所述功函数材料层,可以较为准确的控制形成的功函数材料层的厚度,并且,提高所述功函数材料层的沉积质量,提高形成的功函数层303的质量。本实施例中,所述功函数材料层的厚度为1nm~5nm。在本发明的其他实施例中,可以根据具体的器件性能要求,调整所述功函数材料层的厚度。
所述非晶硅材料层的形成方法可以是化学气相沉积工艺、物理气相沉积工艺或液相外延工艺等。
本实施例中,采用化学机械研磨工艺对所述非晶硅材料层、功函数材料层和栅介质材料层进行平坦化,形成所述非晶硅层304、功函数层303和栅介质层302。在本发明的其他实施例中,还可以采用刻蚀工艺进行上述平坦化处理。
所述非晶硅层304包括相邻的第一区域I和第二区域II,本实施例中,所述非晶硅层304还包括第三区域III。在本发明的其他实施例中,所述非晶硅层304还可以包括更多的区域。
所述非晶硅层304的第一区域I、第二区域II和第三区域III的宽度可以各不相同,所述非晶硅层304的第一区域I宽度为1nm~10nm,第二区域II宽度为1nm~10nm,第三区域II宽度为1nm~10nm。本实施例中,所述第一区域I、第二区域II和第三区域II的宽度相同,均为非晶硅层304总宽度的1/3。
请参考图12,在所述介质层400和非晶硅层304上形成第一掩膜层501,所述第一掩膜层501暴露出非晶硅层304的第一区域I的表面。
所述第一掩膜层501的材料可以是氮化硅、氧化硅或光刻胶等掩膜材料。本实施例中,所述第一掩膜层501的材料为光刻胶。由于所述第一区域I的宽度较小,为了增大后续刻蚀所述第一区域I的工艺窗口,所述第一掩膜层501还暴露出靠近所述第一区域I一侧的介质层400的表面。
本实施例中,形成所述第一掩膜层501的方法包括:在所述介质层400、非晶硅层304、栅介质层302和功函数层303表面形成光刻胶层之后,对所述光刻胶层进行曝光显影,形成图形化光刻胶层作为第一掩膜层501,暴露出第一区域I的表面。
请参考图13,刻蚀所述非晶硅层304的第一区域I,使所述第一区域I高度下降,然后去除所述第一掩膜层501(请参考图12)。
采用干法刻蚀工艺对所述非晶硅层304的第一区域I进行刻蚀。本实施例中,所述干法刻蚀工艺采用的刻蚀气体包括HBr和Cl2,O2作为缓冲气体,其中HBr的流量为50sccm~1000sccm,Cl2的流量为50sccm~1000sccm,O2的流量为5sccm~20sccm,压强为5mTorr~50mTorr,功率为400W~750W,O2的气体流量为5sccm~20sccm,温度为40℃~80℃,偏置电压为100V~250V。上述干法刻蚀工艺具有较高的刻蚀选择性和各向异性,使得仅对非晶硅层304的第一区域I进行纵向刻蚀。
本实施例中,对所述第一区域I进行刻蚀的深度为1nm~10nm,使所述第一区域I的高度低于第二区域II、第三区域III高度。
请参考图14,在所述介质层400和非晶硅层304上形成第二掩膜层502,所述第二掩膜层502暴露出非晶硅层403的第一区域I和第二区域II的表面。
所述第二掩膜层502的材料可以是氮化硅、氧化硅或光刻胶等掩膜材料。本实施例中,所述第二掩膜层502的材料为光刻胶。由于所述第一区域I和第二区域II的宽度较小,为了增大后续刻蚀所述第二区域II的工艺窗口,所述第二掩膜层502还暴露出靠近所述第一区域I一侧的介质层400的表面。
本实施例中,形成所述第二掩膜层502的方法包括:在所述介质层400、非晶硅层304、栅介质层302和功函数层303表面形成光刻胶层之后,对所述光刻胶层进行曝光显影,形成图形化光刻胶层作为第二掩膜层502,暴露出第一区域I和第二区域II的表面。
请参考图15,刻蚀所述非晶硅层304(请参考图14)的第一区域I和第二区域II,使所述第一区域I和第二区域II高度同时下降,形成阶梯非晶硅层304a,然后去除所述第二掩膜层502(请参考图14)。
采用干法刻蚀工艺对所述第一区域I和第二区域II同时进行刻蚀。本实施例中,所述干法刻蚀工艺采用的刻蚀气体包括HBr和Cl2,O2作为缓冲气体,其中HBr的流量为50sccm~1000sccm,Cl2的流量为50sccm~1000sccm,O2的流量为5sccm~20sccm,压强为5mTorr~50mTorr,功率为400W~750W,O2的气体流量为5sccm~20sccm,温度为40℃~80℃,偏置电压为100V~250V。上述干法刻蚀工艺具有较高的刻蚀选择性和各向异性,使得仅对非晶硅层304的第一区域I和第二区域II进行纵向刻蚀。
由于所述干法刻蚀工艺同时对第一区域I和第二区域II进行刻蚀,使得所述第一区域I的高度继续下降,最终使得所述第一区域I的高度小于第二区域II的高度,所述第二区域II的高度小于第三区域III的高度,形成阶梯非晶硅层304a。
本实施例中,对所述第一区域I和第二区域II同时刻蚀的深度为1nm~10nm。最终使得第一区域I高度与第二区域II高度之间的高度差为1nm~10nm,所述第二区域II高度与第三区域III高度之间的高度差为1nm~10nm。
在本发明的其他实施例中,所述第二掩膜层502(请参考图14)可以仅暴露出非晶硅层304的第二区域II表面,后续以所述第二掩膜层502为掩膜,仅对第二区域II进行纵向刻蚀,使得第二区域II的高度大于或小于第一区域I的高度。
在本发明的其他实施例中,还可以对第三区域III进行刻蚀,降低所述第三区域III的高度。
本实施例中,所述阶梯非晶硅层304a中,第一区域I、第二区域II和第三区域III的高度依次升高。在本发明的其他实施例中,可以仅要求所述阶梯非晶硅层304a的第一区域I、第二区域II和第三区域III分别具有不同的高度,对高低顺序并没有严格的限定,可以根据具体器件的性能要求进行设置。
在本发明的其他实施例中,所述非晶硅层304可以仅包括第一区域I和第二区域II,此时,仅需要对第一区域I或第二区域II进行刻蚀,使所述第一区域I和第二区域II具有不同的高度。
形成所述阶梯非晶硅层304a之后,进行退火处理,使位于所述阶梯非晶硅层304a的第一区域I、第二区域II下方的功函数层303分别具有不同的功函数。
本实施例中,所述阶梯非晶硅层304a还包括第三区域III,所述退火处理使得所述第一区域I、第二区域II和第三区域III下方的功函数层303分别具有不同的功函数。
可以采用微波退火工艺或快速热退火工艺进行所述退火处理。本实施例中,采用所述微波退火工艺进行退火处理,所述微波退火工艺的温度为200℃~500℃,微波频率为1GHz~10GHz,功率为1kW~10kW,时间为10s~600s。
在本发明的其他实施例中,采用快速热退火工艺进行所述退火处理,所述快速热退火的温度为100℃~1000℃,时间为1s~600s。
上述退火工艺可以在NH3、N2O或NO氛围下进行。
在上述退火过程中,会在所述功函数层303内产生氧空穴,由于阶梯非晶硅层304a的第一区域I、第二区域II和第三区域III的厚度不同,导致第一区域I、第二区域II和第三区域III下方的功函数层303分别具有不同的外环境,从而在第一区域I、第二区域II和第三区域III下方的功函数303产生不同数量的氧空穴,从而使得第一区域I、第二区域II和第三区域III下方的功函数303具有不同的功函数。本实施例中,所述阶梯非晶硅层304a的第一区域I、第二区域II和第三区域III的厚度依次升高,在所述第一区域I、第二区域II和第三区域III下方的功函数层303的功函数逐渐减小。
通过调整所述阶梯非晶硅层304a的第一区域I、第二区域II和第三区域III的高度,可以分别调整位于所述第一区域I、第二区域II和第三区域III下方的功函数层303的功函数,使得位于不同区域下方的功函数层303具有不同的功函数,从而更有利于增强对鳍式场效应晶体管的沟道区域的控制能力,提高晶体管的性能。第一区域I、第二区域II和第三区域III之间的高度差,决定了第一区域I、第二区域II和第三区域III下方的不同区域的功函数层303之间的功函数差异大小,所述高度差越大,对应区域的功函数层303之间的功函数差异越大。
请参考图16,去除所述阶梯非晶硅层304a(请参考图15),在所述功函数层303表面形成金属栅极305。
采用湿法刻蚀工艺去除所述阶梯非晶硅层304a,具体的,所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。所述湿法刻蚀工艺具有较高的刻蚀选择性,不会对功函数层303以及介质层400造成损伤。
去除所述阶梯非晶硅层304a之后,形成凹槽,在所述凹槽内沉积金属材料,所述金属材料填充满所述凹槽并覆盖介质层400表面,然后对所述金属材料进行平坦化,去除高于介质层400的部分金属材料,形成位于凹槽内的功函数层303表面的金属栅极305。所述金属栅极305、功函数层303以及栅介质层302构成鳍式场效应晶体管的栅极结构。
可以采用化学气相沉积工艺、物理气相沉积工艺和溅射工艺形成所述金属材料。所述金属材料可以为Al、Au、Cu、W、Ti或Ta。
与所述阶梯非晶硅层304a(请参考图15)相对应,所述金属栅极305也包括第一区域I、第二区域II和第三区域III,且所述金属栅极305的第一区域I、第二区域II和第三区域III下方的功函数层303分别具有不同的功函数,所以不同区域的金属栅极305对下方的鳍部101(即沟道区域)具有不同的控制能力,增强所述栅极结构对晶体管沟道区域的控制能力,从而改善源漏穿通漏电流问题,提高形成的鳍式场效应晶体管的性能。
本发明的实施例还提供一种采用上述方法形成的鳍式场效应晶体管。
请参考图16,所述鳍式场效应晶体管包括:半导体衬底100;位于所述半导体衬底100表面的鳍部101和隔离层200,所述隔离层200表面低于鳍部101的顶部表面且覆盖鳍部101的部分侧壁;位于所述隔离层200表面且覆盖部分鳍部101的介质层400,所述介质层400内具有凹槽,暴露出部分鳍部101及鳍部101两侧的部分隔离层200;位于所述凹槽内壁表面的栅介质层302、位于栅介质层302上的功函数层303和位于所述功函数层303表面且填充满所述凹槽的金属栅极305,所述金属栅极305包括沿半导体衬底100表面平行排列的第一区域I、第二区域II,所述金属栅极305的第一区域I、第二区域II下方的功函数层303分别具有不同的功函数。
所述鳍部101的高度为20nm~50nm,宽度为15nm~40nm,可以根据实际需要调整所述鳍部101的尺寸。
所述隔离层200的材料可以是氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料。所述隔离层200作为相邻鳍部101之间以及栅极结构与半导体衬底100之间的隔离结构。
所述鳍式场效应管还包括位于凹槽两侧的鳍部101内的源漏极。
所述介质层400的材料为氧化硅、碳氧化硅、氮氧化硅等绝缘介质材料。
所述栅介质层302的材料为氧化铪、氧化锆、氧化铝、氧化镧或硅氧化铪等高K介质材料所述功函数层303的材料为TiN。本实施例中,所述功函数材料层的厚度为1nm~5nm。在本发明的其他实施例中,可以根据具体的器件性能要求,调整所述功函数材料层的厚度。
所述金属栅极305的材料可以为Al、Au、Cu、W、Ti或Ta。本实施例中,所述金属栅极305还包括第三区域III,所述金属栅极305的第一区域I、第二区域II和第三区域III下方的功函数层303分别具有不同的功函数。
所述金属栅极305的第一区域I、第二区域II和第三区域III下方的功函数层303分别具有不同的功函数,所以不同区域的金属栅极305对下方的鳍部101(即沟道区域)具有不同的控制能力,增强所述栅极结构对晶体管沟道区域的控制能力,从而改善源漏穿通漏电流问题,提高形成的鳍式场效应晶体管的性能。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面形成有鳍部和隔离层,所述隔离层表面低于鳍部的顶部表面且覆盖鳍部的部分侧壁;
在所述隔离层表面形成横跨鳍部的伪栅结构,所述伪栅结构覆盖鳍部的顶部和侧壁;
在所述隔离层表面形成介质层,所述介质层的表面与伪栅结构表面齐平;
去除所述伪栅结构,形成凹槽;
在所述凹槽内壁表面依次形成栅介质层、位于栅介质层上的功函数层和位于所述功函数层上的非晶硅层,所述非晶硅层表面与介质层表面齐平,所述非晶硅层包括沿半导体衬底表面平行排列的第一区域、第二区域;
刻蚀所述非晶硅层,形成阶梯非晶硅层,使所述阶梯非晶硅层的第一区域、第二区域分别具有不同的高度;
进行退火处理,使位于所述阶梯非晶硅层的第一区域、第二区域下方的功函数层分别具有不同的功函数;
去除所述阶梯非晶硅层,在所述功函数层表面形成金属栅极。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述非晶硅层还包括第三区域;刻蚀所述非晶硅层,形成阶梯非晶硅层,所述阶梯非晶硅层的第一区域、第二区域和第三区域分别具有不同的高度;退火处理之后,所述阶梯非晶硅层的第一区域、第二区域和第三区域下方的功函数层分别具有不同的功函数。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述阶梯非晶硅层的方法包括:在所述介质层和非晶硅层上形成第一掩膜层,所述第一掩膜层暴露出非晶硅层的第一区域的表面;刻蚀所述非晶硅层的第一区域,使所述第一区域高度下降,然后去除第一掩膜层;去除所述第一掩膜层之后,在所述介质层和非晶硅层上形成第二掩膜层,所述第二掩膜层暴露出非晶硅层的第二区域的表面;刻蚀所述非晶硅层的第二区域,使所述第二区域高度下降,并且,所述第一区域与第二区域的高度不同;去除所述第二掩膜层。
4.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述阶梯非晶硅层的方法包括:在所述介质层和非晶硅层上形成第一掩膜层,所述第一掩膜层暴露出非晶硅层的第一区域的表面;刻蚀所述非晶硅层的第一区域,使所述第一区域高度下降,然后去除第一掩膜层;去除所述第一掩膜层之后在所述介质层和非晶硅层上形成第二掩膜层,所述第二掩膜层暴露出非晶硅层的第一区域和第二区域的表面;刻蚀所述非晶硅层的第一区域和第二区域,使所述第一区域和第二区域高度同时下降;去除所述第二掩膜层。
5.根据权利要求3或4所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一掩膜层的材料为光刻胶层,所述第二掩膜层的材料为光刻胶层。
6.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,所述阶梯非晶硅层的第一区域宽度为1nm~10nm,第二区域宽度为1nm~10nm,第三区域宽度为1nm~10nm。
7.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一区域高度小于第二区域高度,所述第二区域高度小于第三区域高度。
8.根据权利要求2所述的鳍式场效应晶体管的形成方法,其特征在于,所述第一区域高度与第二区域高度之间的高度差为1nm~10nm,所述第二区域高度与第三区域高度之间的高度差为1nm~10nm。
9.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述功函数层的材料为TiN。
10.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,采用原子层沉积工艺形成所述功函数层。
11.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述退火处理采用微波退火工艺,温度为200℃~500℃,微波频率为1GHz~10GHz,功率为1kW~10kW,时间为10s~600s。
12.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述退火处理采用快速热退火工艺,温度为100℃~1000℃,时间为1s~600s。
13.根据权利要求11或12所述的鳍式场效应晶体管的形成方法,其特征在于,所述退火处理在NH3、N2O或NO氛围下进行。
14.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,形成所述栅介质层、功函数层和非晶硅层的方法包括:在所述凹槽内壁表面以及介质层表面依次形成栅介质材料层、位于栅介质材料层表面的功函数层、位于功函数层表面且填充满所述凹槽的非晶硅材料层;以所述介质层为停止层,对所述非晶硅材料层、功函数材料层和栅介质材料层进行平坦化,去除位于介质层表面的非晶硅材料层、功函数材料层和栅介质材料层,形成位于凹槽内的栅介质层、功函数层和非晶硅层,且所述非晶硅层的表面与介质层表面齐平。
15.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,采用湿法刻蚀工艺去除所述阶梯非晶硅层。
16.根据权利要求15所述的鳍式场效应晶体管的形成方法,其特征在于,所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液。
17.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述栅介质层的材料为氧化铪、氧化锆、氧化铝、氧化镧或硅氧化铪;所述金属栅极的材料为Al、Au、Cu、W、Ti或Ta。
18.根据权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述伪栅结构包括伪栅介质层和位于伪栅介质层表面的伪栅极。
19.根据权利要求18所述的鳍式场效应晶体管的形成方法,其特征在于,所述伪栅介质层的材料为氧化硅,所述伪栅极的材料为多晶硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510225524.5A CN106206306B (zh) | 2015-05-05 | 2015-05-05 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510225524.5A CN106206306B (zh) | 2015-05-05 | 2015-05-05 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106206306A CN106206306A (zh) | 2016-12-07 |
CN106206306B true CN106206306B (zh) | 2019-07-02 |
Family
ID=57458013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510225524.5A Active CN106206306B (zh) | 2015-05-05 | 2015-05-05 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106206306B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111627860B (zh) * | 2019-02-28 | 2023-10-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111697072B (zh) * | 2019-03-13 | 2023-12-12 | 联华电子股份有限公司 | 半导体结构及其制作工艺 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1855545A (zh) * | 2005-04-29 | 2006-11-01 | 三星电子株式会社 | Mos晶体管、cmos集成电路器件及相关制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8921178B2 (en) * | 2012-05-16 | 2014-12-30 | Renesas Electronics Corporation | Semiconductor devices with self-aligned source drain contacts and methods for making the same |
-
2015
- 2015-05-05 CN CN201510225524.5A patent/CN106206306B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1855545A (zh) * | 2005-04-29 | 2006-11-01 | 三星电子株式会社 | Mos晶体管、cmos集成电路器件及相关制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106206306A (zh) | 2016-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI705501B (zh) | 半導體元件及其製造方法 | |
CN106684144B (zh) | 半导体结构的制造方法 | |
CN104979198B (zh) | 鳍式场效应晶体管的形成方法 | |
CN105470132B (zh) | 鳍式场效应管的形成方法 | |
US7005330B2 (en) | Structure and method for forming the gate electrode in a multiple-gate transistor | |
CN106158860B (zh) | 半导体结构及其制造方法 | |
CN107968118A (zh) | 鳍式场效应管及其形成方法 | |
CN107346762A (zh) | 鳍式场效应管的形成方法 | |
CN106653691A (zh) | 半导体结构的制造方法 | |
CN103779226A (zh) | 准纳米线晶体管及其制造方法 | |
CN109427664A (zh) | 半导体结构及其形成方法 | |
US20220037520A1 (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
CN109994547A (zh) | 半导体器件及其形成方法 | |
WO2015089952A1 (zh) | 制备准soi源漏多栅器件的方法 | |
CN105448730B (zh) | 半导体结构及其形成方法 | |
CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN107591438A (zh) | 半导体器件及其形成方法 | |
CN108288647A (zh) | 环栅纳米线场效应晶体管及其制备方法 | |
CN105552124B (zh) | 鳍式场效应管及其形成方法 | |
CN108288642A (zh) | 隧穿场效应晶体管及其制备方法 | |
CN104681424B (zh) | 晶体管的形成方法 | |
CN109979986A (zh) | 半导体器件及其形成方法 | |
CN106158637B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN107591436A (zh) | 鳍式场效应管及其形成方法 | |
CN106206306B (zh) | 鳍式场效应晶体管及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |