CN106205738A - 一种高效检测静态随机存取存储器耦合故障的***及方法 - Google Patents
一种高效检测静态随机存取存储器耦合故障的***及方法 Download PDFInfo
- Publication number
- CN106205738A CN106205738A CN201610579633.1A CN201610579633A CN106205738A CN 106205738 A CN106205738 A CN 106205738A CN 201610579633 A CN201610579633 A CN 201610579633A CN 106205738 A CN106205738 A CN 106205738A
- Authority
- CN
- China
- Prior art keywords
- fault
- detection
- march
- unit
- coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 47
- 238000010168 coupling process Methods 0.000 title claims abstract description 47
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000003068 static effect Effects 0.000 title claims abstract description 15
- 238000001514 detection method Methods 0.000 claims abstract description 55
- 230000015654 memory Effects 0.000 claims abstract description 19
- 238000012360 testing method Methods 0.000 claims description 31
- 230000004044 response Effects 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 6
- 230000000052 comparative effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 230000005055 memory storage Effects 0.000 abstract 1
- 210000003771 C cell Anatomy 0.000 description 14
- 210000004027 cell Anatomy 0.000 description 6
- 238000010998 test method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- Static Random-Access Memory (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种高效检测静态随机存取存储器(SRAM)耦合故障的方法，包括：BIST检测电路和March CCD检测算法。BIST检测电路采用复杂度为13N(N为存储器存储单元数)的March检测序列实现对存在耦合故障存储单元的高效检测，引入复杂度为2F(F为存在耦合故障的存储器单元数)的条件检测单元实现对耦合故障类型的确定。与现有检测方法对比，具有更好的检测效率和故障覆盖率，有利于降低大批量SRAM存储器的检测成本和检测时间。
Description
技术领域
本发明属于集成电路技术领域，尤其涉及一种高效检测静态随机存取存储器耦合故障的***及方法。
背景技术
随着集成电路的发展，SRAM在SOC芯片上所占面积比例越来越大，由于SRAM单元密度高，容易造成缺陷，影响成品率。因此，如何对SRAM故障进行完备的检测变得尤为重要。为了提高SRAM的良率，业界内有很多测试方法，如：自动测试向量生成(ATPG)即直接测试法、边界扫描测试(BST)即宏测试法和内建自测试法(BIST)。直接测试法时间虽然短，但它需要从存储器引入大量的IO，这会导致芯片的性能大大降低。宏测试虽然对芯片的性能没有多大影响，但它所用的测试时间比较长。内建自测法是通过在芯片内加入一个测试模块，由于测试模块占用面积很小，对芯片的性能几乎没有影响，而且它所用的测试时间很短，所以业界常用内建自测法检测存储器的故障。BIST的核心是故障检测算法，针对SRAM的存储故障已经开发出很多故障检测算法，当前采用的最多检测算法是March及其改进型算法。
SRAM的存储故障分为两类：单一存储单元故障和多单元耦合故障(CF)。目前已经发现的耦合故障有翻转耦合故障(CFin)、幂耦合故障(CFid)和状态耦合故障(CFst)三类，而每一类又有几种细分情况，如表1所示。
现有的SRAM的存储故障检测算法对普通的单一存储单元故障均可以做到完全检测，但对于多单元耦合故障(CF)，则仍然存在检测效率和故障覆盖率上的不足。此外，大多数检测算法都只能确定某个单元存在故障，而不能确定具体的故障类型。少数能够确定具体故障类型的检测算法，则存在复杂度太高，检测效率低的不足。
发明内容
本发明的目的在于提供一种高效检测静态随机存取存储器耦合故障的***及方法，旨在解决现有基于BIST技术的SRAM存储故障检测方案对于多单元耦合故障存在检测效率或故障覆盖率较低，以及无法确定具体故障类型的问题。
本发明是这样实现的:基于BIST技术的检测电路运行故障检测March CCD算法实现对耦合故障的高效完备检测；所述故障检测March CCD算法采用时间复杂度为13N+2F的检测序列(N为存储器单元数，F为存在耦合故障的存储器单元数)，检测现已发现的所有种类SRAM耦合存储故障，并确定具体故障类型；
进一步，所述March CCD算法通过引入条件March检测单元来区分具体的故障类型，具体的检测序列为：
当R0、R2、R4、R6操作检测到SRAM的耦合故障单元后，执行附加的条件检测单元进一步确定具体的耦合故障类型；其中每一个“()”表示一个检测步骤，称为March单元，由一个或多个读写操作组成。每一个[wvA，rvA]表示一个条件检测单元，称为C单元；
其中下标v表示存在CF的故障单元的地址，字母A代表该March单元执行的是读写“1”操作还是读写“0”操作。
本发明的另一目的在于提供一种所述高效检测静态随机存取存储器耦合故障的BIST检测电路，所述BIST检测电路包括：
地址生成器，用于在BIST控制器的控制下生成测试地址；并将生成的测试地址输出给被检测SRAM存储器；
数据生成器，用于在BIST控制器的控制下生成相应的测试向量；并将测试向量输出给被检测SRAM存储器，同时将其生成的测试向量提供给响应分析器以供判断是否存在故障；
BIST控制器，用于执行March检测序列；按照March CCD检测算法控制地址生成器输出特定的地址对被测SRAM寻址，控制数据生成器产生March CCD检测算法所需的数据，实现静态随机存取存储器的读写操作；此外，BIST控制器还接收响应分析器的输出，以判断是否存在故障单元，以及如果存在故障单元，进一步确定故障类型。与传统BIST控制器不同，本发明的BIST控制器需要执行条件检测单元；
响应分析器，用于对静态随机存取存储器输入数据与数据生成器提供的期望数据作比较，并将比较结果反馈给BIST控制器，以便判断是否存在故障单元。
本发明提供的高效检测静态随机存取存储器耦合故障的***及方法，应用BIST检测电路，使用March CCD检测算法，仅需要一次执行就能检测出目前已经发现的所有种类耦合故障，同时区分出不同的故障类型；与传统BIST检测电路相比区别在于，有条件的执行C单元(称为条件检测单元)，即只对存在耦合故障的存储单元执行；由于SRAM中存在耦合故障的单元所占比例很小，条件检测单元的开销正比于耦合故障单元的总数，非常小；因此，本发明能够以很高的效率实现对所有种类耦合故障的完备检测，其时间复杂度为13N+2F(N为存储器单元总数，F为存在耦合故障单元的数量)，并同时实现故障类型的确定，相对于现有算法来说具有更好的性能。
由于本发明的方法能够以13N+2F的效率快速确定SRAM存储器是否存在故障，采用本方法可以极大的提高存储器大批量量产时产品质量的检测速度，降低了检测成本；此外，本发明的方法不仅能够检测哪些存储单元存在故障，还可以确定具体的故障类型，对分析产生故障的原因，改进生产工艺和优化存储器设计以提高良率具有重要意义。
附图说明
图1是本发明实施例提供的高效检测静态随机存取存储器耦合故障的***结构示意图；
图中：1、BIST控制器；2、地址生成器；3、数据生成器；4、响应分析器。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明的应用原理作进一步描述。
如图1所示为本发明的高效检测静态随机存取存储器(SRAM)耦合故障的检测电路原理图，由BIST控制器1、地址生成器2、数据生成器3和响应分析器4组成。其工作流程是：首先初始化，使能控制器开始自检测。控制器控制地址生成器针对检测算法生成测试地址输出给被测SRAM存储器，数据生成器在控制器的控制下生成相应的测试向量输入至被测SRAM，控制器使能SRAM存储器的读写操作，同时响应分析器对存储器输出数据与数据生成器提供的期望数据作比较，将比较结果反馈给控制器以判断是否存在故障单元。
检测电路采用的March CCD检测算法具体步骤如下：
其中每一个”()”表示一个检测步骤，称为March单元，由一个或多个读写操作组成。每一个“[]”表示一个条件检测单元，称为C单元。
March CCD在每一个含有读和写的March单元中(即R0、R2、R4和R6这四个March单元)增加一个C单元[wVA,rvA],其中下标v表示存在CF的故障单元的地址，字母A代表该March单元执行的是读写“1”操作还是读写“0”操作。本发明分别在R0、R2、R4、R6后面增加一个C单元，增加的C单元用“[]”括起表示该步骤不是对每个存储单元都去执行，而仅当上次读操作报错时，才会执行。C单元先对当前故障单元执行一次写操作，所写数据与C单元之前的所读数据一致，接着读出里面的数据，比较读出数据与写入数据是否一致，以区分不同的耦合故障类型。举例说明:
1.CFid(L,↑,1)和CFst(L,1,1)故障。如果没有C单元，这两种耦合故障是无法区分的。这两种故障在R0检测单元的r0步骤中被检测，从而确定该单元存在耦合故障。为区分究竟是CFid(L,↑,1)还是CFst(L,1,1)，执行C单元[wv0,rv0]。具体是这样实现的：对该故障单元写入0，再读0，如果读出的数据确实为0，则说明该故障单元中的数据可改写，即为CFid(L,↑,1)故障，若读出的数据为“1”则说明该故障单元中的数据不可改写，即为CFst(L,1,1)故障。
2.CFid(L,↓,0)和CFst(L,0,0)故障。在不执行C单元的情况下，这两种故障类型是无法区分的。BIST在执行R2单元的第一个r1操作时将判断存在耦合故障，为进一步确定具体故障类型，执行[wv1,rv1]条件检测单元；若读出的数据为“1”则说明该故障单元中的数据可改写，即为CFid(L,↓,0)故障，若读出的数据为“0”则说明该故障单元中的数据不可改写，即为CFst(L,0,0)故障。
3.CFid(H,↑,1)和CFst(H,1,1)故障。在不执行C单元的情况下，这两种故障类型是无法区分的。BIST电路在执行R4单元的第一个r0操作时将判断出存在耦合故障，为进一步确定具体故障类型，执行[wv0,rv0]条件检测单元；若读出的数据为“0”则说明该故障单元的数据可改写，即为CFid(H,↑,1)故障；否则为CFst(H,1,1)故障。
4.CFid(H,↓,0)和CFst(H,0,0)故障。在不执行C单元的情况下，这两种故障类型是无法区分的。BIST电路在执行R6单元的第一个r1操作时将判断出存在耦合故障，为进一步确定具体故障类型，执行[wv1,rv1]条件检测单元；若读出的数据为“1”则说明该故障单元中的数据可改写，即为CFid(H,↓,0)故障，否则为CFst(H,0,0)故障。
本发明通过设置一个状态标志位来记录C单元执行结果。若C单元的读操作报错(即读出数据不等于写入数据)，则将“1”记录在状态标志位中，若C单元的读操作正常，则将“0”记录在状态标志位中。结合状态标志位，可以得到所有耦合故障的故障编码表，如表2。检测电路利用故障编码表检测并区分不同类型的耦合故障。
表3是本发明提供的方法与现有多种检测方法的对比。可以看到，无论是故障的覆盖率还是检测的速度(以时间复杂度衡量)，本发明提供的March CCD检测算法都是最优的。
表1SRAM耦合故障类型
表2本发明提供的March CCD检测算法故障编码表
表3本发明提供的March CCD检测算法与现有方法的性能对比
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种高效检测静态随机存取存储器耦合故障的方法，其特征在于，所述高效检测静态随机存取存储器耦合故障的方法采用故障检测March CCD算法；所述故障检测March CCD算法采用时间复杂度为13N+2F的检测序列，N为存储器单元数，F为存在耦合故障的存储器单元数，检测现已发现的所有种类SRAM耦合存储故障，并确定具体故障类型。
2.如权利要求1所述的高效检测静态随机存取存储器耦合故障的方法，其特征在于，所述March CCD算法通过引入条件March检测单元来区分具体的故障类型，具体的检测序列为：
当R0、R2、R4、R6操作检测到SRAM的耦合故障单元后，执行附加的条件检测单元进一步确定具体的耦合故障类型；其中每一个()表示一个检测步骤，称为March单元，由一个或多个读写操作组成，每一个[wvA,rvA]表示一个条件检测单元；
其中下标v表示存在CF的故障单元的地址，字母A代表该March单元执行的是读写1操作还是读写0操作。
3.一种如权利要求1所述高效检测静态随机存取存储器耦合故障的方法的BIST检测电路，其特征在于，所述BIST检测电路包括：
地址生成器，用于在BIST控制器的控制下生成测试地址；并将生成的测试地址输出给被检测SRAM存储器；
数据生成器，用于在BIST控制器的控制下生成相应的测试向量；并将测试向量输出给被检测SRAM存储器，同时将其生成的测试向量提供给响应分析器以供判断是否存在故障；
BIST控制器，用于执行March检测序列；按照March CCD检测算法控制地址生成器输出特定的地址对被测SRAM寻址，控制数据生成器产生March CCD检测算法所需的数据，实现静态随机存取存储器的读写操作；
响应分析器，用于对静态随机存取存储器输入数据与数据生成器提供的期望数据作比较，并将比较结果反馈给BIST控制器，以便判断是否存在故障单元。
4.如权利要求3所述的的BIST检测电路，其特征在于，所述BIST控制器接收响应分析器的输出，以判断是否存在故障单元，以及如果存在故障单元，进一步确定故障类型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610579633.1A CN106205738A (zh) | 2016-07-21 | 2016-07-21 | 一种高效检测静态随机存取存储器耦合故障的***及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610579633.1A CN106205738A (zh) | 2016-07-21 | 2016-07-21 | 一种高效检测静态随机存取存储器耦合故障的***及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106205738A true CN106205738A (zh) | 2016-12-07 |
Family
ID=57491135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610579633.1A Pending CN106205738A (zh) | 2016-07-21 | 2016-07-21 | 一种高效检测静态随机存取存储器耦合故障的***及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106205738A (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978337A (zh) * | 2017-12-21 | 2018-05-01 | 上海华力微电子有限公司 | 适用于随机存储器自动测试的高速电路结构及其测试方法 |
| CN109712665A (zh) * | 2018-02-27 | 2019-05-03 | 上海安路信息科技有限公司 | 存储器及存储器的功能测试方法 |
| CN109994144A (zh) * | 2019-04-23 | 2019-07-09 | 江苏科大亨芯半导体技术有限公司 | 一种sram输出路径时序测试电路及测试方法 |
| CN112098770A (zh) * | 2020-08-20 | 2020-12-18 | 深圳市宏旺微电子有限公司 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
| CN112750486A (zh) * | 2021-01-06 | 2021-05-04 | 之江实验室 | 一种阻变存储器的故障测试方法 |
| WO2021179603A1 (zh) * | 2020-03-11 | 2021-09-16 | 长鑫存储技术有限公司 | 控制芯片的测试方法及相关设备 |
| CN115565596A (zh) * | 2022-11-29 | 2023-01-03 | 中科亿海微电子科技（苏州）有限公司 | 一种对FinFET存储器故障的测试方法及装置 |
| US11867758B2 (en) | 2020-03-11 | 2024-01-09 | Changxin Memory Technologies, Inc. | Test method for control chip and related device |
| CN117594107A (zh) * | 2024-01-18 | 2024-02-23 | 安徽大学 | 用于检测存储器故障的测试方法和测试电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102841836A (zh) * | 2012-08-28 | 2012-12-26 | 华为技术有限公司 | 测试方法以及可编程处理器 |
-
2016
- 2016-07-21 CN CN201610579633.1A patent/CN106205738A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102841836A (zh) * | 2012-08-28 | 2012-12-26 | 华为技术有限公司 | 测试方法以及可编程处理器 |
Non-Patent Citations (2)
| Title |
|---|
| W.Z.W. HASAN ETC.: "An efficient diagnosis march-based algorithm for coupling faults in SRAM", 《MICRO & NANOELECTRONICS》 * |
| 汪坤: "静态随机存取存储器内建自测试电路的研究与设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107978337B (zh) * | 2017-12-21 | 2020-12-04 | 上海华力微电子有限公司 | 适用于随机存储器自动测试的高速电路结构及其测试方法 |
| CN107978337A (zh) * | 2017-12-21 | 2018-05-01 | 上海华力微电子有限公司 | 适用于随机存储器自动测试的高速电路结构及其测试方法 |
| CN109712665A (zh) * | 2018-02-27 | 2019-05-03 | 上海安路信息科技有限公司 | 存储器及存储器的功能测试方法 |
| CN109712665B (zh) * | 2018-02-27 | 2020-09-15 | 上海安路信息科技有限公司 | 存储器及存储器的功能测试方法 |
| CN109994144A (zh) * | 2019-04-23 | 2019-07-09 | 江苏科大亨芯半导体技术有限公司 | 一种sram输出路径时序测试电路及测试方法 |
| US11862268B2 (en) | 2020-03-11 | 2024-01-02 | Changxin Memory Technologies, Inc. | Test method for control chip and related device |
| WO2021179603A1 (zh) * | 2020-03-11 | 2021-09-16 | 长鑫存储技术有限公司 | 控制芯片的测试方法及相关设备 |
| US11867758B2 (en) | 2020-03-11 | 2024-01-09 | Changxin Memory Technologies, Inc. | Test method for control chip and related device |
| CN112098770A (zh) * | 2020-08-20 | 2020-12-18 | 深圳市宏旺微电子有限公司 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
| CN112750486A (zh) * | 2021-01-06 | 2021-05-04 | 之江实验室 | 一种阻变存储器的故障测试方法 |
| CN112750486B (zh) * | 2021-01-06 | 2022-09-27 | 之江实验室 | 一种阻变存储器的故障测试方法 |
| CN115565596A (zh) * | 2022-11-29 | 2023-01-03 | 中科亿海微电子科技（苏州）有限公司 | 一种对FinFET存储器故障的测试方法及装置 |
| CN117594107A (zh) * | 2024-01-18 | 2024-02-23 | 安徽大学 | 用于检测存储器故障的测试方法和测试电路 |
| CN117594107B (zh) * | 2024-01-18 | 2024-05-03 | 安徽大学 | 用于检测存储器故障的测试方法和测试电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106205738A (zh) | 一种高效检测静态随机存取存储器耦合故障的***及方法 | |
| US5631868A (en) | Method and apparatus for testing redundant word and bit lines in a memory array | |
| US8037376B2 (en) | On-chip failure analysis circuit and on-chip failure analysis method | |
| CN105203908B (zh) | 基于bist的3d sram中tsv开路测试方法 | |
| US20070061637A1 (en) | Process for conducting high-speed bitmapping of memory cells during production | |
| CN113393887B (zh) | 存储器的测试方法及相关设备 | |
| JPH09127206A (ja) | 選択した障害に関する障害情報を捕捉する集積回路試験用の方法および組込み型自己試験装置 | |
| Tehranipour et al. | An efficient BIST method for testing of embedded SRAMs | |
| KR100435092B1 (ko) | 셀어레이로분할된메모리칩의테스트방법 | |
| KR102126017B1 (ko) | 베이스 다이 스페어 셀을 이용한 적층형 메모리 장치 및 그 수리 방법 | |
| US5757816A (en) | IDDQ testing of integrated circuits | |
| US20120229155A1 (en) | Semiconductor integrated circuit, failure diagnosis system and failure diagnosis method | |
| US20120300562A1 (en) | Method and circuit for testing a multi-chip package | |
| US7051253B2 (en) | Pseudo fail bit map generation for RAMS during component test and burn-in in a manufacturing environment | |
| Yeoh et al. | Debugging MBIST hard fails without bitmapping | |
| EP3933843B1 (en) | Memory testing method and related device | |
| CN102446560B (zh) | 面板驱动电路中嵌入式存储器的分析装置与方法 | |
| Choi et al. | Balanced redundancy utilization in embedded memory cores for dependable systems | |
| CN113393888A (zh) | 存储器的测试方法及相关设备 | |
| Yeoh et al. | Significance of pre-and post-EFI data processing to enhance dynamic electrical fault isolation success | |
| Wahab et al. | Optimizing RAM Testing Method for Test Time Saving Using Automatic Test Equipment | |
| Liang et al. | Identify unrepairability to speed-up spare allocation for repairing memories | |
| CN100348992C (zh) | 一种***互连线的测试方法 | |
| Beaudoin et al. | Challenges and benefits of product-like SRAM in technology development | |
| Wu | MBIST Repair Mechanishm and Implementation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161207 |
|
| WD01 | Invention patent application deemed withdrawn after publication |