CN106161987A - 一种多图像同屏显示方法及多图像同屏显示*** - Google Patents

Abstract

本发明公开了一种多图像同屏显示方法及多图像同屏显示***，所述***包括矩阵切换电路、视频处理电路、图像拼接电路及显示屏。所述矩阵切换电路用于接收A路输入视频信号，依照设定的图像显示布局方式从该A路输入视频信号中选取B幅图像，将该B幅图像分两组输入所述视频处理电路。所述视频处理电路用于依照设定的图像显示布局方式对该B幅图像进行缩放处理，将经缩放处理的该B幅图像分两组输出至所述图像拼接电路。所述图像拼接电路用于将该分两组输入的B幅图像进行图像拼接及叠加处理，并将形成的叠加图像输出及显示于所述显示屏。本发明多图像同屏显示***可根据设定的图像显示布局方式同屏显示多达八幅图像，其图像显示延时小于两帧。

Description

一种多图像同屏显示方法及多图像同屏显示***

技术领域

本发明涉及显示技术领域，更具体地说，涉及一种多图像同屏显示方法及多图像同屏显示***。

背景技术

为实现将多个画面在同一显示屏上进行显示，需要对多个图像进行拼接处理。目前，业内普遍采用的图像拼接方案为计算机辅助图像拼接方案，计算机辅助图像拼接方案如下：先通过***计算机主板的若干个图像采集卡采集各路图像信号，再通过CPU对采集图像进行拼接处理。计算机辅助图像拼接方案的缺陷在于：由于CPU处理速度有限，PBI-E总线带宽固定，当需要将多路图像信号进行同屏显示时，主板至BPU之间的数据通道增多，每一条数据通道所分配的资源(CPU占用及传输带宽)相应减少，每条数据通道的数据处理效率越低，导致在显示屏上最终显示的多路图像信号出现丢帧、延时的现象。

发明内容

本发明要解决的技术问题在于针对现有技术中计算机图像辅助拼接方案在将多路图像信号进行同屏显示时，显示图像易出现丢帧、延时的现象的缺陷，提供一种多图像同屏显示方法及多图像同屏显示***。

本发明解决其技术问题所采用的技术方案是：构造一种多图像同屏显示方法，所述方法包括如下步骤：

S1、矩阵切换电路接收A路输入视频信号，依照设定的图像显示布局方式从该A路输入视频信号中选取需同屏显示的B幅图像，将该B幅图像分两组输入视频处理电路，其中，A≥8，0＜B≤8，且A、B均为正整数，该B幅图像中的每一组图像均包括一至四幅图像；

S2、视频处理电路依照设定的图像显示布局方式对分两组输入的该B幅图像分别进行缩放处理，将经缩放处理的该B幅图像分两组输出至图像拼接电路，其中，该B幅图像中的每一组图像均包括一至四幅图像；

S3、图像拼接电路依照设定的图像显示布局方式对该B幅图像中的两组图像进行图像拼接及叠加处理，形成符合设定的图像显示布局方式的叠加图像，并将该叠加图像输出至显示屏。

在本发明上述多图像同屏显示方法中，在所述步骤S1之前还包括如下步骤：

S0、控制电路接收输入的图像显示设置参数，根据图像显示设置参数向矩阵切换电路、视频处理电路及图像拼接电路依序发送图像信号分配指令、图像缩放指令及图像拼接指令，以控制矩阵切换电路、视频处理电路及图像拼接电路协同工作。

在本发明上述多图像同屏显示方法中，所述视频处理电路包括第一视频处理单元、第二视频处理单元、用于存储该B幅图像中的其中一组图像的第一存储单元、以及用于存储该B幅图像中的另一组图像的第二存储单元；

所述步骤S2中所述视频处理电路依照设定的图像显示布局方式对该B幅图像进行缩放处理的步骤包括：

第一视频处理单元接收到由控制电路发出的图像缩放指令时，根据图像缩放指令对该B幅图像中的其中一组图像进行缩放处理，以及对缩放处理的该组图像的每一幅图像作进一步的图像增强处理；

第二视频处理单元接收到由控制电路发出的图像缩放指令时，根据图像缩放指令对该B幅图像中的另一组图像进行缩放处理，以及对缩放处理的该组图像的每一幅图像作进一步的图像增强处理。

在本发明上述多图像同屏显示方法中，所述步骤S2中所述第一视频单元及所述第二视频处理单元对分两组输入的该B幅图像分别进行图像增强处理的步骤包括：

对该B幅图像中的两组图像分别进行亮度调节的子步骤；

和/或对该B幅图像中的两组图像分别进行对比度调节的子步骤；

和/或对该B幅图像中的两组图像分别进行伽玛校正的子步骤。

在本发明上述多图像同屏显示方法中，所述步骤S3还包括在将形成的叠加图像输出至显示屏之前，对该叠加图像中的两组图像进行同步处理的图像同步子步骤，所述图像同步子步骤如下：

将经图像拼接及叠加处理的该B幅图像中的其中一组图像的输出时钟作为校准时钟，将该组图像的行同步信号及场同步信号作为同步参考基准，对该B幅图像中的另一组图像的输出时钟进行调整，使该B幅图像中的两组图像的输出时钟保持一致。

本发明还构造一种多图像同屏显示***，所述***包括依次连接的矩阵切换电路、视频处理电路、图像拼接电路及显示屏；

所述矩阵切换电路用于接收A路输入视频信号，依照设定的图像显示布局方式从该A路输入视频信号中选取待同屏显示的B幅图像，将该B幅图像分两组输入所述视频处理电路；其中，A≥8，0＜B≤8，且A、B均为正整数，该B幅图像中的每一组图像均包括一至四幅图像；

所述视频处理电路用于依照设定的图像显示布局方式对该B幅图像进行缩放处理，将经缩放处理的该B幅图像分两组输出至所述图像拼接电路，其中，该B幅图像中的每一组图像均包括一至四幅图像；

所述图像拼接电路用于依照设定的图像显示布局方式对该B幅图像中的两组图像进行图像拼接及叠加处理，形成符合设定的图像显示布局方式的叠加图像，进而将该叠加图像输出至所述显示屏。

在本发明上述多图像同屏显示***中，所述***还包括同时连接所述矩阵切换电路、所述视频处理电路及所述图像拼接电路的控制电路，用于根据接收到的图像显示设置参数向所述矩阵切换电路、所述视频处理电路及所述图像拼接电路依序发送图像信号分配指令、图像缩放指令、图像拼接指令，控制所述矩阵切换电路、所述视频处理电路及所述图像拼接电路协同工作。

在本发明上述多图像同屏显示***中，所述视频处理电路包括第一存储单元及第二存储单元，分别用于存储该B幅图像中的其中一组图像。

在本发明上述多图像同屏显示***中，所述视频处理电路还包括第一视频处理单元及第二视频处理单元，所述第一视频处理单元用于接收到所述控制电路发出的图像缩放指令时，根据图像缩放指令对该B幅图像中的其中一组图像进行缩放处理，对缩放图像作进一步的图像增强处理，将经处理的该路图像输出至所述图像拼接电路；

所述第二视频处理单元用于接收到所述控制电路发出的图像缩放指令时，根据图像缩放指令对该B幅图像中的另一组图像进行缩放处理，对缩放图像作进一步的图像增强处理，将经处理的另一组图像输出至所述图像拼接电路。

在本发明上述多图像同屏显示***中，所述图像拼接电路包括第三存储单元、图像拼接单元及图像同步单元；

所述第三存储单元用于接收及存储由所述视频处理电路分两组输入的该B幅图像；

所述图像拼接单元用于依照设定的图像显示布局方式对分两组输入的该B幅图像进行图像拼接及叠加处理，形成叠加图像；

所述图像同步单元用于将该叠加图像中的其中一组图像的输出时钟作为参考时钟，将该组图像的行同步信号及场同步信号作为同步参考基准，对该叠加图像中的另一组图像的输出时钟进行调整，使该叠加图像的两组图像的输出时钟保持一致，进而将该叠加图像输出及显示于所述显示屏。

实施本发明多图像同屏显示方法及多图像同屏显示***，可达到以下有益效果：

1、本发明多图像同屏处理***中，矩阵切换电路的图像信号分配环节的时延可忽略不计，视频缩放处理环节及图像同步环节各延迟一帧，本发明将图像信息处理过程的总延迟成功控制在两帧以内，减轻了显示图像的延时、丢帧的现象，本发明多图像同屏显示***在图像延时技术指标上远超医疗显示领域同行的产品标准。

2、在本发明多图像同屏显示***中，图像拼接单元仅需承担简单的图像拼接、叠加及同步工作，本发明多图像同屏显示***对其性能要求并不高，故图像拼接单元可采用市面上功能简单，价格低廉的FPGA替代，从而降低***硬件成本。

3、本发明多图像同屏显示***可依照设定的图像显示布局方式将最多八幅图像在同一块显示屏上进行显示，其输出图像的分辨率高达4K(即4096*2160)，输出图像细节丰富，为医生进行手术提供了极大方便，提高了手术的成功率。

附图说明

图1为本发明的第一个较佳实施例提供的多图像同屏显示***的结构框图；

图2为图1所示的多图像同屏显示***的视频处理电路的结构框图；

图3为图1所示的多图像同屏显示***的图像拼接电路的结构框图；

图4为本发明的第二个较佳实施例提供的多图像同屏显示方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

该实施例提供了一种多图像同屏显示***，该多图像同屏显示***可同屏显示多达8幅图像，其图像显示时延低于两帧，较适用于医疗显示领域。下面将结合图1至图3对本发明多图像同屏显示***的结构进行说明：

如图1所示，该多图像同屏显示***包括依次连接的矩阵切换电路100、视频处理电路200、图像拼接电路300、控制电路500以及显示屏400。其中

控制电路500用于接收***操作人员输入的图像显示设置参数，根据图像显示设置参数向矩阵切换电路100、视频处理电路200及图像拼接电路300分别发送图像选择及分配指令、图像缩放指令及图像拼接指令，以控制上述各个电路协同工作，实现多幅图像的同屏显示。

矩阵切换电路100用于接收A路输入视频信号(例如，通过不同医疗仪器采集到的患者各个内脏器官的图像信号)，依照预设的图像显示布局方式从该A路输入视频信号中选取需同屏显示的B幅图像，将该B幅图像分两组输入视频处理电路200；其中，A≥8，0＜B≤8，且A、B均为正整数，该B幅图像中的每一组图像均包括一至四幅图像。

视频处理电路200用于依照设定的图像显示布局方式对该B幅图像进行缩放处理，将经缩放处理的该B幅图像分两组输出到图像拼接电路300。在本发明中，该B幅图像中的每一组图像均包括一至四幅图像。

图像拼接电路300用于依照设定的图像显示布局方式对分两组输入的该B幅图像进行图像拼接及叠加处理，并将形成的叠加图像输出到显示屏400上进行同屏显示。

在本发明中，矩阵切换电路100可以是现有的矩阵切换控制器，视频处理电路200可以是现有的视频处理器，图像拼接电路300可以是现有的FPGA，控制电路500可以是现有的基于ARM架构的微处理器。

如图2所示，本发明视频处理电路200包括第一存储单元203、第二存储单元204、第一视频处理单元201及第二视频处理单元202。

第一存储单元203及第二存储单元204分别用于存储该B幅图像中的其中一组图像。在本发明中，该B幅图像中的每一组图像均包括一至四幅图像。

第一视频处理单元201用于接收到由控制电路500发出的图像缩放指令及图像增强指令时，根据图像缩放指令及图像增强指令对该C幅图像的其中一组图像进行缩放处理及图像增强处理(例如：亮度调整、对比度调整、伽玛校正)，将经处理的该组图像输出到图像拼接电路300。

第二视频处理单元202用于接收到由控制电路500发出的图像缩放指令及图像增强指令时，根据图像缩放指令及图像增强指令该B幅图像中的另一组图像进行缩放处理及图像增强处理，将经处理的该另一组图像输出到图像拼接电路300。

如图3所示，图像拼接电路300包括第三存储单元301、连接第三存储单元301的图像拼接单元302及视频同步处理单元。其中

第三存储单元301用于接收及存储由视频处理电路200分两组输入的该B幅图像；

该图像拼接单元302用于依照设定的图像显示布局方式对分两组输入的该B幅图像进行图像拼接及叠加处理，形成叠加图像。

该图像同步单元303用于将该叠加图像(即经图像拼接及叠加处理的该B幅图像)的其中一组图像的输出时钟作为参考时钟，将该组图像的行同步信号及场同步信号作为同步参考基准，对该叠加图像的另一组图像的输出时钟进行调整，使该叠加图像的两组图像的输出时钟保持一致，进而将该叠加图像输出至显示屏400。

实施例二

本实施例提供了多路图像同屏显示方法，其处理流程如图4所示，包括如下的处理步骤：

步骤101、控制电路500接收本发明多路图像同屏显示***操作人员输入的图像显示设置参数。

步骤102、控制电路500向矩阵切换电路100发出图像选择及分配指令，矩阵切换电路100接收图像选择及分配指令，从A路输入视频信号(例如，来自患者不同器官的视频信号)中选取B幅图像(该B幅图像可以是出于病情诊断需要，便于手术的顺利进行而需同屏显示的来自患者不同器官的图像信号，或者来自患者同一器官的不同部位的图像信号)。在步骤102环节，矩阵切换电路100工作过程几乎无延迟，可忽略不计。

步骤103、矩阵切换电路100将该B幅视频图像分两组分别输入视频处理电路200。

步骤104、在视频处理电路200中，第一视频处理单元201接收控制电路500发出的图像缩放指令时，根据该图像缩放指令对该B幅图像中的其中一组图像进行缩放处理，以及对经缩放处理的该组图像的每一幅图像作进一步的图像细节增强处理。第二视频处理单元202接收控制电路500发出的图像缩放指令时，根据图像缩放指令对该B幅图像中的另一组图像进行缩放处理，以及对经缩放处理的该组图像的每一幅图像作进一步的图像细节增强处理。

在步骤104的视频缩放处理环节，由于视频缩放处理过程耗时极短，使得显示屏400的图像显示仅延迟一帧。

步骤105、视频处理电路200将经缩放及图像增强处理的该B幅视频图像分两组输出到图像拼接电路300。

步骤106、在图像拼接电路300中，第三存储单元301存储视频处理电路200分两组输入的该B幅图像。图像拼接单元302对分两组输入的该B幅图像进行图像拼接及叠加处理，形成叠加图像。

步骤107、图像同步单元303将该叠加图像的其中一组图像的输出时钟作为参考时钟，将该组图像的行同步信号及场同步信号作为同步参考基准，对该叠加图像中的另一组图像的输出时钟进行调整，使该叠加图像的两组图像的输出时钟保持一致，进而将经图像同步处理的该叠加图像输出及显示于显示屏400。

在步骤106及步骤107的图像拼接、叠加及同步处理环节，由于图像拼接、叠加及同步处理过程耗时极短，使得显示屏400的图像显示仅延迟一帧。

综上，本发明多图像同步显示***可将源于A路视频源的B幅图像进行同屏显示，其图像显示延迟低于两帧，大大减轻了现有的多路图像同屏显示技术所带来的延时、丢帧现象。

本发明多图像同屏显示方法及多图像同屏显示***相比现有的计算机辅助图像拼接方案具有以下优点：

1、本发明多图像同屏处理***中，矩阵切换电路100的图像信号分配环节的时延可忽略不计，视频缩放处理环节及图像同步环节各延迟一帧，本发明多路图像同屏显示***的显示延迟低于两帧，大大减轻了应用多路图像同屏显示技术的同类产品所带来的延时、丢帧现象，本发明多图像同屏显示***在图像延时技术指标上远超医疗显示领域同行的产品标准。

2、在本发明多图像同屏显示***中，图像拼接单元302仅需承担简单的图像拼接、叠加及同步工作，本发明多图像同屏显示***对其性能要求并不高，故图像拼接单元302可采用市面上功能简单，价格低廉的FPGA替代，以有效降低***硬件成本。

3、本发明多图像同屏显示***可依照设定的图像显示布局方式将最多八幅图像在同一块显示屏400上进行显示，其输出图像的分辨率高达4K(即4096*2160)，输出图像细节丰富，为医生进行手术提供了极大方便，提高了手术的成功率。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read OnlyMemory，ROM)或随机存储记忆体(Random ABBess Memory，RAM)等。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (10)

1.一种多图像同屏显示方法，其特征在于，所述方法包括如下步骤：

S1、矩阵切换电路接收A路输入视频信号，依照设定的图像显示布局方式从该A路输入视频信号中选取需同屏显示的B幅图像，将该B幅图像分两组输入视频处理电路，其中，A≥8，0＜B≤8，且A、B均为正整数，该B幅图像中的每一组图像均包括一至四幅图像；

S2、视频处理电路依照设定的图像显示布局方式对分两组输入的该B幅图像分别进行缩放处理，将经缩放处理的该B幅图像分两组输出至图像拼接电路，其中，该B幅图像中的每一组图像均包括一至四幅图像；

S3、图像拼接电路依照设定的图像显示布局方式对该B幅图像中的两组图像进行图像拼接及叠加处理，形成符合设定的图像显示布局方式的叠加图像，并将该叠加图像输出至显示屏。

2.根据权利要求1所述的多图像同屏显示方法，其特征在于，在所述步骤S1之前还包括如下步骤：

S0、控制电路接收输入的图像显示设置参数，根据图像显示设置参数向矩阵切换电路、视频处理电路及图像拼接电路依序发送图像信号分配指令、图像缩放指令及图像拼接指令，以控制矩阵切换电路、视频处理电路及图像拼接电路协同工作。

3.根据权利要求2所述的多图像同屏显示方法，其特征在于，所述视频处理电路包括第一视频处理单元、第二视频处理单元、用于存储该B幅图像中的其中一组图像的第一存储单元、以及用于存储该B幅图像中的另一组图像的第二存储单元；

所述步骤S2中所述视频处理电路依照设定的图像显示布局方式对该B幅图像进行缩放处理的步骤包括：

第一视频处理单元接收到由控制电路发出的图像缩放指令时，根据图像缩放指令对该B幅图像中的其中一组图像进行缩放处理，以及对缩放处理的该组图像的每一幅图像作进一步的图像增强处理；

第二视频处理单元接收到由控制电路发出的图像缩放指令时，根据图像缩放指令对该B幅图像中的另一组图像进行缩放处理，以及对缩放处理的该组图像的每一幅图像作进一步的图像增强处理。

4.根据权利要求3所述的多图像同屏显示方法，其特征在于，所述步骤S2中所述第一视频单元及所述第二视频处理单元对分两组输入的该B幅图像分别进行图像增强处理的步骤包括：

对该B幅图像中的两组图像分别进行亮度调节的子步骤；

和/或对该B幅图像中的两组图像分别进行对比度调节的子步骤；

和/或对该B幅图像中的两组图像分别进行伽玛校正的子步骤。

5.根据权利要求3所述的多图像同屏显示方法，其特征在于，所述步骤S3还包括在将形成的叠加图像输出至显示屏之前，对该叠加图像中的两组图像进行同步处理的图像同步子步骤，所述图像同步子步骤如下：

将经图像拼接及叠加处理的该B幅图像中的其中一组图像的输出时钟作为校准时钟，将该组图像的行同步信号及场同步信号作为同步参考基准，对该B幅图像中的另一组图像的输出时钟进行调整，使该B幅图像中的两组图像的输出时钟保持一致。

6.一种多图像同屏显示***，其特征在于，所述***包括依次连接的矩阵切换电路、视频处理电路、图像拼接电路及显示屏；

所述矩阵切换电路用于接收A路输入视频信号，依照设定的图像显示布局方式从该A路输入视频信号中选取待同屏显示的B幅图像，将该B幅图像分两组输入所述视频处理电路；其中，A≥8，0＜B≤8，且A、B均为正整数，该B幅图像中的每一组图像均包括一至四幅图像；

所述视频处理电路用于依照设定的图像显示布局方式对该B幅图像进行缩放处理，将经缩放处理的该B幅图像分两组输出至所述图像拼接电路，其中，该B幅图像中的每一组图像均包括一至四幅图像；

所述图像拼接电路用于依照设定的图像显示布局方式对该B幅图像中的两组图像进行图像拼接及叠加处理，形成符合设定的图像显示布局方式的叠加图像，进而将该叠加图像输出至所述显示屏。

7.根据权利要求6所述的多图像同屏显示***，其特征在于，所述***还包括同时连接所述矩阵切换电路、所述视频处理电路及所述图像拼接电路的控制电路，用于根据接收到的图像显示设置参数向所述矩阵切换电路、所述视频处理电路及所述图像拼接电路依序发送图像信号分配指令、图像缩放指令、图像拼接指令，控制所述矩阵切换电路、所述视频处理电路及所述图像拼接电路协同工作。

8.根据权利要求7所述的多图像同屏显示***，其特征在于，所述视频处理电路包括第一存储单元及第二存储单元，分别用于存储该B幅图像中的其中一组图像。

9.根据权利要求8所述的多图像同屏显示***，其特征在于，所述视频处理电路还包括第一视频处理单元及第二视频处理单元，所述第一视频处理单元用于接收到所述控制电路发出的图像缩放指令时，根据图像缩放指令对该B幅图像中的其中一组图像进行缩放处理，对缩放图像作进一步的图像增强处理，将经处理的该路图像输出至所述图像拼接电路；

所述第二视频处理单元用于接收到所述控制电路发出的图像缩放指令时，根据图像缩放指令对该B幅图像中的另一组图像进行缩放处理，对缩放图像作进一步的图像增强处理，将经处理的另一组图像输出至所述图像拼接电路。

10.根据权利要求9所述的多图像同屏显示***，其特征在于，所述图像拼接电路包括第三存储单元、图像拼接单元及图像同步单元；

所述第三存储单元用于接收及存储由所述视频处理电路分两组输入的该B幅图像；

所述图像拼接单元用于依照设定的图像显示布局方式对分两组输入的该B幅图像进行图像拼接及叠加处理，形成叠加图像；

所述图像同步单元用于将该叠加图像中的其中一组图像的输出时钟作为参考时钟，将该组图像的行同步信号及场同步信号作为同步参考基准，对该叠加图像中的另一组图像的输出时钟进行调整，使该叠加图像的两组图像的输出时钟保持一致，进而将该叠加图像输出及显示于所述显示屏。