CN106153986A - 用于裸芯片的测试接口板和用于裸芯片的测试*** - Google Patents

Abstract

本发明公开了一种用于裸芯片的测试接口板和用于裸芯片的测试***。其中，该接口板包括：多条打线，设置在接口板上，每条打线均具有焊盘端和信号端，其中，焊盘端用于向裸芯片相应的管脚输入测试信号，信号端用于接收输入的外部测试信号，裸芯片固定在接口板上。通过本发明，解决了相关技术中在实验室执行裸芯片的EFA测试时，只能提供数量有限的静态测试信号的问题。

Description

用于裸芯片的测试接口板和用于裸芯片的测试***

技术领域

本发明涉及半导体测试领域，具体而言，涉及一种用于裸芯片的测试接口板和用于裸芯片的测试***。

背景技术

晶圆是由天然的硅材料经过诸多道特定的工艺加工而成。由于这些特定的工艺过程相当复杂，每个晶圆上难免会产生一个或者多个异常(即，无效的)芯片(此处为裸芯片)，因此，在晶圆加工完成之后，需要对其进行晶圆测试和芯片(此处为封装后的芯片，以下简称为封装芯片)测试以晶圆是否合格。其中，当晶圆不合格时，需要进一步依次对其上的裸芯片进行电性无效分析(Electrical Failure Analysis，简称为EFA)和物理性无效分析(Physical Failure Analysis，简称为PFA)以找出裸芯片的异常位置，而准确的EFA分析结果是PFA分析的基础。

在相关技术中，为了测试裸芯片，一般需要进行直流测试、参数多态测试、存储测试和功能测试等，其中，裸芯片的EFA测试主要是在实验室中完成的，并且多采用OBIRCH\HP4156等测试***。然而，这些测试***由于只能提供数量有限的静态测试信号而无法真实、准确地测试出裸芯片的异常位置。

针对相关技术中在实验室执行裸芯片的EFA测试时，每次只能提供数量有限的静态测试信号，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种用于裸芯片的测试接口板和用于裸芯片的测试***，以解决相关技术中在实验室执行裸芯片的EFA测试时，每次只能提供数量有限的静态测试信号。

为了实现上述目的，根据本发明的一个方面，提供了一种用于裸芯片的测试接口板。该接口板包括：多条打线，设置在接口板上，每条上述打线均具有焊盘端和信号端，其中，上述焊盘端用于向裸芯片相应的管脚输入测试信号，上述信号端用于接收输入的外部测试信号，上述裸芯片固定在上述接口板上。

进一步地，上述的接口板还包括：多个插座，每个上述插座均具有第一端和第二端，上述第一端与相应的上述打线的信号端相连接，用于向相应的上述打线的信号端输入测试信号，上述第二端与输入/输出端口相连接，用于接收上述输入/输出端口输入的外部测试信号。

进一步地，上述多条打线在上述接口板上布线如下：上述多条打线上的焊盘端分布在第一预设区域的周边上；以及上述多条打线上的信号端分布在第二预设区域的周边上，上述第一预设区域和上述第二预设区域均为上述接口板上的区域，且上述第一预设区域包含在上述第二预设区域内部，上述多条打线中每条打线的焊盘端与该条打线的信号端之间间隔预设距离。

进一步地，上述第一预设区域为矩形，上述第二预设区域为矩形，上述第一预设区域的对称中心和上述第二预设区域的对称中心为同一对称中心，其中，上述多条打线上的焊盘端均匀分布在上述第一预设区域的四周；以及上述多条打线上的信号端均匀分布在上述第二预设区域的四周，上述多条打线中每条打线的焊盘端所在的矩形区域的边所在的直线平行于该条打线的信号端所在的矩形区域的边所在的直线。

为了实现上述目的，根据本发明的另一方面，提供了一种用于裸芯片的测试***。该测试***包括：用于裸芯片的测试接口板，包括：多条打线，设置在接口板上，每条上述打线均具有焊盘端和信号端，其中，上述焊盘端用于向裸芯片相应的管脚输入测试信号，上述信号端用于接收输入的外部测试信号，上述裸芯片固定在上述接口板上；信号发生/测量部件，与上述接口板相连接，用于产生多个动态的上述外部测试信号，并将多个动态的上述外部测试信号输出至固定在上述接口板上的上述裸芯片；以及控制器，与上述信号发生/测量部件相连接，用于控制上述信号发生/测量部件产生多个的上述外部动态测试信号。

进一步地，动态的上述外部测试信号为发生时间可变的信号和/或大小可变的信号和/或电性可变的信号。

进一步地，上述信号发生/测量部件包括：时钟发生单元，用于产生时钟信号；以及信号发生单元，与上述时钟发生单元相连接，用于在上述时钟信号对应的时钟下产生多个动态的上述外部测试信号。

进一步地，上述信号发生/测量部件还包括：数字比较单元，与上述时钟发生单元相连接，用于判断上述时钟发生单元产生的时钟信号是否为预设时钟信号；以及输入/输出端口，用于在上述数字比较单元判断出上述时钟发生单元产生的时钟信号为上述预设时钟信号时，输出上述信号发生单元产生的多个动态的上述外部测试信号。

进一步地，上述信号发生/测量部件还包括：程序纠错部单元，连接在上述数字比较单元和上述时钟发生单元之间，用于在上述数字比较单元判断出上述时钟发生单元产生的时钟信号不是上述预设时钟信号时，进行纠错处理，得到纠错结果，其中，上述时钟发生单元还用于根据上述纠错结果重新产生时钟信号。

进一步地，上述测试***还包括：输入/输出缓冲器，连接在上述接口板和上述信号发生/测量部件之间，用于对多个动态的上述外部测试信号进行缓冲处理。

进一步地，上述输入/输出缓冲器还用于在对多个动态的上述外部测试信号进行缓冲处理的同时，对上述裸芯片输出的反馈信号进行缓冲处理。

进一步地，上述测试***还包括：开关，连接在上述输入/输出缓冲器和上述信号发生/测量部件之间，用于控制多个动态的上述外部测试信号输出至上述输入/输出缓冲器。

进一步地，上述测试***还包括：敏感放大器，与上述输入/输出缓冲器相连接，用于对上述输入/输出缓冲器输出的反馈信号的缓冲信号进行放大处理，得到放大后的缓冲信号；以及逻辑比较器，连接在上述敏感放大器和上述控制器之间，用于判断上述放大后的缓冲信号对应的逻辑值是否为预设逻辑值，上述控制器还用于在上述逻辑比较器判断出上述放大后的缓冲信号对应的逻辑值不是上述预设逻辑值时，控制上述信号发生/测量部件重新产生多个动态的上述外部测试信号。

进一步地，上述测试***还包括：编码/解码电路，连接在上述控制器和上述输入/输出缓冲器之间，用于在上述控制器的控制下对上述输入/输出缓冲器产生的缓冲信号的数目进行扩展处理。

通过本发明，采用多条打线，设置在接口板上，每条打线均具有焊盘端和信号端，其中，焊盘端用于向裸芯片相应的管脚输入测试信号，信号端用于接收输入的外部测试信号，裸芯片固定在接口板上，解决了相关技术中在实验室执行裸芯片的EFA测试时，每次只能提供数量有限的静态测试信号，进而达到了提供足够多数量的动态测试信号效果。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的用于裸芯片的测试***的示意图；以及

图2是根据本发明实施例的用于裸芯片的测试接口板的示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列单元的过程、***、产品或设备不必限于清楚地列出的那些单元，而是可包括没有清楚地列出的或对于这些过程、产品或设备固有的其它单元。

实施例1

根据本发明的实施例，提供了一种用于裸芯片的测试***。

图1是根据本发明实施例的用于裸芯片的测试***的示意图。如图1所示，该测试***包括：用于裸芯片的测试接口板10、信号发生/测量部件20和控制器30。

用于裸芯片的测试接口板10包括：多条打线，设置在接口板上(即设置在用于裸芯片的测试接口板10上，下同)，每条打线均具有焊盘端和信号端，其中，焊盘端用于向裸芯片相应的管脚输入测试信号，信号端用于接收输入的外部测试信号，裸芯片固定在接口板上；信号发生/测量部件20与用于裸芯片的测试接口板10相连接，用于产生多个动态的外部测试信号，并将多个动态的外部测试信号输出至固定在用于裸芯片的测试接口板10上的裸芯片；以及控制器30与信号发生/测量部件20相连接，用于控制信号发生/测量部件20产生多个动态的外部测试信号。

需要说明的是，裸芯片是指从晶圆上切割下来的单个未经封装的芯片。在本发明实施例中，裸芯片可以是正常的(即，合格的)，也可以是异常的(即，不合格的)。优选地，其可以是异常的。这样，通过测试，可以确定裸芯片上出现异常状态的部分的具***置，从而分析产生异常的原因，进而根据分析结果调整相应的生产工艺以减少在晶圆上产生异常的裸芯片的概率，也即，达到提高晶圆上裸芯片的合格率的效果。实际上，每个裸芯片可以具有多个焊盘，这些焊盘用于输入测试信号，并输出反馈信号。

具体地，在使用时，可以通过透明胶将裸芯片固定到用于裸芯片的测试接口板10上，而用于裸芯片的测试接口板10上设置有多条打线，每条打线都具有两个端头，分别为：焊盘端和信号端，其中，各焊盘端与裸芯片的各焊盘相连接，以及测试信号通过各相应的信号端输入值裸芯片的各焊盘。

这样，通过在用于裸芯片的测试接口板10上设置多条分别连接至各个焊盘的打线，可以将焊盘与焊盘之间的距离放大，达到避免由于单个裸芯片规格小且自身具有众多的焊盘而导致焊盘与焊盘之间的距离小，进而达到便于测试的目的。

优选地，用于裸芯片的测试接口板10还可以包括：多个插座，每个插座均具有第一端和第二端，第一端与相应的打线的信号端相连接，用于向相应的打线的信号端输入测试信号，第二端与输入/输出端口相连接，用于接收输入/输出端口输入的外部测试信号，例如，在使用时，输入/输出端口可以直接插在相应的插座上，输入/输出端口用于输入测试信号。

由于测试信号可以直接通过固定在用于裸芯片的测试接口板10上的插座输送至待测裸芯片的相应焊盘处，与通过探针直接扎焊盘给测试信号的方式相比，这种方式更便于为相应的焊盘提供测试信号。

优选地，在实施时，多条打线在接口板上布线如下：多条打线上的焊盘端分布在第一预设区域的周边上；以及多条打线上的信号端分布在第二预设区域的周边上，第一预设区域和第二预设区域均为接口板上的区域，且第一预设区域包含在第二预设区域内部，多条打线中每条打线的焊盘端与该条打线的信号端之间间隔预设距离。

进一步优选地，第一预设区域为矩形，第二预设区域为矩形，第一预设区域的对称中心和第二预设区域的对称中心为同一对称中心，其中，多条打线上的焊盘端均匀分布在第一预设区域的四周；以及多条打线上的信号端均匀分布在第二预设区域的四周，多条打线中每条打线的焊盘端所在的矩形区域的边所在的直线平行于该条打线的信号端所在的矩形区域的边所在的直线。

如图1所示，在实施时，控制器30可以根据计算机00上运行的测试程序产生相应的控制指令，并通过控制指令控制信号发生/测量部件20产生动态的且与裸芯片上的待测焊盘(即，管脚)的数目相匹配(如，相等)的测试信号，信号发生/测量部件20在产生上述测试信号之后，将这些测试信号输出至固定在用于裸芯片的测试接口板10上的裸芯片的各个待测焊盘处以实现相应的测试功能。

需要说明的是，在本发明实施例中，对控制器30的形式不做限定，例如，其可以是计算机00PC中的中央处理器CPU，或者，它可以是独立于PC之外的微处理器MCU，或者其可以是独立于PC之外的微处理器MCU和数字信号处理器DSP的结合。优选地，控制器30可以是独立于计算机PC之外的微处理器MCU和数字信号处理器DSP的结合，因为，与其他的形式的控制器相比，该形式的控制器可以由微处理器MCU独立实现控制功能，而由数字信号处理器DSP独立实现相应的运算功能，进而达到提高运算速度的效果。如图1所示，控制器30是以独立于计算机00之外的微处理器302和数字信号处理器304的结合形式为例示出的。

通过本发明实施例中，克服了每次只能提供数量有限的静态测试信号的缺陷，达到了一次提供足够多数量的动态测试信号效果。

优选地，动态的外部测试信号为发生时间和/或大小和/或电性可变的测试信号，与静态的测试信号(即，大小和/或电性不可变的测试信号)相比，动态的测试信号更易于满足裸芯片上各个焊盘的测试需求。

在本发明实施例中，如图1所示，信号发生/测量部件20可以包括：时钟发生单元202和信号发生单元204。时钟发生单元202可以用于产生时钟信号；以及信号发生单元204与时钟发生单元202相连接，用于在时钟信号对应的时钟下产生多个动态的外部测试信号。

实施时，时钟发生单元202可以在控制器30的控制下按照预设逻辑产生预先设定的时钟。信号发生单元204则可以在时钟信号对应的时钟下动态地产生多个外部测试信号。例如，其可以在每个时钟的上升沿来临时产生一个测试信号，或者其可以在每个时钟的下降沿来临时产生一个测试信号，需要说明的是，前述的所有测试信号可以为大小相同或不同的信号，在此不做限定。

由于信号发生单元204产生的测试信号是受时钟发生单元202产生的时钟控制的，因此，如果时钟足够多，则可以产生足够多的测试信号，并且测试信号的大小和/或电性和/或发生时间也可以随时钟而动态的变化，与在实验室中执行裸芯片的测试任务时只能在特定时间提供有限数量(如2组powers/GND或者4组powers/GND)的静态(如，1.8v，或者3.3v，或者5.0v)测试信号相比，使用本发明，一次可以提供数量足够多的动态的外部测试信号。

优选地，在本发明实施例中，如图1所示，信号发生/测量部件20还可以包括：数字比较单元206和输入/输出端口。数字比较单元206与时钟发生单元202相连接，用于判断时钟发生单元202产生的时钟信号是否为预设时钟信号；以及输入/输出端口(图1中未示出)，用于在数字比较单元206判断出时钟发生单元202产生的时钟信号为预设时钟信号时，输出信号发生单元204产生的多个动态的外部测试信号，而在数字比较单元206判断出时钟发生单元202产生的时钟信号不为预设时钟信号时，则暂时不输出信号发生单元204产生的多个动态的外部测试信号，而是先调整时钟发生单元202的输出，直到时钟发生单元202输出正确的预设时钟信号，输入/输出端口才输出相应的多个动态的外部测试信号。

进一步优选地，为了准确地调整时钟发生单元202的输出，在本发明实施例中，如图1所示，信号发生/测量部件20还可以包括：程序纠错单元208。程序纠错单元208连接在数字比较单元206和时钟发生单元202之间，用于在数字比较单元206判断出时钟发生单元202产生的时钟信号不为预设时钟信号时，进行纠错处理，得到纠错结果，其中，时钟发生单元202还可以用于根据纠错结果重新产生时钟信号。这样，在时钟信号错误时，可以及时纠正，进而可以正确地控制测试信号的生成。

优选地，在本发明实施例中，如图1所示，该用于裸芯片的测试***还可以包括：输入/输出缓冲器40。输入/输出缓冲器40连接在用于裸芯片的测试接口板10和信号发生/测量部件20之间，用于对多个动态的外部测试信号进行缓冲处理。

进一步优选地，如图1所示，输入/输出缓冲器40还用于在对多个动态的外部测试信号进行缓冲处理的同时，对裸芯片输出的反馈信号进行缓冲处理。由于裸芯片上各个焊盘处的信号可能不稳定，因此采用输入/输出缓冲器40，可以防止由于各个焊盘处的信号不稳定而导致裸芯片烧坏或者导致测试***中的测试设备烧坏。

优选地，在本发明实施例中，如图1所示，该用于裸芯片的测试***还可以包括：开关50。开关50连接在输入/输出缓冲器40和信号发生/测量部件20之间，用于控制多个动态的外部测试信号输出至输入/输出缓冲器。其中，在开关50接通时，允许信号发生/测量部件20产生的多个动态的外部测试信号输出至输入/输出缓冲器40；在开关50断开时，禁止信号发生/测量部件20产生的多个动态的外部测试信号输出至输入/输出缓冲器40。需要说明的是，开关的接通/断开可以受控制器30的控制，这样，使得测试信号具有可控性。

优选地，在本发明实施例中，该用于裸芯片的测试***还可以包括：敏感放大器60和逻辑比较器70。敏感放大器60与输入/输出缓冲器40相连接，用于对输入/输出缓冲器40输出的裸芯片的反馈信号的缓冲信号进行放大处理，得到放大后的缓冲信号；以及逻辑比较器70连接在敏感放大器60和控制器30之间，用于判断放大后的缓冲信号对应的逻辑值是否为预设逻辑值，控制器30还可以用于在逻辑比较器70判断出放大了的缓冲信号对应的逻辑值是不为预设逻辑值时，控制信号发生/测量部件20重新产生多个动态的外部测试信号。这样，在信号发生/测量部件20的输出错误时，可以及时将其调整为正确的输出，进而为裸芯片的后续测试提供准确的前提条件。

需要说明的是，在本发明实施例中，控制器30与各被控制设备之间通过控制/数据总线传输相应的控制指令和数据。

优选地，在本发明实施例中，该用于裸芯片的测试***还可以包括：编码/解码电路80。编码/解码电路80连接在控制器30和输入/输出缓冲器40之间，用于在控制器30的控制下对输入/输出缓冲器40产生的缓冲信号的数目进行扩展处理。例如，假设缓冲信号为8个，则经过编码/解码电路80的编码/解码处理，可以将缓冲信号扩展为2⁸个。这样，可以方便的扩展缓冲信号的数目，也即，可以方便地扩展测试信号的数目。

优选地，在本发明实施例中，用于裸芯片的测试***还可以包括：电源90。具体地，电源90可以包括：电源部分902、电源放大器904、电压驱动电路906和电流驱动电路908。其中，电源90中各部分之间的连接关系以及各部分在整个***中的连接关系如图所示，在此不再赘述。电源放大器904用于放大电源部分902的输出信号。电压驱动电路906和电流驱动电路908用于增强***的带负载能力。

实施例2

根据本发明的实施例，提供了一种用于裸芯片的测试接口板。

图2是根据本发明实施例的用于裸芯片的测试接口板的示意图。如图2所示，该用于裸芯片的测试接口板10用于固定裸芯片，裸芯片为未封装的芯片，裸芯片包括多个焊盘，该用于裸芯片的测试接口板10包括：多条打线102，设置在接口板上，每条打线均具有焊盘端1022和信号端(图中未示出)，其中，焊盘端1022用于向裸芯片相应的管脚输入测试信号，信号端用于接收输入的外部测试信号，裸芯片固定在接口板上。

由于每个裸芯片的规格都很小，并且每个裸芯片上具有众多的焊盘，这样，焊盘与焊盘之间的距离就会很小，而通过在用于裸芯片的测试接口板10上设置多条分别连接至各个焊盘的打线，可以将焊盘与焊盘之间的距离放大，达到便于测试的目的。

通过本发明，采用多条打线，设置在接口板上，每条打线均具有焊盘端1022和信号端(图中未示出)，其中，焊盘端1022用于向裸芯片相应的管脚输入测试信号，信号端用于接收输入的外部测试信号，裸芯片固定在接口板上，解决了相关技术中在实验室执行裸芯片的EFA测试时，每次只能提供数量有限的静态测试信号，进而达到了提供足够多数量的动态测试信号效果。

优选地，在本发明实施例中，用于裸芯片的测试接口板10还可以包括：多个插座104。多个插座104中的每个插座均具有第一端和第二端，第一端与相应的打线的信号端相连接，用于向相应的打线的信号端输入测试信号，第二端与输入/输出端口相连接，用于接收输入/输出端口输入的外部测试信号。例如，在使用时，输入/输出端口可以直接插在相应的插座上，输入/输出端口用于输入测试信号。

由于测试信号可以直接通过固定在用于裸芯片的测试接口板10上的插座输送至待测裸芯片的相应焊盘处，与通过探针直接扎焊盘给测试信号的方式相比，这种方式更便于为相应的焊盘提供测试信号。

优选地，在实施时，多条打线在接口板上布线如下：多条打线上的焊盘端分布在第一预设区域的周边上；以及多条打线上的信号端分布在第二预设区域的周边上，第一预设区域和第二预设区域均为接口板上的区域，且第一预设区域包含在第二预设区域内，多条打线中每条打线的焊盘端与该条打线的信号端之间间隔预设距离。

进一步优选地，第一预设区域为矩形，第二预设区域为矩形，第一预设区域的对称中心和第二预设区域的对称中心为同一对称中心，其中，多条打线上的焊盘端均匀分布在第一预设区域的四周；以及多条打线上的信号端均匀分布在第二预设区域的四周，多条打线中每条打线的焊盘端所在的矩形区域的边所在的直线平行于该条打线的信号端所在的矩形区域的边所在的直线。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种用于裸芯片的测试接口板，其特征在于，包括：多条打线，设置在接口板上，每条所述打线均具有焊盘端和信号端，

其中，所述焊盘端用于向裸芯片相应的管脚输入测试信号，所述信号端用于接收输入的外部测试信号，所述裸芯片固定在所述接口板上。

2.根据权利要求1所述的接口板，其特征在于，还包括：

多个插座，每个所述插座均具有第一端和第二端，所述第一端与相应的所述打线的信号端相连接，用于向相应的所述打线的信号端输入测试信号，所述第二端与输入/输出端口相连接，用于接收所述输入/输出端口输入的外部测试信号。

3.根据权利要求1所述的接口板，其特征在于，所述多条打线在所述接口板上布线如下：

所述多条打线上的焊盘端分布在第一预设区域的周边上；以及

所述多条打线上的信号端分布在第二预设区域的周边上，所述第一预设区域和所述第二预设区域均为所述接口板上的区域，且所述第一预设区域包含在所述第二预设区域内部，所述多条打线中每条打线的焊盘端与该条打线的信号端之间间隔预设距离。

4.根据权利要求3所述的接口板，其特征在于，所述第一预设区域为矩形，所述第二预设区域为矩形，所述第一预设区域的对称中心和所述第二预设区域的对称中心为同一对称中心，其中，

所述多条打线上的焊盘端均匀分布在所述第一预设区域的四周；以及

所述多条打线上的信号端均匀分布在所述第二预设区域的四周，所述多条打线中每条打线的焊盘端所在的矩形区域的边所在的直线平行于该条打线的信号端所在的矩形区域的边所在的直线。

5.一种用于裸芯片的测试***，其特征在于，包括：

用于裸芯片的测试接口板，包括：多条打线，设置在接口板上，每条所述打线均具有焊盘端和信号端，其中，所述焊盘端用于向裸芯片相应的管脚输入测试信号，所述信号端用于接收输入的外部测试信号，所述裸芯片固定在所述接口板上；

信号发生/测量部件，与所述接口板相连接，用于产生多个动态的所述外部测试信号，并将多个动态的所述外部测试信号输出至固定在所述接口板上的所述裸芯片；以及

控制器，与所述信号发生/测量部件相连接，用于控制所述信号发生/测量部件产生多个的所述外部动态测试信号。

6.根据权利要求5所述的测试***，其特征在于，动态的所述外部测试信号为发生时间可变的信号和/或大小可变的信号和/或电性可变的信号。

7.根据权利要求5所述的测试***，其特征在于，所述信号发生/测量部件包括：

时钟发生单元，用于产生时钟信号；以及

信号发生单元，与所述时钟发生单元相连接，用于在所述时钟信号对应的时钟下产生多个动态的所述外部测试信号。

8.根据权利要求7所述的测试***，其特征在于，所述信号发生/测量部件还包括：

数字比较单元，与所述时钟发生单元相连接，用于判断所述时钟发生单元产生的时钟信号是否为预设时钟信号；以及

输入/输出端口，用于在所述数字比较单元判断出所述时钟发生单元产生的时钟信号为所述预设时钟信号时，输出所述信号发生单元产生的多个动态的所述外部测试信号。

9.根据权利要求8所述的测试***，其特征在于，所述信号发生/测量部件还包括：程序纠错部单元，连接在所述数字比较单元和所述时钟发生单元之间，用于在所述数字比较单元判断出所述时钟发生单元产生的时钟信号不是所述预设时钟信号时，进行纠错处理，得到纠错结果，

其中，所述时钟发生单元还用于根据所述纠错结果重新产生时钟信号。

10.根据权利要求5所述的测试***，其特征在于，所述测试***还包括：

输入/输出缓冲器，连接在所述接口板和所述信号发生/测量部件之间，用于对多个动态的所述外部测试信号进行缓冲处理。

11.根据权利要求10所述的测试***，其特征在于，所述输入/输出缓冲器还用于在对多个动态的所述外部测试信号进行缓冲处理的同时，对所述裸芯片输出的反馈信号进行缓冲处理。

12.根据权利要求10所述的测试***，其特征在于，所述测试***还包括：

开关，连接在所述输入/输出缓冲器和所述信号发生/测量部件之间，用于控制多个动态的所述外部测试信号输出至所述输入/输出缓冲器。

13.根据权利要求10所述的测试***，其特征在于，所述测试***还包括：

敏感放大器，与所述输入/输出缓冲器相连接，用于对所述输入/输出缓冲器输出的反馈信号的缓冲信号进行放大处理，得到放大后的缓冲信号；以及

逻辑比较器，连接在所述敏感放大器和所述控制器之间，用于判断所述放大后的缓冲信号对应的逻辑值是否为预设逻辑值，

所述控制器还用于在所述逻辑比较器判断出所述放大后的缓冲信号对应的逻辑值不是所述预设逻辑值时，控制所述信号发生/测量部件重新产生多个动态的所述外部测试信号。

14.根据权利要求10所述的测试***，其特征在于，所述测试***还包括：

编码/解码电路，连接在所述控制器和所述输入/输出缓冲器之间，用于在所述控制器的控制下对所述输入/输出缓冲器产生的缓冲信号的数目进行扩展处理。