CN106129009A - 利用侧墙结构提高存储区可靠性的方法以及闪存存储器 - Google Patents
利用侧墙结构提高存储区可靠性的方法以及闪存存储器 Download PDFInfo
- Publication number
- CN106129009A CN106129009A CN201610766307.1A CN201610766307A CN106129009A CN 106129009 A CN106129009 A CN 106129009A CN 201610766307 A CN201610766307 A CN 201610766307A CN 106129009 A CN106129009 A CN 106129009A
- Authority
- CN
- China
- Prior art keywords
- memory block
- oxide layer
- sidewall structure
- reliability
- block reliability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000006396 nitration reaction Methods 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 210000003205 muscle Anatomy 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种利用侧墙结构提高存储区可靠性的方法以及闪存存储器。利用侧墙结构提高存储区可靠性的方法包括：在闪存的逻辑区和存储区分别形成栅极结构；在同一工艺中，在逻辑区和存储区的栅极结构的侧壁上形成氧化层；在同一工艺中，在逻辑区和存储区的栅极结构的氧化层表面形成氮化层。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种利用侧墙结构提高存储区可靠性的方法以及闪存存储器。
背景技术
嵌入式闪存是将已有的闪存与现有的逻辑模块从物理或是电学进行结合，提供更多样的性能。嵌入式闪存中闪存采用特殊的阵列机构，具有高的数据读取速度，低功耗等优点。
但是，如何将闪存工艺与原有逻辑的制造工艺相兼容，尽可能地保留原有逻辑的制造工艺，依旧是个问题。
传统工艺中保留逻辑的制造工艺，将逻辑区与存储区栅极侧壁的氧化层分开生长，最终存储区的侧壁结构顺序从里至外为氧化层、氮化层。但是，在现有技术中，往往忽略了由于嵌入式闪存特殊阵列结构易造成的侧壁底部切口，而切口会导致存储区栅极氧化层会被破坏，从而会影响存储区可靠性这一严重问题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种利用侧墙结构提高存储区可靠性的方法。
为了实现上述技术目的，根据本发明，提供了一种利用侧墙结构提高存储区可靠性的方法，包括：
第一步骤：在闪存的逻辑区和存储区分别形成栅极结构；
第二步骤：在相同工艺中，在逻辑区和存储区的栅极结构的侧壁上形成氧化层；
第三步骤：在相同工艺中，在逻辑区和存储区的栅极结构的氧化层表面形成氮化层。
优选地，所述利用侧墙结构提高存储区可靠性的方法用于制造嵌入式闪存。
优选地，所述氧化层是氧化硅层。
优选地，所述氮化层是氮化硅层。
优选地，所述栅极结构包括栅极氧化物层和栅极多晶硅层。
为了实现上述技术目的，根据本发明，还提供了一种采用根据上述利用侧墙结构提高存储区可靠性的方法制成的闪存存储器，包括：逻辑区和存储区，其中存储区的器件的栅极侧壁的结构为氧化层-氮化层-氧化层-氮化层结构。
优选地，所述氧化层-氮化层-氧化层-氮化层结构是氧化硅层-氮化硅层-氧化硅层-氮化硅层结构。
优选地，所述闪存存储器是嵌入式闪存存储器。
本发明将闪存侧壁ONO(氧化层-氮化层-氧化层)结构优化为ONON(氧化层-氮化层-氧化层-氮化层)结构，有效保护闪存区存储区栅极氧化层，提高闪存可靠性。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的利用侧墙结构提高存储区可靠性的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明将闪存侧壁ONO(氧化层-氮化层-氧化层)结构优化为ONON(氧化层-氮化层-氧化层-氮化层)结构，有效保护闪存区存储区栅极氧化层，提高闪存可靠性。
图1示意性地示出了根据本发明优选实施例的利用侧墙结构提高存储区可靠性的方法的流程图。
所述利用侧墙结构提高存储区可靠性的方法可用于制造嵌入式闪存。
如图1所示，根据本发明优选实施例的利用侧墙结构提高存储区可靠性的方法包括：
第一步骤S1：在闪存的逻辑区和存储区分别形成栅极结构；例如，所述栅极结构包括栅极氧化物层和栅极多晶硅层。
第二步骤S2：在同一工艺中，在逻辑区和存储区的栅极结构的侧壁上形成氧化层；
优选地，所述氧化层是氧化硅层。
第三步骤S3：在同一工艺中，在逻辑区和存储区的栅极结构的氧化层表面形成氮化层。
优选地，所述氮化层是氮化硅层。
由此，利用根据本发明优选实施例的利用侧墙结构提高存储区可靠性的方法制造的嵌入式闪存包括：逻辑区和存储区，其中存储区的器件的栅极侧壁的结构为氧化层-氮化层-氧化层-氮化层结构。例如，所述氧化层-氮化层-氧化层-氮化层结构是氧化硅层-氮化硅层-氧化硅层-氮化硅层结构。
本发明将逻辑与存储区栅极侧壁的氧化层、氮化层一同形成，即保留逻辑的制造工艺，又可将闪存区的侧壁结构更改为ONON(氧化层-氮化层-氧化层-氮化层)结构，利用氮化层来保护存储区栅极氧化层，使其不会由于嵌入式闪存特殊阵列结构造成的侧壁底部切口而被破坏，提高存储区可靠性。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种利用侧墙结构提高存储区可靠性的方法，其特征在于包括：
第一步骤：在闪存的逻辑区和存储区分别形成栅极结构；
第二步骤：在相同工艺中，在逻辑区和存储区的栅极结构的侧壁上形成氧化层；
第三步骤：在相同工艺中，在逻辑区和存储区的栅极结构的氧化层表面形成氮化层。
2.根据权利要求1所述的利用侧墙结构提高存储区可靠性的方法，其特征在于，所述利用侧墙结构提高存储区可靠性的方法用于制造嵌入式闪存。
3.根据权利要求1或2所述的利用侧墙结构提高存储区可靠性的方法，其特征在于，所述氧化层是氧化硅层。
4.根据权利要求1或2所述的利用侧墙结构提高存储区可靠性的方法，其特征在于，所述氮化层是氮化硅层。
5.根据权利要求1或2所述的利用侧墙结构提高存储区可靠性的方法，其特征在于，所述闪存存储器是嵌入式闪存存储器。
6.一种采用根据权利要求1至5之一所述的利用侧墙结构提高存储区可靠性的方法制成的闪存存储器，其特征在于包括：逻辑区和存储区，其中存储区的器件的栅极侧壁的结构为氧化层-氮化层-氧化层-氮化层结构。
7.根据权利要求6所述的利用侧墙结构提高存储区可靠性的方法，其特征在于，所述氧化层-氮化层-氧化层-氮化层结构是氧化硅层-氮化硅层-氧化硅层-氮化硅层结构。
8.根据权利要求6所述的利用侧墙结构提高存储区可靠性的方法，其特征在于，所述闪存存储器是嵌入式闪存存储器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610766307.1A CN106129009A (zh) | 2016-08-30 | 2016-08-30 | 利用侧墙结构提高存储区可靠性的方法以及闪存存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610766307.1A CN106129009A (zh) | 2016-08-30 | 2016-08-30 | 利用侧墙结构提高存储区可靠性的方法以及闪存存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106129009A true CN106129009A (zh) | 2016-11-16 |
Family
ID=57273712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610766307.1A Pending CN106129009A (zh) | 2016-08-30 | 2016-08-30 | 利用侧墙结构提高存储区可靠性的方法以及闪存存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106129009A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148456A (zh) * | 2017-06-16 | 2019-01-04 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制作方法、电子装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030011017A1 (en) * | 2001-07-10 | 2003-01-16 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same |
| US20100308420A1 (en) * | 2007-07-31 | 2010-12-09 | Fujitsu Microelectronics Limited | Semiconductor device and manufacturing method of semiconductor device |
| CN103187368A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 嵌入式闪存中晶体管的形成方法 |
-
2016
- 2016-08-30 CN CN201610766307.1A patent/CN106129009A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030011017A1 (en) * | 2001-07-10 | 2003-01-16 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same |
| US20100308420A1 (en) * | 2007-07-31 | 2010-12-09 | Fujitsu Microelectronics Limited | Semiconductor device and manufacturing method of semiconductor device |
| CN103187368A (zh) * | 2011-12-31 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 嵌入式闪存中晶体管的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148456A (zh) * | 2017-06-16 | 2019-01-04 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN109148456B (zh) * | 2017-06-16 | 2021-09-14 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制作方法、电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104699884B (zh) | 布图设计***以及使用该***制造的半导体器件 | |
| US9219072B2 (en) | Nonvolatile memory devices having a three dimensional structure utilizing strapping of a common source region and/or a well region | |
| CN102332453B (zh) | 半导体器件及其制造方法 | |
| TWI658570B (zh) | 半導體器件 | |
| US6815755B2 (en) | Non-volatile memory cells, high voltage transistors and logic transistors integrated on a single chip | |
| US20090184360A1 (en) | Non-volatile memory device and method of fabricating the same | |
| US20060261404A1 (en) | Vertical NROM NAND flash memory array | |
| US20120052672A1 (en) | Methods for fabricating a cell string and a non-volatile memory device including the cell string | |
| CN103681806A (zh) | 半导体装置及其制造方法 | |
| US20050269626A1 (en) | Vertical NAND flash memory device | |
| CN114072910A (zh) | 集成组合件及形成集成组合件的方法 | |
| CN103545314A (zh) | 竖直半导体器件、其制造方法、以及组件和*** | |
| US20240112734A1 (en) | Select gate transistor with segmented channel fin | |
| CN114121985A (zh) | 集成组件和形成集成组件的方法 | |
| CN102544022B (zh) | 一种混合非挥发快闪存储器及其存储*** | |
| CN106129009A (zh) | 利用侧墙结构提高存储区可靠性的方法以及闪存存储器 | |
| US20150371996A1 (en) | Memory device and method of fabricating the same | |
| CN105990361A (zh) | 高速垂直通道三维与非门存储器装置 | |
| CN116941338A (zh) | 集成组合件及形成集成组合件的方法 | |
| CN107331666A (zh) | 分栅快闪存储器及避免其编程串扰失效的方法 | |
| CN104157558A (zh) | 闪存存储器栅极结构、制备方法及其应用 | |
| CN204884570U (zh) | 具有单层多晶的nvdram | |
| CN107634064B (zh) | 具有阵列低于周边结构的半导体结构 | |
| CN102938366B (zh) | 多晶硅电阻器结构及其制造方法、多晶硅电阻器 | |
| US10056371B2 (en) | Memory structure having array-under-periphery structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161116 |
|
| RJ01 | Rejection of invention patent application after publication |