CN106093531A - 一种芯片动态电压降检测电路及检测方法 - Google Patents
一种芯片动态电压降检测电路及检测方法 Download PDFInfo
- Publication number
- CN106093531A CN106093531A CN201610592010.8A CN201610592010A CN106093531A CN 106093531 A CN106093531 A CN 106093531A CN 201610592010 A CN201610592010 A CN 201610592010A CN 106093531 A CN106093531 A CN 106093531A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- detection
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
本发明实施例公开了一种芯片动态电压降检测电路及检测方法,包括检测控制器、电压检测电路、数据处理电路、数据接口和配置接口,检测控制器的第一信号输出端口连接电压检测电路的信号输入端口,检测控制器的采样模式配置信号输出端口连接数据处理电路的采样模式配置信号输入端口,电压检测电路的信号输出端口连接数据处理电路的第一信号输入端口;数据处理电路的信号输出端口连接数据接口,数据接口连接检测控制器,检测控制器连接配置接口。本发明实施例用于实时检测高带宽、高精度芯片内部的动态电压降。
Description
技术领域
本发明涉及电路技术领域,具体涉及一种芯片动态电压降检测电路及检测方法。
背景技术
芯片的电源分布网络(Power Distribution Network,PDN)上的电压降(Voltage(IR)-Drop,IR-Drop)按照形成原因分为静态IR-Drop和动态IR-Drop两种,其中,静态IR-Drop主要是PDN的金属线分压引起的电压降,动态IR-Drop是电源在电路开关切换时由于电流波动引起的电压降。
由于IR-Drop的存在,如果芯片的电源分布网络到达标准电池STDCELL的IR-Drop过大,可能会导致该标准电池STDCELL无法正常工作,因此在芯片实现的时候通常通过电源完整性(Power Integrality,PI)分析获取IR-Drop相关信息,该IR-Drop相关信息用于指导后端的电源分布网络设计,预留足够的裕量以保证芯片正常工作。
目前PI分析中,静态IR-Drop分析较多,而动态IR-Drop基本上基于最大功耗值进行分析,但实际芯片内部的瞬间电流变化是动态的,如何有效地检测芯片的内部动态IR-Drop是PI仿真和芯片实测校准的关键。
发明内容
本申请公开了一种芯片动态电压降检测电路及检测方法,用于实时检测高带宽、高精度芯片内部的动态电压降。
第一方面,本申请的实施例提供一种芯片动态电压降检测电路,包括检测控制器、电压检测电路、数据处理电路、数据接口和配置接口,其中:
所述检测控制器的第一信号输出端口连接所述电压检测电路的信号输入端口,所述检测控制器的采样模式配置信号输出端口连接所述数据处理电路的采样模式配置信号输入端口,所述电压检测电路的信号输出端口连接所述数据处理电路的第一信号输入端口;所述数据处理电路的信号输出端口连接所述数据接口,所述数据接口连接所述检测控制器,所述检测控制器连接所述配置接口;
所述配置接口用于接收检测参数配置信号,并向所述检测控制器所述检测参数配置信号;
所述检测控制器用于接收所述检测参数配置信号,生成使能信号和采样模式配置信号,并向所述电压检测电路发送所述使能信号,以及向所述数据处理电路发送所述采样模式配置信号;
所述电压检测电路用于接收所述使能信号,生成参考数据值,并向所述数据处理电路发送所述参考数据值;
所述数据处理电路用于接收所述采样模式配置信号和所述参考数据值,并根据所述采样模式配置信号处理所述参考电压值以生成目标电压降,并向所述数据接口发送所述目标数据值;
所述检测控制器还用于通过所述数据接口接收所述目标电压降,以及根据预存的电压斜率值,获取所述目标电压降对应的目标检测点之间的工作电压。
结合第一方面,在一些可能的实现方式中,所述芯片动态电压降检测电路还包括电压校准电路;
所述检测控制器的第二信号输出端口连接所述电压校准电路的信号输入端口,所述电压校准电路的信号输出端口连接所述数据处理电路第二信号输入端口;
所述电压校准电路用于当所述目标检测点处于预设工作电压时,生成参考校准数据值,并向所述数据处理电路发送所述参考校准数据值;
所述数据处理电路用于处理所述参考校准数据值,生成校准电压降,并向所述数据接口发送所述校准电压降;
所述检测控制器还用于通过所述数据接口接收所述校准电压降,根据所述预设工作电压和所述校准电压降生成所述电压斜率值。
结合第一方面,在一些可能的实现方式中,所述电压检测电路包括激励信号生成电路、前向延迟单元、和检测数据生成电路,其中,所述激励信号生成电路包括与门、D触发器和反相器,所述与门连接所述D触发器,所述D触发器连接反相器和所述前向延迟单元,所述反相器连接所述与门;所述前向延迟单元连接所述检测数据生成电路;
所述激励信号生成电路用于接收所述使能信号,生成激励信号,并通所述前向延迟单元向所述检测数据生成电路发送所述激励信号;
所述检测数据生成电路用于将所述激励信号的传输距离信息转换成所述参考数据值,并向所述数据处理电路发送所述参考数据值。
结合第一方面,在一些可能的实现方式中,所述检测数据生成电路包括N个延时单元、N个D触发器、N-1个异或门以及编码模块,N为大于或等于2的正整数;
所述N个延时单元与所述N个D触发器以及所述N-1个异或门组成延时链结构,所述延时链结构包括N-1个延时链电路,所述N-1个延时链电路中的每一个延时链电路包括一个延时单元、一个D触发器和一个异或门,所述N-1个延时链电路的输出端连接所述编码模块的输入端,所述编码模块的输出端连接所述数据处理电路;
所述前向延迟单元连接所述N-1个延时链电路中的第一个延时链电路。
结合第一方面,在一些可能的实现方式中,所述前向延时单元和所述延时单元包括一个或多个级联的标准库单元。
第二方面,本申请的实施例提供一种芯片动态电压降检测方法,用于检测芯片的目标检测点之间的动态电压降,所述芯片包括芯片动态电压降检测电路,所述芯片动态电压降检测电路包括检测控制器、电压检测电路、数据处理电路、数据接口和配置接口,其中,所述检测控制器的第一信号输出端口连接所述电压检测电路的信号输入端口,所述检测控制器的采样模式配置信号输出端口连接所述数据处理电路的采样模式配置信号输入端口,所述电压检测电路的信号输出端口连接所述数据处理电路的第一信号输入端口;所述数据处理电路的信号输出端口连接所述数据接口,所述数据接口连接所述检测控制器,所述检测控制器连接所述配置接口;所述方法包括:
所述配置接口接收检测参数配置信号,并向所述检测控制器所述检测参数配置信号;
所述检测控制器接收所述检测参数配置信号,生成使能信号和采样模式配置信号,并向所述电压检测电路发送所述使能信号,以及向所述数据处理电路发送所述采样模式配置信号;
所述电压检测电路接收所述使能信号,生成参考数据值,并向所述数据处理电路发送所述参考数据值;
所述数据处理电路接收所述采样模式配置信号和所述参考数据值,并根据所述采样模式配置信号处理所述参考电压值以生成目标电压降,并向所述数据接口发送所述目标数据值;
所述检测控制器还通过所述数据接口接收所述目标电压降,以及根据预存的电压斜率值,获取所述目标电压降对应的目标检测点之间的工作电压。
结合第二方面,在一些可能的实现方式中,所述芯片动态电压降检测电路还包括电压校准电路;所述检测控制器的第二信号输出端口连接所述电压校准电路的信号输入端口,所述电压校准电路的信号输出端口连接所述数据处理电路第二信号输入端口;
所述方法还包括:
所述电压校准电路在所述目标检测点处于预设工作电压时,生成参考校准数据值,并向所述数据处理电路发送所述参考校准数据值;
所述数据处理电路处理所述参考校准数据值,生成校准电压降,并向所述数据接口发送所述校准电压降;
所述检测控制器还通过所述数据接口接收所述校准电压降,根据所述预设工作电压和所述校准电压降生成所述电压斜率值。
结合第二方面,在一些可能的实现方式中,所述电压检测电路包括激励信号生成电路、前向延迟单元、和检测数据生成电路,其中,所述激励信号生成电路包括与门、D触发器和反相器,所述与门连接所述D触发器,所述D触发器连接反相器和所述前向延迟单元,所述反相器连接所述与门;所述前向延迟单元连接所述检测数据生成电路;
所述方法还包括:
所述激励信号生成电路接收所述使能信号,生成激励信号,并通所述前向延迟单元向所述检测数据生成电路发送所述激励信号;
所述检测数据生成电路将所述激励信号的传输距离信息转换成所述参考数据值,并向所述数据处理电路发送所述参考数据值。
结合第二方面,在一些可能的实现方式中,所述检测数据生成电路包括N个延时单元、N个D触发器、N-1个异或门以及编码模块,N为大于或等于2的正整数;
所述N个延时单元与所述N个D触发器以及所述N-1个异或门组成延时链结构,所述延时链结构包括N-1个延时链电路,所述N-1个延时链电路中的每一个延时链电路包括一个延时单元、一个D触发器和一个异或门,所述N-1个延时链电路的输出端连接所述编码模块的输入端,所述编码模块的输出端连接所述数据处理电路;
所述前向延迟单元连接所述N-1个延时链电路中的第一个延时链电路。
结合第二方面,在一些可能的实现方式中,所述前向延时单元和所述延时单元包括一个或多个级联的标准库单元。
本发明实施例提供的芯片动态电压降检测电路,通过检测控制器实时使能电压检测电路,并将电压检测电路生成的参考数据值发送至数据处理电路实时处理生成目标电压降并发送至检测控制器,由检测控制器根据预存的电压斜率值计算出该目标电压降对应的芯片的目标检测点之间的工作电压。可见,该芯片动态电压降检测电路的工作频率可以达到芯片***工作频率或者更高的频率,提供了较高的采样带宽。通过调整电压检测电路,可以提供更高的电压分辨率;充分利用片内***存储资源,便于支持规模测试;采样数据能够支持动态电压降场景重建,精确反映周期级别的电压波动情况,清晰体现芯片内部的动态电压降情况。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种芯片动态电压降检测电路的结构示意图;
图2是本发明实施例提供的一种芯片动态电压降检测电路的结构示意图;
图3是本发明实施例提供的另一种芯片动态电压降检测电路的结构示意图;
图4是本发明实施例提供的另一种芯片动态电压降检测电路的结构示意图;
图5是本发明实施例提供的一种芯片动态电压降检测方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
目前检测片内动态IR-Drop方案主要有三种。第一种检测方案是基于芯片预留的输入输出的管腿PAD直接进行测量,芯片封装前,在芯片探针测试(Chip Probing,CP)测试阶段,直接通过测试探针对芯片封装前的单个单元的裸片Die进行测试,芯片封装后,在芯片封装后测试(Final Test,FT)/样片测试板(Evaluation Board,EVB)测试阶段,对封装好的芯片进行测量。第二种检测方案是在芯片内部集成模拟模数转换器(Analog-to-DigitalConverter,ADC)或类似传感器Sensor,对芯片内部的不同电压域进行检测,通过Sensor的检测值来反映检测电压域的电压波动情况或者进行瞬态采样。第三种检测方案是采用串行链路连接方式在芯片内部集成多个检测模块,各个独立的检测模块之间通过自定义的串行接口进行交互,测试中通过测试接口下发串行命令配置指定的检测模块启动检测,并通过串行读命令将检测数据读出。
上述三种检测方案中,第一种检测方案检测带宽较低,一般在200MHz以下,无法检测更高频率的电压波动,且受限于芯片PAD数量,仅适用于电压域较少的设计。第二种检测方案中,基于模拟ADC采样的方案采样速度较慢,无法满足高带宽采样需求,基于瞬态采样的方案采样的电压分辨率较低,且无法支持连续采样,不适用于规模测试。第三种检测方案中,由于采用串行链路的方式,限制了接口的带宽,整个链路的配置延时随着集成检测模块的个数增加而增大,不能及时有效检测和反映片内动态IR-Drop的过程,不利于规模测试。
针对上述技术问题,本申请公开了一种芯片动态电压降检测电路及检测方法,通过检测控制器实时使能电压检测电路,并将电压检测电路生成的参考数据值发送至数据处理电路实时处理生成目标电压降并发送至检测控制器,由检测控制器根据预存的电压斜率值计算出该目标电压降对应的芯片的目标检测点之间的工作电压。该芯片动态电压降检测电路的工作频率可以达到芯片***工作频率或者更高的频率,提供了较高的采样带宽。通过调整电压检测电路,可以提供更高的电压分辨率;充分利用片内***存储资源,便于支持规模测试;采样数据能够支持动态电压降场景重建,精确反映周期级别的电压波动情况,清晰体现芯片内部的动态电压降情况。
以下分别进行详细说明。
请参阅图1,图1是本发明实施例公开的一种芯片动态电压降检测电路的示意图。该芯片动态电压降检测电路包括检测控制器、电压检测电路、数据处理电路、数据接口和配置接口,其中:
所述检测控制器的第一信号输出端口连接所述电压检测电路的信号输入端口,所述检测控制器的采样模式配置信号输出端口连接所述数据处理电路的采样模式配置信号输入端口,所述电压检测电路的信号输出端口连接所述数据处理电路的第一信号输入端口;所述数据处理电路的信号输出端口连接所述数据接口,所述数据接口连接所述检测控制器,所述检测控制器连接所述配置接口;
在图1所描述的芯片动态电压降检测电路中,所述配置接口用于接收检测参数配置信号,并向所述检测控制器所述检测参数配置信号;
所述检测控制器用于接收所述检测参数配置信号,生成使能信号和采样模式配置信号,并向所述电压检测电路发送所述使能信号,以及向所述数据处理电路发送所述采样模式配置信号;
所述电压检测电路用于接收所述使能信号,生成参考数据值,并向所述数据处理电路发送所述参考数据值;
所述数据处理电路用于接收所述采样模式配置信号和所述参考数据值,并根据所述采样模式配置信号处理所述参考电压值以生成目标电压降,并向所述数据接口发送所述目标数据值;
所述检测控制器还用于通过所述数据接口接收所述目标电压降,以及根据预存的电压斜率值,获取所述目标电压降对应的目标检测点之间的工作电压。
可选的,在一些可能的实现方式中,如图2所示,所述芯片动态电压降检测电路还包括电压校准电路;
所述检测控制器的第二信号输出端口连接所述电压校准电路的信号输入端口,所述电压校准电路的信号输出端口连接所述数据处理电路第二信号输入端口;
所述电压校准电路用于当所述目标检测点处于预设工作电压时,生成参考校准数据值,并向所述数据处理电路发送所述参考校准数据值;
所述数据处理电路用于处理所述参考校准数据值,生成校准电压降,并向所述数据接口发送所述校准电压降;
所述检测控制器还用于通过所述数据接口接收所述校准电压降,根据所述预设工作电压和所述校准电压降生成所述电压斜率值。
可选的,在一些可能的实现方式中,如图3所示,所述电压检测电路包括激励信号生成电路、前向延迟单元、和检测数据生成电路,其中,所述激励信号生成电路包括与门、D触发器和反相器,所述与门连接所述D触发器,所述D触发器连接反相器和所述前向延迟单元,所述反相器连接所述与门;所述前向延迟单元连接所述检测数据生成电路;
所述激励信号生成电路用于接收所述使能信号,生成激励信号,并通所述前向延迟单元向所述检测数据生成电路发送所述激励信号;
所述检测数据生成电路用于将所述激励信号的传输距离信息转换成所述参考数据值,并向所述数据处理电路发送所述参考数据值。
可选的,在一些可能的实现方式中,如图4所示,所述检测数据生成电路包括N个延时单元、N个D触发器、N-1个异或门以及编码模块,N为大于或等于2的正整数;
所述N个延时单元与所述N个D触发器以及所述N-1个异或门组成延时链结构,所述延时链结构包括N-1个延时链电路,所述N-1个延时链电路中的每一个延时链电路包括一个延时单元、一个D触发器和一个异或门,所述N-1个延时链电路的输出端连接所述编码模块的输入端,所述编码模块的输出端连接所述数据处理电路;
所述前向延迟单元连接所述N-1个延时链电路中的第一个延时链电路。
其中,整个电压检测电路的延时链电路的个数以及延时单元中级联的标准库单元的个数和类型可根据实际应用进行调整。
可选的,在一些可能的实现方式中,所述前向延时单元和所述延时单元包括一个或多个级联的标准库单元。
请参阅图5,图5是本发明实施例公开的一种芯片动态电压降检测方法的流程图,用于检测芯片的目标检测点之间的动态电压降,所述芯片包括芯片动态电压降检测电路,所述芯片动态电压降检测电路包括检测控制器、电压检测电路、数据处理电路、数据接口和配置接口,其中,所述检测控制器的第一信号输出端口连接所述电压检测电路的信号输入端口,所述检测控制器的采样模式配置信号输出端口连接所述数据处理电路的采样模式配置信号输入端口,所述电压检测电路的信号输出端口连接所述数据处理电路的第一信号输入端口;所述数据处理电路的信号输出端口连接所述数据接口,所述数据接口连接所述检测控制器,所述检测控制器连接所述配置接口;
如图5所示,该芯片动态电压降检测方法可以包括以下步骤:
S501,所述配置接口接收检测参数配置信号,并向所述检测控制器所述检测参数配置信号;
S502,所述检测控制器接收所述检测参数配置信号,生成使能信号和采样模式配置信号,并向所述电压检测电路发送所述使能信号,以及向所述数据处理电路发送所述采样模式配置信号;
S503,所述电压检测电路接收所述使能信号,生成参考数据值,并向所述数据处理电路发送所述参考数据值;
S504,所述数据处理电路接收所述采样模式配置信号和所述参考数据值,并根据所述采样模式配置信号处理所述参考电压值以生成目标电压降,并向所述数据接口发送所述目标数据值;
S505,所述检测控制器还通过所述数据接口接收所述目标电压降,以及根据预存的电压斜率值,获取所述目标电压降对应的目标检测点之间的工作电压。
可选的,在一些可能的实现方式中,所述芯片动态电压降检测电路还包括电压校准电路;所述检测控制器的第二信号输出端口连接所述电压校准电路的信号输入端口,所述电压校准电路的信号输出端口连接所述数据处理电路第二信号输入端口;所述芯片动态电压降检测方法还包括以下步骤:
所述电压校准电路在所述目标检测点处于预设工作电压时,生成参考校准数据值,并向所述数据处理电路发送所述参考校准数据值;
所述数据处理电路处理所述参考校准数据值,生成校准电压降,并向所述数据接口发送所述校准电压降;
所述检测控制器还通过所述数据接口接收所述校准电压降,根据所述预设工作电压和所述校准电压降生成所述电压斜率值。
可选的,在一些可能的实现方式中,所述电压检测电路包括激励信号生成电路、前向延迟单元、和检测数据生成电路,其中,所述激励信号生成电路包括与门、D触发器和反相器,所述与门连接所述D触发器,所述D触发器连接反相器和所述前向延迟单元,所述反相器连接所述与门;所述前向延迟单元连接所述检测数据生成电路;
所述电压检测电路的实现方式包括:
所述激励信号生成电路接收所述使能信号,生成激励信号,并通所述前向延迟单元向所述检测数据生成电路发送所述激励信号;
所述检测数据生成电路将所述激励信号的传输距离信息转换成所述参考数据值,并向所述数据处理电路发送所述参考数据值。
可选的,在一些可能的实现方式中,所述检测数据生成电路包括N个延时单元、N个D触发器、N-1个异或门以及编码模块,N为大于或等于2的正整数;
所述N个延时单元与所述N个D触发器以及所述N-1个异或门组成延时链结构,所述延时链结构包括N-1个延时链电路,所述N-1个延时链电路中的每一个延时链电路包括一个延时单元、一个D触发器和一个异或门,所述N-1个延时链电路的输出端连接所述编码模块的输入端,所述编码模块的输出端连接所述数据处理电路;
所述前向延迟单元连接所述N-1个延时链电路中的第一个延时链电路。
可选的,在一些可能的实现方式中,所述前向延时单元和所述延时单元包括一个或多个级联的标准库单元。
以上对本发明实施例所提供的芯片动态电压降检测电路及检测方法进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种芯片动态电压降检测电路,其特征在于,包括检测控制器、电压检测电路、数据处理电路、数据接口和配置接口,其中:所述检测控制器的第一信号输出端口连接所述电压检测电路的信号输入端口,所述检测控制器的采样模式配置信号输出端口连接所述数据处理电路的采样模式配置信号输入端口,所述电压检测电路的信号输出端口连接所述数据处理电路的第一信号输入端口;所述数据处理电路的信号输出端口连接所述数据接口,所述数据接口连接所述检测控制器,所述检测控制器连接所述配置接口;
所述配置接口用于接收检测参数配置信号,并向所述检测控制器所述检测参数配置信号;
所述检测控制器用于接收所述检测参数配置信号,生成使能信号和采样模式配置信号,并向所述电压检测电路发送所述使能信号,以及向所述数据处理电路发送所述采样模式配置信号;
所述电压检测电路用于接收所述使能信号,生成参考数据值,并向所述数据处理电路发送所述参考数据值;
所述数据处理电路用于接收所述采样模式配置信号和所述参考数据值,并根据所述采样模式配置信号处理所述参考电压值以生成目标电压降,并向所述数据接口发送所述目标数据值;
所述检测控制器还用于通过所述数据接口接收所述目标电压降,以及根据预存的电压斜率值,获取所述目标电压降对应的目标检测点之间的工作电压。
2.根据权利要求1所述的芯片动态电压降检测电路,其特征在于,所述芯片动态电压降检测电路还包括电压校准电路;
所述检测控制器的第二信号输出端口连接所述电压校准电路的信号输入端口,所述电压校准电路的信号输出端口连接所述数据处理电路第二信号输入端口;
所述电压校准电路用于当所述目标检测点处于预设工作电压时,生成参考校准数据值,并向所述数据处理电路发送所述参考校准数据值;
所述数据处理电路用于处理所述参考校准数据值,生成校准电压降,并向所述数据接口发送所述校准电压降;
所述检测控制器还用于通过所述数据接口接收所述校准电压降,根据所述预设工作电压和所述校准电压降生成所述电压斜率值。
3.根据权利要求1或2任一项所述的芯片动态电压降检测电路,其特征在于,所述电压检测电路包括激励信号生成电路、前向延迟单元、和检测数据生成电路,其中,所述激励信号生成电路包括与门、D触发器和反相器,所述与门连接所述D触发器,所述D触发器连接反相器和所述前向延迟单元,所述反相器连接所述与门;所述前向延迟单元连接所述检测数据生成电路;
所述激励信号生成电路用于接收所述使能信号,生成激励信号,并通所述前向延迟单元向所述检测数据生成电路发送所述激励信号;
所述检测数据生成电路用于将所述激励信号的传输距离信息转换成所述参考数据值,并向所述数据处理电路发送所述参考数据值。
4.根据权利要求3所述的芯片动态电压降检测电路,其特征在于,
所述检测数据生成电路包括N个延时单元、N个D触发器、N-1个异或门以及编码模块,N为大于或等于2的正整数;
所述N个延时单元与所述N个D触发器以及所述N-1个异或门组成延时链结构,所述延时链结构包括N-1个延时链电路,所述N-1个延时链电路中的每一个延时链电路包括一个延时单元、一个D触发器和一个异或门,所述N-1个延时链电路的输出端连接所述编码模块的输入端,所述编码模块的输出端连接所述数据处理电路;
所述前向延迟单元连接所述N-1个延时链电路中的第一个延时链电路。
5.根据权利要求4所述的芯片动态电压降检测电路,其特征在于,
所述前向延时单元和所述延时单元包括一个或多个级联的标准库单元。
6.一种芯片动态电压降检测方法,用于检测芯片的目标检测点之间的动态电压降,其特征在于,所述芯片包括芯片动态电压降检测电路,所述芯片动态电压降检测电路包括检测控制器、电压检测电路、数据处理电路、数据接口和配置接口,其中,所述检测控制器的第一信号输出端口连接所述电压检测电路的信号输入端口,所述检测控制器的采样模式配置信号输出端口连接所述数据处理电路的采样模式配置信号输入端口,所述电压检测电路的信号输出端口连接所述数据处理电路的第一信号输入端口;所述数据处理电路的信号输出端口连接所述数据接口,所述数据接口连接所述检测控制器,所述检测控制器连接所述配置接口;所述方法包括:
所述配置接口接收检测参数配置信号,并向所述检测控制器所述检测参数配置信号;
所述检测控制器接收所述检测参数配置信号,生成使能信号和采样模式配置信号,并向所述电压检测电路发送所述使能信号,以及向所述数据处理电路发送所述采样模式配置信号;
所述电压检测电路接收所述使能信号,生成参考数据值,并向所述数据处理电路发送所述参考数据值;
所述数据处理电路接收所述采样模式配置信号和所述参考数据值,并根据所述采样模式配置信号处理所述参考电压值以生成目标电压降,并向所述数据接口发送所述目标数据值;
所述检测控制器还通过所述数据接口接收所述目标电压降,以及根据预存的电压斜率值,获取所述目标电压降对应的目标检测点之间的工作电压。
7.根据权利要求6所述的芯片动态电压降检测方法,其特征在于,所述芯片动态电压降检测电路还包括电压校准电路;所述检测控制器的第二信号输出端口连接所述电压校准电路的信号输入端口,所述电压校准电路的信号输出端口连接所述数据处理电路第二信号输入端口;
所述方法还包括:
所述电压校准电路在所述目标检测点处于预设工作电压时,生成参考校准数据值,并向所述数据处理电路发送所述参考校准数据值;
所述数据处理电路处理所述参考校准数据值,生成校准电压降,并向所述数据接口发送所述校准电压降;
所述检测控制器还通过所述数据接口接收所述校准电压降,根据所述预设工作电压和所述校准电压降生成所述电压斜率值。
8.根据权利要求6或7任一项所述的芯片动态电压降检测方法,其特征在于,所述电压检测电路包括激励信号生成电路、前向延迟单元、和检测数据生成电路,其中,所述激励信号生成电路包括与门、D触发器和反相器,所述与门连接所述D触发器,所述D触发器连接反相器和所述前向延迟单元,所述反相器连接所述与门;所述前向延迟单元连接所述检测数据生成电路;
所述电压检测电路的实现方式包括:
所述激励信号生成电路接收所述使能信号,生成激励信号,并通所述前向延迟单元向所述检测数据生成电路发送所述激励信号;
所述检测数据生成电路将所述激励信号的传输距离信息转换成所述参考数据值,并向所述数据处理电路发送所述参考数据值。
9.根据权利要求8所述的芯片动态电压降检测方法,其特征在于,
所述检测数据生成电路包括N个延时单元、N个D触发器、N-1个异或门以及编码模块,N为大于或等于2的正整数;
所述N个延时单元与所述N个D触发器以及所述N-1个异或门组成延时链结构,所述延时链结构包括N-1个延时链电路,所述N-1个延时链电路中的每一个延时链电路包括一个延时单元、一个D触发器和一个异或门,所述N-1个延时链电路的输出端连接所述编码模块的输入端,所述编码模块的输出端连接所述数据处理电路;
所述前向延迟单元连接所述N-1个延时链电路中的第一个延时链电路。
10.根据权利要求9所述的芯片动态电压降检测方法,其特征在于,
所述前向延时单元和所述延时单元包括一个或多个级联的标准库单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610592010.8A CN106093531B (zh) | 2016-07-25 | 2016-07-25 | 一种芯片动态电压降检测电路及检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610592010.8A CN106093531B (zh) | 2016-07-25 | 2016-07-25 | 一种芯片动态电压降检测电路及检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106093531A true CN106093531A (zh) | 2016-11-09 |
CN106093531B CN106093531B (zh) | 2019-02-26 |
Family
ID=57449308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610592010.8A Active CN106093531B (zh) | 2016-07-25 | 2016-07-25 | 一种芯片动态电压降检测电路及检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106093531B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112787305A (zh) * | 2020-12-30 | 2021-05-11 | 英韧科技(上海)有限公司 | Vlsi和soc的电压降管理 |
CN114280351A (zh) * | 2021-12-21 | 2022-04-05 | 海光信息技术股份有限公司 | 集成电路内部电源网络电压降获取方法及相关装置 |
WO2022104613A1 (zh) * | 2020-11-18 | 2022-05-27 | 华为技术有限公司 | 电压监测电路和芯片 |
CN116953490A (zh) * | 2023-09-19 | 2023-10-27 | 西安智多晶微电子有限公司 | 一种测量fpga芯片内部电压降的方法、装置和*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1126840A (zh) * | 1995-01-10 | 1996-07-17 | 李瑞鸿 | 一种开关触点压降的测试方法及装置 |
US7324914B2 (en) * | 2004-10-29 | 2008-01-29 | Texas Instruments Incorporated | Timing closure for system on a chip using voltage drop based standard delay formats |
CN202372558U (zh) * | 2011-12-27 | 2012-08-08 | 贵州贵航汽车零部件股份有限公司 | 一种机械触点开关电压降检测装置 |
CN103344817A (zh) * | 2013-06-26 | 2013-10-09 | 中国科学院计算技术研究所 | 芯片内部压降测量装置及测量方法 |
-
2016
- 2016-07-25 CN CN201610592010.8A patent/CN106093531B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1126840A (zh) * | 1995-01-10 | 1996-07-17 | 李瑞鸿 | 一种开关触点压降的测试方法及装置 |
US7324914B2 (en) * | 2004-10-29 | 2008-01-29 | Texas Instruments Incorporated | Timing closure for system on a chip using voltage drop based standard delay formats |
CN202372558U (zh) * | 2011-12-27 | 2012-08-08 | 贵州贵航汽车零部件股份有限公司 | 一种机械触点开关电压降检测装置 |
CN103344817A (zh) * | 2013-06-26 | 2013-10-09 | 中国科学院计算技术研究所 | 芯片内部压降测量装置及测量方法 |
Non-Patent Citations (1)
Title |
---|
孟少鹏等: "基于VCD文件的动态电压降分析流程概述", 《中国集成电路》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022104613A1 (zh) * | 2020-11-18 | 2022-05-27 | 华为技术有限公司 | 电压监测电路和芯片 |
CN112787305A (zh) * | 2020-12-30 | 2021-05-11 | 英韧科技(上海)有限公司 | Vlsi和soc的电压降管理 |
CN114280351A (zh) * | 2021-12-21 | 2022-04-05 | 海光信息技术股份有限公司 | 集成电路内部电源网络电压降获取方法及相关装置 |
CN114280351B (zh) * | 2021-12-21 | 2023-11-21 | 海光信息技术股份有限公司 | 集成电路内部电源网络电压降获取方法及相关装置 |
CN116953490A (zh) * | 2023-09-19 | 2023-10-27 | 西安智多晶微电子有限公司 | 一种测量fpga芯片内部电压降的方法、装置和*** |
CN116953490B (zh) * | 2023-09-19 | 2023-12-26 | 西安智多晶微电子有限公司 | 一种测量fpga芯片内部电压降的方法、装置和*** |
Also Published As
Publication number | Publication date |
---|---|
CN106093531B (zh) | 2019-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106093531A (zh) | 一种芯片动态电压降检测电路及检测方法 | |
CN103884980B (zh) | 基于电源电流的硬件木马检测方法和*** | |
CN101344566B (zh) | 一种检测电力变压器绕组变形的测试装置及测试方法 | |
WO2006093635A3 (en) | Method and circuit for the detection of solder-joint failures in a digital electronic package | |
CN103278693A (zh) | 一种探针接触电阻测量方法 | |
US9140751B2 (en) | Testing integrated circuit packaging for output short circuit current | |
CN104062534A (zh) | 针对短路测试集成电路封装 | |
US20150025830A1 (en) | Methods and systems to measure a signal on an integrated circuit die | |
CN104820155B (zh) | 一种火工品桥丝测试电路及方法 | |
JPS6144371A (ja) | 半導体試験装置 | |
CN103267940A (zh) | 多模块平行测试***及测试方法 | |
CN111239673B (zh) | 检测电能表剩余电流计量精度的***及方法 | |
CN110231559B (zh) | 基于flash工艺的fpga芯片参数测试方法及设备 | |
US10746780B2 (en) | High power terahertz impulse for fault isolation | |
CN106908750A (zh) | 一种电能表脉冲误差检测方法和装置 | |
CN111521857B (zh) | 基于tmr隧道磁阻的多导体电流测量*** | |
CN104124235B (zh) | 测试结构及其测试方法 | |
CN105445818A (zh) | 自动气象站数据采集器校验***及其校验方法 | |
CN105588631A (zh) | 计量秤故障检测设备、方法、***及工程机械 | |
CN201514460U (zh) | 语音类集成电路的测试装置 | |
CN103995173A (zh) | 均方根检波器及使用所述均方根检波器的断路器 | |
CN106932746B (zh) | 一种电子式电流互感器性能试验***及方法 | |
CN109541443A (zh) | 实时时钟检测装置及方法 | |
CN110071851B (zh) | 一种测量飞行试验数据延迟的***及方法 | |
CN207541249U (zh) | 一种直流换流内换流阀并联避雷器光电监视模块校验装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |