CN106066833A - 存取多端口存储器模块的方法及相关的存储器控制器 - Google Patents

存取多端口存储器模块的方法及相关的存储器控制器 Download PDF

Info

Publication number
CN106066833A
CN106066833A CN201610255321.5A CN201610255321A CN106066833A CN 106066833 A CN106066833 A CN 106066833A CN 201610255321 A CN201610255321 A CN 201610255321A CN 106066833 A CN106066833 A CN 106066833A
Authority
CN
China
Prior art keywords
thesaurus
address
bit
check code
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610255321.5A
Other languages
English (en)
Inventor
赖伯承
林俊良
吕国正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106066833A publication Critical patent/CN106066833A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Storage Device Security (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存取多端口存储器模块的方法及相关的存储器控制器。存储器控制器耦接于多端口存储器模块，其中多端口存储器模块包含了多个存储库，且存储器控制器用来产生多个校验码，并分别将多个校验码写入至多个存储库中，其中每一个校验码是根据一部分存储库中的比特位所产生的。本发明的存取多端口存储器模块的方法及相关的存储器控制器可以降低存储库冲突的发生机率，减少存取次数。

Description

存取多端口存储器模块的方法及相关的存储器控制器
交叉引用
本申请要求申请日为2015年4月22日，美国临时申请号为62/150，862的美国临时申请案的优先权，上述临时申请案的内容一并并入本申请。
技术领域
本发明有关于存储器，尤指一种存取多端口存储器模块的方法及相关的存储器控制器。
背景技术
一般来说，一个多端口存储器模块会包含多个用来储存数据的存储库，且每一个存储库都可以独立地被存取，然而，当存储器接收到两个或更多个读取命令，以要求存取单一存储库中的多个不同地址时，则会有存储库冲突(bank conflict)的情形发生，而造成该多个读取命令需要被循序地执行，进而造成存储器存取延迟以及更糟的存取效率。为了解决该问题，传统的多端口存储器模块会使用定制的电路来使能多个存取端口，或是指派多个存储器单元以支持多个同时存取的操作。然而，这些方法会增加设计制造的成本，且/或增加芯片面积以及功率消耗，因此，如何提供一种存储器存取方法以有效率地支持多个存取指令是一个重要的课题。
发明内容
有鉴于此，本发明特提供以下技术方案：
本发明实施例提供一种存取多端口存储器模块的方法，其中多端口存储器模块包含了多个存储库，且存取多端口存储器模块的方法包含有：产生多个校验码，其中每一个校验码是根据一部分存储库中的比特位所产生的；以及分别将多个校验码写入至多个存储库中。
本发明实施例提供一种存储器控制器，耦接于多端口存储器模块，其中多端口存储器模块包含了多个存储库，且存储器控制器用来产生多个校验码，并分别将多个校验码写入至多个存储库中，其中每一个校验码是根据一部分存储库中的比特位所产生的。
本发明实施例又提供一种存取多端口存储器模块的方法，其中多端口存储器模块包含了多个存储库，且方法包含有：当对应到特定存储库中两个不同地址的比特位因为两个读取命令而被要求读取时，直接读取特定存储库中两个不同地址中的其中之一的比特位；以及通过读取其他存储库中的多个比特位来产生特定存储库中两个不同地址中的另外之一的比特位。
本发明的存取多端口存储器模块的方法及相关的存储器控制器可以降低存储库冲突的发生机率，减少存取次数。
附图说明
图1为根据本发明实施例的存储器控制器的示意图。
图2为根据本发明实施例的存储库中的数据布局的示意图。
图3为根据本发明实施例的当存储器控制器传送一个写入命令W12以及两个读取命令R20、R11以存取存储器模块的示意图。
图4为根据本发明实施例的当存储器控制器另传送一个写入命令W23以及两个读取命令R21、R22以存取存储器模块的示意图。
图5为根据本发明实施例的当存储器控制器另传送一个写入命令W16以及两个读取命令R14、R15以存取存储器模块的示意图。
图6为根据本发明实施例的一种存一多端口存储器模块的方法的流程图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的基准。在通篇说明书及权利要求书当中所提及的“包含”是开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或通过其它装置或连接手段间接地电气连接至第二装置。
请参考图1，其为根据本发明一个实施例的存储器控制器110的示意图。如图1所示，存储器控制器110耦接于存储器模块120，且另通过总线101来耦接到需要存取存储器模块120的元件，例如中央处理器102以及图形处理器104。此外，存储器控制器110包含了地址解码器112、处理电路114、写入/读取端口116、控制逻辑118以及仲裁器119；且存储器模块120包含写入/读取控制器122、多个暂存器124以及多个存储库126。在本实施例中，存储器模块120是支持两个或更多个读取/写入操作的多端口存储器模块，且每一个存储库126具有独立的读取/写入端口以支持多个存取操作，且每一个存储库126允许被独立地存取。此外，存储器模块120可以是多端口的静态随机存取存储器(multi-port static random access memory(SRAM))模块或是多端口的动态随机存取存储器(dynamic random access memory(DRAM))模块，但这并非是本发明的限制条件。
关于存储器控制器110中元件的操作，地址解码器112用来对来自中央处理器102或是图形处理器104或是其他需要存取存储器模块120中数据的接收信号进行解码，以产生一个或多个读取命令及/或一个或多个写入命令；处理电路114用来管理及处理读取/写入命令；写入/读取缓冲器116用来暂时储存需要写入到存储器模块120的数据，及/或是暂时储存自存储器模块120读取的数据；控制逻辑118用来根据写入命令来产生比特位值及相对应的校验码，且也用来根据读取命令以对自存储器模块120中所读取的数据进行解码来产生比特位值；以及仲裁器119用来对写入命令及读取命令进行排程。
关于存储器模块120中元件的操作，写入/读取控制器122可包含一行解码器(rowdecoder)以及一列解码器(column decoder)，且用来对来自存储器控制器110的写入/读取命令进行解码，以存取存储库126中对应于写入/读取命令的地址上的比特位值；暂存器124用来暂时地储存校验码；以及每一个存储库126由一个或多个芯片来实施以储存数据。
在本发明的实施例中，上述的多个校验码是根据储存在存储库126中的数据或是准备要写入到存储库126中的数据所产生，且这些校验码是平均地被写入至存储库126中。通过使用此方法，存储器控制器110可以同时地自单一存储库中的多个地址读取两个比特位值，以减少存储库冲突的发生机率。本发明实施例的操作细节在以下会做具体的描述。
请参考图2，其根据本发明一个实施例的存储库中的数据布局的示意图，其中图2展示了多个存储库126包含了四个存储库Bank0～Bank3，多个暂存器124包含了分别对应到存储库Bank0～Bank3的四个暂存器Reg0～Reg3，且每一个存储库包含了两个读取端口以及一个写入端口(2R1W)，但这些特征并非是本发明的限制条件。如图2所示，三个存储库的数据分散在四个存储库Bank0～Bank3中，且校验码是平均地分散在四个存储库Bank0～Bank3中。详细来说，校验码P(b00，b10，b20)通过对存储库Bank0～Bank2中对应到地址A0的比特位b00、b10、b20作异或(exclusive-or，XOR)运算而得到，亦即其中是一个异或算子。接着，校验码P(b00，b10，b20)被储存至存储库Bank3中对应于地址A0的单元中。
类似地，校验码P(b01，b11，b21)通过对存储库Bank0、Bank1、Bank3中对应到地址A1的比特位b01、b11、b21作异或运算而得到，且校验码P(b01，b11，b21)被储存至存储库Bank2中对应于地址A1的单元中；校验码P(b02，b12，b22)通过对存储库Bank0、Bank2、Bank3中对应到地址A2的比特位b02、b12、b22作异或运算而得到，且校验码P(b02，b12，b22)被储存至存储库Bank1中对应于地址A2的单元中；校验码P(b03，b13，b23)通过对存储库Bank1～Bank3中对应到地址A3的比特位b03、b13、b23作异或运算而得到，且校验码P(b03，b13，b23)被储存至存储库Bank0中对应于地址A3的单元中；类似地，校验码P(b04，b14，b24)、P(b05，b15，b25)、P(b06，b16，b26)、P(b07，b17，b27)也分别地被写入到存储库Bank3、Bank2、Bank1、Bank0中。
图3为根据本发明一个实施例的当存储器控制器110传送一个写入命令W12以及两个读取命令R20、R11以存取存储器模块120的示意图，其中写入命令W12控制存储器模块120以将一个比特位b12’写入到存储库Bank2中具有地址A2的单元中(亦即，使用比特位b12’来更新比特位b12)，且读取命令R20、R11则是控制存储器模块120以分别自存储库Bank2、Bank1中读取数据b20、b11。在图3中，由于读取命令R20、R11本身并没有存储库冲突的问题，因此存储器控制器110可以直接地自存储库Bank2、Bank1中分别读取数据b20、b11。此外，当比特位b12’写入至存储库Bank2中具有地址A2的单元时，存储器控制器110另外从存储库Bank0、Bank3中分别读取比特位b02、b22，且对比特位b12’、b02、b22进行异或运算以产生一更新后校验码P’(b02，b12’，b22)，并将此更新后校验码P’(b02，b12’，b22)储存至暂存器Reg1中。
图4为根据本发明一个实施例的当存储器控制器110另传送一个写入命令W23以及两个读取命令R21、R22以存取存储器模块120的示意图，其中图4的实施例接续着图3的实施例。在图4中，写入命令W23控制存储器模块120以将一个比特位b23’写入到存储库Bank3中具有地址A3的单元中(亦即，使用比特位b23’来更新比特位b23)，且读取命令R21、R22则是控制存储器模块120以自存储库中读取数据b21、b22。在本实施例中，由于比特位b21、b22是位于同一个存储库Bank3中，因此会有存储库冲突的情形发生，而使得存储器控制器110无法同时且直接地自存储库Bank3中读取比特位b21、b22，因此，存储器控制器110仅能直接自存储库Bank3中读取比特位b21、b22的其中之一(在本实施例中，存储器控制器110直接读取比特位b21)，且另外一个比特位(亦即，b22)是在不读取比特位b22的情形下，通过对比特位b02、b12以及更新后校验码P’(b02，b12’，b22)进行异或运算后而得到，其中比特位b02、b12分别自存储库Bank0、Bank2中所读取，且更新后校验码P’(b02，b12’，b22)则自暂存器Reg1中所读取。通过使用上述的存取方法，两个存取相同存储库的读取命令可以同时地被执行以得到两个比特位(例如，b21、b22)，因此可以避免存储库冲突的事件发生。
另外，关于写入命令W23，比特位b23’写入至存储库Bank3中具有地址A3的单元，而存储器控制器110另外从存储库Bank1、Bank2中分别读取比特位b03、b13，且对比特位b23’、b03、b13进行异或运算以产生更新后校验码P’(b03，b13，b23’)，并将此更新后校验码P’(b03，b13，b23’)储存至暂存器Reg0中。
图5为根据本发明一个实施例的当存储器控制器110另传送一个写入命令W16以及两个读取命令R14、R15以存取存储器模块120的示意图，其中图5的实施例接续着图4的实施例。在图5中，写入命令W16控制存储器模块120以将一个比特位b16’写入到存储库Bank2中具有地址A6的单元中(亦即，使用比特位b16’来更新比特位b16)，且读取命令R14、R15则是控制存储器模块120以自存储库中读取数据b14、b15。在本实施例中，由于比特位b14、b15是位于同一个存储库Bank1中，因此会有存储库冲突的情形发生，而使得存储器控制器110无法同时且直接地自存储库Bank1中读取比特位b14、b15，因此，存储器控制器110仅能直接自存储库Bank1中读取比特位b14、b15的其中之一(在本实施例中，存储器控制器110直接读取比特位b14)，且另外一个比特位(亦即，b15)是在不读取比特位b15的情形下，通过对比特位b05、b25以及校验码P(b05，b15，b25)进行异或运算后而得到，其中比特位b05、b25分别自存储库Bank0、Bank3中所读取，且校验码P(b05，b15，b25)则自存储库Bank2中所读取。通过使用上述的存取方法，两个存取相同存储库的读取命令可以同时地被执行以得到两个比特位(例如，b14、b15)，因此可以避免存储库冲突的事件发生。
另外，关于写入命令W16，比特位b16’被写入至存储库Bank2中具有地址A6的单元，而存储器控制器110另外从存储库Bank0、Bank3中分别读取比特位b06、b26，且对比特位b16’、b06、b26进行异或运算以产生更新后校验码P’(b06，b16’，b26)。同时，前一个更新后校验码P’(b02，b12’，b22)则被移至存储库Bank1中具有地址A2的单元中，且目前的更新后校验码P’(b06，b16’，b26)则储存至暂存器Reg1中。
需注意的是，图2～5所示的“地址A0～A7”仅用来表示每一个存储库中多个单元的位置偏移量，此外，本实施例中的“地址”一词并未限制是存储库的实体地址或是地址的索引值，且一个比特位群组(例如b00，b10，b20)及相对应的校验码(例如P(b00，b10，b20))应该被视为在存储库中具有相同的地址。
图2～图5的实施例可以被归纳为图6所示的流程图，参考图2～图6，流程如下所述：
步骤600：流程开始。
步骤602：接收一个写入命令以及两个读取命令。
步骤604：在写入的流程中，将数据直接写入至其地址中，读取其他存储库中具有相同地址(偏移量)的数据但不包含校验码，对所读取的数据以及写入的数据进行异或运算以产生更新后校验码，并将更新后校验码储存至暂存器中。
步骤606：在读取的流程中，判断读取命令是否存在着存储库冲突的状况，若是没有存储库冲突，流程进入步骤608；若有存储库冲突，则流程进入步骤610。
步骤608：直接读取数据。
步骤610：直接自存储器模块读取对应到其中一个读取命令的数据；以及读取其他存储库中具有相同地址(偏移量)的数据，并对所读取的数据进行异或运算以产生/回复对应到另一个读取命令的数据。
步骤612：流程结束。
简要归纳本发明，在本发明的存取多端口存储器模块的方法中，每一个校验码是通过对一部分存储库中对应到相同地址(偏移量)的数据进行异或运算来得到，且校验码被储存到剩余存储库中具有相同地址(偏移量)的单元；此外，校验码分散地储存在存储库中。通过使用本发明的技术，可以降低存储库冲突的发生机率以增进存取效率。
尽管已经在文中使用不同的方法、设备以及***来描述和示出了一些示例性的技术，但是本领域普通技术人员应当理解的是：可以在不脱离所要求保护的主题的情况下进行各种其它修改以及进行等同物替换。此外，在不脱离文中描述的中心构思的情况下，可以进行许多修改以使特定的情况适应于所要求保护的主题的教导。因此，意在所要求保护的主题不限制于所公开的特定示例，而且这样的要求保护的主题还可以包括落在所附权利要求的范围内的所有实施及它们的等同物。

Claims (20)

1.一种存取多端口存储器模块的方法，其特征在于，所述多端口存储器模块包含多个存储库，且所述存取多端口存储器模块的方法包含有：
产生多个校验码，其中每一个校验码是根据一部分存储库中的比特位所产生的；以及
分别将所述多个校验码写入至所述多个存储库中。
2.根据权利要求1所述的存取多端口存储器模块的方法，其特征在于，所述多个存储库包含M个存储库，每一个存储库包含对应到N的地址的单元以分别储存N个比特位，且产生所述多个校验码的步骤包含有：
根据(M-1)个存储库中对应到第K个地址的每一个比特位来产生第K个校验码，其中K为小于N的任意正整数，并据以产生N个校验码；以及
分别将所述多个校验码写入至所述多个存储库中的步骤包含有：
将所述第K个校验码储存到剩余存储库中对应到所述第K个地址的单元中。
3.根据权利要求2所述的存取多端口存储器模块的方法，其特征在于，根据所述(M-1)个存储库中对应到第K个地址的每一个比特位来产生所述第K个校验码的步骤包含有：
对所述(M-1)个存储库中对应到所述第K个地址的每一个比特位进行异或运算以产生所述第K个校验码。
4.根据权利要求2所述的存取多端口存储器模块的方法，其特征在于，所述N个校验码平均地被写入至所述M个存储库中。
5.根据权利要求2所述的存取多端口存储器模块的方法，其特征在于，所述的存取多端口存储器模块的方法另包含有：
当所述(M-1)个存储库中的一个存储库，其对应到所述第K个地址的单元中的数据根据写入命令而需要更新时：
根据所述(M-1)个存储库中对应到所述第K个地址的每一个比特位来产生一更新后第K个校验码；以及
将所述更新后第K个校验码储存到所述剩余存储库中对应到所述第K个地址的单元中。
6.根据权利要求2所述的存取多端口存储器模块的方法，其特征在于，所述的存取多端口存储器模块的方法另包含有：
当对应到特定存储库中的第X个地址以及第Y个地址的两个比特位因为两个读取命令而被要求读取时，直接自所述特定存储库中读取对应到该第X个地址的比特位，其中X、Y为小于N的两个任意不同的正整数；以及
通过读取其他存储库中对应于多个第Y个地址的多个比特位来产生所述特定存储库中对应到该第Y个地址的该比特位。
7.根据权利要求6所述的存取多端口存储器模块的方法，其特征在于，所述特定存储库中对应到该第Y个地址的该比特位是在不读取所述特定存储库中对应到所述第Y个地址的所述比特位的情形下所产生。
8.根据权利要求1所述的存取多端口存储器模块的方法，其特征在于，所述多端口存储器模块为多端口的静态存储器模块或是多端口的动态存储器模块，且每一个存储库均被允许独立地存取。
9.一种存储器控制器，耦接于多端口存储器模块，其特征在于，所述多端口存储器模块包含多个存储库，且所述存储器控制器用来产生多个校验码，并分别将所述多个校验码写入至所述多个存储库中，其中每一个校验码是根据一部分存储库中的比特位所产生的。
10.根据权利要求9所述的存储器控制器，其特征在于，所述多个存储库包含M个存储库，每一个存储库包含对应到N的地址的单元以分别储存N个比特位，且所述存储器控制器根据(M-1)个存储库中对应到第K个地址的每一个比特位来产生第K个校验码，其中K为小于N的任意正整数，并据以产生N个校验码；以及所述存储器控制器将所述第K个校验码储存到剩余存储库中对应到该第K个地址的单元中。
11.根据权利要求10所述的存储器控制器，其特征在于，所述存储器控制器对该(M-1)个存储库中对应到该第K个地址的每一个比特位进行异或运算以产生所述第K个校验码。
12.根据权利要求10所述的存储器控制器，其特征在于，所述N个校验码平均地被写入至所述M个存储库中。
13.根据权利要求10所述的存储器控制器，其特征在于，当所述(M-1)个存储库中的一个存储库，其对应到所述第K个地址的单元中的数据根据所述存储器控制器发送的写入命令而需要更新时，所述存储器控制器根据所述(M-1)个存储库中对应到所述第K个地址的每一个比特位来产生更新后第K个校验码，以及将所述更新后第K个校验码储存到所述剩余存储库中对应到所述第K个地址的单元中。
14.根据权利要求10所述的存储器控制器，其特征在于，当存储器控制器被要求读取对应到特定存储库中的第X个地址以及第Y个地址的两个比特位时，所述存储器控制器直接自所述特定存储库中读取对应到该第X个地址的比特位，其中X、Y为小于N的两个任意不同的正整数；以及所述存储器控制器通过读取其他存储库中对应于该第Y个地址的比特位来产生所述特定存储库中对应到该第Y个地址的该比特位。
15.根据权利要求14所述的存储器控制器，其特征在于，所述特定存储库中对应到所述第Y个地址的所述比特位是在不读取所述特定存储库中对应到所述第Y个地址的所述比特位的情形下所产生的。
16.根据权利要求9所述的存储器控制器，其特征在于，所述多端口存储器模块为多端口的静态存储器模块或是多端口的动态存储器模块，且每一个存储库均被允许独立地存取。
17.一种存取多端口存储器模块的方法，其特征在于，所述多端口存储器模块包含多个存储库，且所述方法包含有：
当对应到特定存储库中两个不同地址的比特位因为两个读取命令而被要求读取时，直接读取所述特定存储库中两个不同地址中的其中之一的比特位；以及
通过读取其他存储库中的多个比特位来产生所述特定存储库中两个不同地址中的另外之一的比特位。
18.根据权利要求17所述的存取多端口存储器模块的方法，其特征在于，每一个存储库包含对应到N个地址的单元以分别储存N个比特位，所述两个不同地址中的另外之一为第Y个地址，且通过读取其他存储库中的多个比特位来产生所述特定存储库中两个不同地址中的另外之一的比特位的步骤包含有：
通过读取其他存储库中对应于所述第Y个地址的比特位来产生所述特定存储库中对应到所述第Y个地址的比特位，其中Y为小于N的正整数。
19.根据权利要求18所述的存取多端口存储器模块的方法，其特征在于，所述特定存储库中对应到所述第Y个地址的所述比特位是在不读取所述特定存储库中对应到所述第Y个地址的所述比特位的情形下所产生。
20.根据权利要求18所述的存取多端口存储器模块的方法，其特征在于，所述多端口存储器模块为多端口的静态存储器模块或是多端口的动态存储器模块，且每一个存储库均被允许独立地存取。
CN201610255321.5A 2015-04-22 2016-04-22 存取多端口存储器模块的方法及相关的存储器控制器 Withdrawn CN106066833A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562150862P 2015-04-22 2015-04-22
US62/150,862 2015-04-22
US15/098,336 US20160313923A1 (en) 2015-04-22 2016-04-14 Method for accessing multi-port memory module and associated memory controller
US15/098,336 2016-04-14

Publications (1)

Publication Number Publication Date
CN106066833A true CN106066833A (zh) 2016-11-02

Family

ID=57147701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610255321.5A Withdrawn CN106066833A (zh) 2015-04-22 2016-04-22 存取多端口存储器模块的方法及相关的存储器控制器

Country Status (2)

Country Link
US (1) US20160313923A1 (zh)
CN (1) CN106066833A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9760432B2 (en) * 2015-07-28 2017-09-12 Futurewei Technologies, Inc. Intelligent code apparatus, method, and computer program for memory
US9921754B2 (en) 2015-07-28 2018-03-20 Futurewei Technologies, Inc. Dynamic coding algorithm for intelligent coded memory system
CN111831212B (zh) * 2019-04-19 2023-07-04 杭州海康威视数字技术股份有限公司 一种数据写入、读取方法、装置及设备
CN115291816B (zh) * 2022-10-10 2022-12-09 新云滕(云南)科技有限公司 一种用于基于三维可视化的配电管理***的存储器***

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393512B1 (en) * 1999-09-27 2002-05-21 Ati International Srl Circuit and method for detecting bank conflicts in accessing adjacent banks
CN102265266A (zh) * 2011-06-01 2011-11-30 华为技术有限公司 一种数据地址编码的方法及装置
CN102870089A (zh) * 2009-12-15 2013-01-09 实录***有限公司 将数据存储到虚拟高速存储***中的***和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393512B1 (en) * 1999-09-27 2002-05-21 Ati International Srl Circuit and method for detecting bank conflicts in accessing adjacent banks
CN102870089A (zh) * 2009-12-15 2013-01-09 实录***有限公司 将数据存储到虚拟高速存储***中的***和方法
CN102265266A (zh) * 2011-06-01 2011-11-30 华为技术有限公司 一种数据地址编码的方法及装置

Also Published As

Publication number Publication date
US20160313923A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
US9639458B2 (en) Reducing memory accesses for enhanced in-memory parallel operations
CN102177550B (zh) 存储器模块中独立受控的虚拟存储器设备
CN106095328B (zh) 每个周期具有一个读端口和一个或多个写端口的多组存储器
CN110582745B (zh) 存储器装置及可促进张量存储器存取的方法
CN102681946B (zh) 内存访问方法和装置
CN106066833A (zh) 存取多端口存储器模块的方法及相关的存储器控制器
CN101840383B (zh) 支持连续/离散地址多数据并行访问的可配置存储器
CN1936869A (zh) 用于翻译地址的方法和***
CN102043729B (zh) 动态随机访问存储器的内存管理方法及***
US20170270050A1 (en) Memory system including memory device and operation method thereof
JP2019518286A (ja) メモリバス上のマルチレベルデータキャッシュ及びストレージ
US20220114115A1 (en) Interleaving of heterogeneous memory targets
CN103309626A (zh) 实现网络芯片多读写端口存储器的方法及相应存储器
CN107315694A (zh) 一种缓存一致性管理方法及节点控制器
US11409684B2 (en) Processing accelerator architectures
CN103377135B (zh) 寻址方法、装置及***
CN106066832B (zh) 存取存储器模块/增加写入端口的方法以及存储器控制器
CN108139989A (zh) 配备有存储器中的处理和窄访问端口的计算机设备
US20180188976A1 (en) Increasing read pending queue capacity to increase memory bandwidth
CN107123438A (zh) 模拟多端口方法及模拟多端口记忆体
US20130332665A1 (en) Memory with bank-conflict-resolution (bcr) module including cache
CN109388344B (zh) 一种基于带宽扩展交叉编址的双端口sram访问控制***及方法
CN102930898B (zh) 一种构建多端口异步存储模块的方法
CN100561446C (zh) 通过间接寻址扩展存储空间的存取方法及其存取装置
CN206178765U (zh) Ssd单元及ssd设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20161102