CN106062954B - 变容二极管及其制备方法、存储器和检测器 - Google Patents

变容二极管及其制备方法、存储器和检测器 Download PDF

Info

Publication number
CN106062954B
CN106062954B CN201580010134.4A CN201580010134A CN106062954B CN 106062954 B CN106062954 B CN 106062954B CN 201580010134 A CN201580010134 A CN 201580010134A CN 106062954 B CN106062954 B CN 106062954B
Authority
CN
China
Prior art keywords
voltage
electrode
layer
varactor
layer made
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580010134.4A
Other languages
English (en)
Other versions
CN106062954A (zh
Inventor
海德玛丽·施密特
伊洛娜·斯克鲁帕
斯拉沃米尔·普鲁康尔
达尼洛·比格尔
阿格涅什卡·鲍格斯
拉维恩·塞尔瓦拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Helmholtz Zentrum Dresden Rossendorf eV
Original Assignee
Helmholtz Zentrum Dresden Rossendorf eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Helmholtz Zentrum Dresden Rossendorf eV filed Critical Helmholtz Zentrum Dresden Rossendorf eV
Publication of CN106062954A publication Critical patent/CN106062954A/zh
Application granted granted Critical
Publication of CN106062954B publication Critical patent/CN106062954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/02—Electrets, i.e. having a permanently-polarised dielectric
    • H01G7/025—Electrets, i.e. having a permanently-polarised dielectric having an inorganic dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8616—Charge trapping diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/09—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only

Abstract

本发明涉及变容二极管、用于制备该变容二极管的方法、以及具有这种变容二极管的存储器和检测器，其中，所述变容二极管具有第一电极和第二电极以及接触式布置在这两个电极之间的层布置，并且其中，所述层布置在从第一电极向第二电极的方向上相继具有由铁电材料制成的层和由介电材料制成的具有带电杂质的电绝缘层。

Description

变容二极管及其制备方法、存储器和检测器
技术领域
本发明涉及一种变容二极管、一种用于制备变容二极管的方法、一种具有至少一个这种变容二极管的用于信息存储的存储器、以及一种具有至少一个这种变容二极管的用于辐射检测的检测器；其中所述变容二极管具有多层***(Mehrschichtsystem)。
背景技术
变容二极管能够借助于电压的施加实现它的电容的变化，其中变容二极管可以例如借助于由不同的掺杂的半导体材料制成的多层***来构造。
作为另一示例，由绝缘体及掺杂半导体组成的多层***，例如p型硅上的SiO2，其带有在该绝缘体上的金属触头和在该掺杂半导体上的金属触头，该多层***具有如下电容：此电容取决于在该绝缘体与该掺杂半导体之间边界处该掺杂半导体中的空间电荷区和该绝缘体的介电属性。该电容能够通过从外部向绝缘体上的金属触头及掺杂半导体上的金属触头施加电压而受控制。在该绝缘体中、在该绝缘体与该掺杂半导体之间的界面处、以及在该掺杂半导体中可能形成缺陷(Defekte)。由于这种缺陷，用测试频率fac的交流电压所测得的该多层***的电容就取决于测试频率fac。用能量大于该掺杂半导体的电子带隙(elektronische Bandlücke)Eg的光进行辐射时，该掺杂半导体中的空间电荷区的范围缩减并且该多层***的电容增大。
此外，金属-绝缘体-半导体结构还被用于电荷耦合器件(CCD)和固态图像传感器中。用光进行辐射时，基于光生电荷载子对掺杂半导体中的电荷积聚进行检测。由于金属-绝缘体-半导体结构中缺陷的连续的重新分配，金属-绝缘体-半导体结构的电容在辐射下不稳定并且无法在CCD和固态图像传感器中用作检测信号。
带有铁电电介体的场效应晶体管可以用作铁电存储器，其中源极-漏极-电流值(Source-Drain-Stromwert)用作所存储信息的读出值。然而，流经铁电电介体的漏电流使铁电电介体的极化状态退化，因而这种存储器相对具有易失性。
US 5 524 092 A描述了作为存储器装置的变容二极管，其中所述变容二极管具有两个电极以及布置于其间的层序列，该层序列由铁电材料制成的层、导电金属或导电氮化硅制成的作为粘合阻挡层的层、以及掺杂半导体材料制成的层组成。
在《Capacitance-voltage and retention characteristics of Pt/SrBi2Ta2O9/HfO2/Si structures with various buffer layer thickness》(Pt/SrBi2Ta2O9/HfO2/Si结构在各种缓冲层厚度下的电容电压及保持特性)(Tang等人所著，Applied PhysicsLetters(应用物理快报)，2009年第94卷第212907页)中，二极管结构以金属、作为铁电体的SrBi2Ta2O9、作为绝缘体的HfO2、针对不同绝缘体厚度的半导体所组成的材料顺序为特征，其中确定，具有较薄HfO2层的结构鉴于保持性是更适宜的。
US 5 751 049 A描述了具有金属-绝缘体-半导体结构的红外检测器。
发明内容
本发明提供一种构造简单的变容二极管，其电容特性利用极小的耗能而可变地且非易失性地可调节。此外，本发明还提供一种用于制备这种变容二极管的方法。此外，本发明还提供一种利用这种变容二极管作为存储器元件用于存储信息的构造简单的存储器，其中所述存储器利用极小的耗能可高速写入和读取。最后，本发明还提供一种利用这种变容二极管作为敏感元件用于检测粒子辐射或波辐射的检测器。
根据本发明的第一方面，提供一种变容二极管形式的电子元器件，即一种具有可变式可调电容的电子元器件。该变容二极管具有用于该变容二极管的电接触的第一电极及第二电极。该变容二极管还具有接触式布置于第一电极与第二电极之间的层布置(Schichtanordnung)，其中该层布置在从第一电极向第二电极的方向上相继具有铁电材料制成的层(也称作“铁电层”)和介电材料制成的电绝缘层(也称作“介电层”或“绝缘体层”)。介电材料制成的层被构造成具有带电杂质(即，在介电材料制成的层中存在带电杂质)。铁电材料可以是例如多铁性(multiferroisches)材料。
介电层优选直接接触式布置在铁电层上。例如可以设计成：所述层布置由铁电层及介电层组成。
根据一种实施方式，所述层布置还另外具有掺杂半导体材料制成的层(也称作“半导体层”或“半导电层”)。根据该实施方式，介电层布置于铁电层与半导电层之间，因此，所述层布置在从第一电极向第二电极的方向上相继具有铁电材料制成的层、介电材料制成的层、和掺杂半导体材料制成的层。可以特别设计成：所述层布置由铁电层、介电层和半导电层组成。
所述层布置借助所述两个电极而进行电接触，其中第一电极接触式布置于所述层布置的一边缘层上，并且第二电极接触式布置于所述层布置的另一边缘层上。因此，依据所述层布置的配置，可以例如设计成：第一电极接触式布置于铁电层上，并且第二电极(在不存在半导电层的情况下)布置于介电层上或(在存在半导电层的情况下)布置于半导电层上。第一电极也称作前电极、顶电极或前触头。第二电极也称作对向电极、底电极、对向触头或底触头。
通过在这两个电极之间施加电压，能够影响铁电材料自发极化的方向。施加的电压在经过铁电层时会发生下降，倘若该下降引起的电场大于铁电材料的矫顽场强则根据该电场的方向进行基本上完整的极化定向，其中铁电材料的极化可以通过所施加电压的换极(Umpolen)而换极。这种足以超过铁电层之矫顽场强的电压在下文中也称作切换电压或写电压。
经证实，变容二极管的电容或电容特性随着这种切换电压的量值(其中切换电压的量值始终足以超过铁电层之矫顽场强)和极性而发生非易失性变化，亦即借助于这种切换电压的暂时的或长时的施加，对取决于该切换电压之量值和极性的值或状态连续可调。
据目前所知，例如在铁电层中存在的极化会影响到毗邻的介电层中的带电杂质，其中这种杂质根据其电荷(量值及符号)在电荷重心的相应变化下换位(umpositioniert)(例如转向和/或转移)。因此，例如介电层中带电杂质的电荷重心在第一极化方向的呈现时具有相比在第二极化方向的呈现时不同的位置，其中电荷重心的这种变化伴随变容二极管的电容或电容特性的变化(即，电容二极管在铁电层之两个极化方向的呈现时具有不同的电容-电压特性曲线)。对此，替代地或另外地，电容特性不仅经由所施加电压之极性的变化而发生变化，而且也经由所施加电压之量值的变化而发生变化。
因此，根据本发明的变容二极管可以通过不同切换电压的(临时性或持续性)施加——其中切换电压在量值和/或极性方面有所不同——从而非易失性地处于电容或电容特性各不相同的不同切换状态。在此情形下，这种切换电压的量值却始终大到足以超过所述铁电层的矫顽场强(即，切换电压的量值大到使得：在对变容二极管的电极加载切换电压时，因电压经过铁电层发生压降而引起的电场大于铁电材料的矫顽场强)。
特别地，变容二极管可以通过第一切换电压的施加而处于第一切换状态，通过第二切换电压的施加而处于第二切换状态，其中第一及第二切换电压的量值至少大到使得在铁电材料制成的层中超过铁电材料的矫顽场强，并且其中第一切换电压相比第二切换电压具有不同的量值和/或不同的极性。
据此，根据本发明的变容二极管可以例如通过第一极性的第一切换电压的施加而处于第一切换状态，并且通过第二极性的第二切换电压的施加而处于第二切换状态，其中第二极性反向于第一极性，并且其中第一及第二切换电压的量值至少大到使得在铁电材料制成的层中超过铁电材料的矫顽场强。第一及第二切换电压也称作第一或第二写电压。
在此情形下，相应的直流电压脉冲足以使铁电材料的极化发生换极，即无持续施加的电压。在两个电极上施加外部直流电压之后，铁电层的极化状态得以稳定，原因是：不会有漏电流流过作为绝缘体层起效的介电层，因而不会削减极化电荷。
在存在半导电层的情况下，变容二极管的总电容还通过半导电层的空间电荷区的电容来确定，其中该电容分量可以特别取决于射到半导电材料上的辐射。
变容二极管的电容特性随其切换状态发生变化，其中例如变容二极管在第一切换状态中或从第一切换状态出发相比在第二切换状态中或从第二切换状态出发具有不同的电容-电压特性曲线(CV特性曲线)。在直流电压V下变容二极管的电容C可以采取已知方式借助于在两个电极上施加直流电压V并在直流电压V上叠加小幅值的交流电压Vac进行测定，其中CV特性曲线借助于持续施加直流电压V进行测定。
特别地，带有可选的半导电层的变容二极管的CV特性曲线具有最低点，其中该最低点的位置随变容二极管的切换状态发生变化。故而，例如在给定第一及第二切换状态的情况下，CV特性曲线在第一切换状态中或从第一切换状态出发具有最低点M1＝(U1,min；C1,min)，并且在第二切换状态中或从第二切换状态出发具有最低点M2＝(U2,min；C2,min)，其中Ui,min为各最低点的直流电压值且Ci,min为各最低点的电容值(i＝1，2)。在此情形下，电压值U1,min及U2,min在量值上基本小于第一及第二切换电压(即，在电压U1,min及U2,min下，经过铁电层导致的压降不足以超过矫顽场强)。
由于变容二极管在其电容特性的变化下可以借助于直流电压脉冲在不同切换状态之间来回切换，其中由于功能用作绝缘体的介电层无需电流来进行转换，故而变容二极管的电容能够以极小的能耗得到调节。由于借助于介电层抑制了漏电流，这从而避免铁电层的极化电荷产生削减，因此所设的切换状态在时间上稳定，即非易失。
根据一种实施方式，所述介电层的厚度为至少5nm，优选至少50nm。通过介电层的这种厚度，有效抑制电流流经该层。此外，通过这种足够厚的厚度，确保在测量技术方面可稳妥检测到电荷重心的转移(或由此伴随发生的电容变化)。
铁电层在极化状态下(即在施加矫顽场强后)，在其界面或边缘面上具有取决于材料的极化表面电荷密度(即每单位面积的极化电荷)。介电层具有预定体电荷密度(即每单位体积的电荷)的带电杂质。
根据一种实施方式，铁电层及介电层的材料和厚度选取成使得：介电层的体电荷密度与厚度之乘积的量值至多等于铁电层的极化表面电荷密度的量值。由此，介电层中的电荷重心能够依据铁电层的极化状态发生尤其显著的变化。
特别是可以设计成，铁电层及介电层的厚度(及材料)与第一或第二切换电压配合成使得铁电层在第一或第二切换电压施加于其界面上之后具有第一或第二极化表面电荷密度(其中这两种表面电荷密度可以是相同的)，并且其中介电层的厚度被调节成使得介电层的体电荷密度与厚度之乘积在量值上至多等于第一和第二极化表面电荷密度的两个值中的较小值。
作为具有在IR-VIS-UV光谱区间内的电子带隙的半导体材料，可以采用例如硅(Si)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)、磷化镓(GaP)、碳化硅(SiC)、碲化锌(ZnTe)及氧化锌(ZnO)。电子带隙在室温下对于硅为1.10eV，对于锗为0.75eV，对于砷化镓为1.43eV，对于氮化镓为3.37eV，对于磷化镓为2.26eV，对于碳化硅为2.39-2.33eV，对于碲化锌为2.40eV，以及对于氧化锌为3.37eV。
作为介电材料(在本文中也称作绝缘体)，可以采用例如具有比二氧化硅(SiO2)的静态介电常数更小的静态介电常数的低k绝缘体。低k绝缘体包括例如氢硅酸盐类(Wasserstoff-Silsesquioxan)、聚酰亚胺(Polyimide)及硅胶(Silicagele)。静态介电常数对于氢硅酸盐类为2.9-3.1，对于聚酰亚胺为3.1-3.4，以及对于硅胶为2.0-2.5。
还可以设计成，使用例如二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)及氧化铝(Al2O3)或其组合作为具有中等静态介电常数的电介体或绝缘体。静态介电常数对于二氧化硅为3.8，对于氮化硅为5.5-9.4，对于氮氧化硅为3.9-7.0，以及对于氧化铝为7.6-8.6。
作为具有中等静态介电常数的其它绝缘体，可以设计成使用例如氧化铪(HfO2)、氧化钽(Ta2O5)及二氧化钛(TiO2)或其组合。静态介电常数对于氧化铪为25，对于氧化钽为24-28，以及对于二氧化钛为50-100。
作为铁电材料，可以设计成使用例如铁酸铋(BiFeO3)、锰酸钇(YMnO3)和/或锰酸铋(BiMnO3)。在铁电体居里温度之上，铁电材料是压电性材料并失去其极化状态。铁电体居里温度(极化电荷)在BiFeO3情况下为1100K(90-95μC/cm2)，在YMnO3情况下为913K-1270K(12μC/cm2)，以及在BiMnO3情况下为105K(9μC/cm2)。
根据本发明的另一方面，变容二极管的不同切换状态功能用作(fungieren)不同的存储器状态。因此，例如第一及第二切换状态可以功能用作二进制的存储器状态。据此，本发明提供一种用于存储信息的存储器装置或存储器，其中该存储器装置具有一个或多个根据前述实施方案所述的变容二极管作为存储器元件。
该存储器装置可以特别地构造成使得：通过其在第一与第二电极之间可施加不同的写电压，其中不同的写电压在量值和/或极性方面有所不同，从而使变容二极管借助于不同的写电压的施加而处于相属的不同的存储器状态中。在此情形下，每种写电压的量值都至少大到使得在铁电材料制成的层中超过铁电材料的矫顽场强。
据此，该存储器装置可以被构造成使得：通过其在第一电极与第二电极之间可施加至少第一及第二写电压，其中第一与第二写电压的量值至少大到使得在铁电材料制成的层中超过铁电材料的矫顽场强，并且其中第一写电压相比第二写电压具有不同的量值和/或不同的极性，从而使得变容二极管可借助于第一写电压的施加而处于具有第一电容特性的功能用作第一存储器状态的第一切换状态，并可借助于第二写电压的施加而处于具有第二电容特性的功能用作第二存储器状态的第二切换状态。
优选地，第一写电压的极性反向于第二写电压的极性，从而使得变容二极管在由此得到的两种存储器状态中具有铁电层的反向极化。
然而还可以设计成，该存储器装置被构造成使得：通过极性相同、但电压量值不同的写电压，实现多种不同的存储器状态。特别是可以设计成，第一及第二写电压具有相同的极性和不同的电压量值。
另外还可以设计成两个以上不同的写电压，从而使得变容二极管借助存储器装置而能够处于两个以上的存储器状态中，并由此能够功能用作多重电容式(multikapazitives)存储器元件。
该存储器装置可以进一步被构造成使得：借助于对变容二极管的电容的检测，由其无电流地可检测或可读取变容二极管的存储器状态。
举例而言，如前所述的变容二极管的电容-电压特性曲线在第一切换状态或第一存储器状态中在第一最低点直流电压U1,min下具有最低点，并且在第二切换状态或第二存储器状态中在第二最低点直流电压U2,min下具有最低点，其中存储器装置可以被构造成用于检测在该第一或第二最低点直流电压时变容二极管的电容。由于在U1,min或U2,min下对该存储器状态进行读取，读取所需的能耗能够被保持在较低水平，此外还确保了变容二极管的切换状态不受读取的影响(因为在读电压U1,min或U2,min下，铁电层中的电场明显小于矫顽场强)。
该存储器装置为了借助于上述机制进行变容二极管的写入和/或读取，可以具有例如控制单元。控制单元可以构造成例如用于变容二极管的写入，方法是借助于向变容二极管的电极加载第一或第二写电压，从而使得变容二极管能够借助于控制单元而确切地处于第一或第二切换状态。
控制单元还可以构造用于变容二极管(的切换状态或存储器状态)的读取，方法是借助于检测二极管的电容特性或电容并且将检测到的电容指配给各切换状态。在此情形下，优选在U1,min或U2,min作为读电压的情况下检测电容，即借助于在两个电极上施加值为U1,min或U2,min的直流电压并在该直流电压上叠加小幅值的交流电压Vac(其中交流电压的幅值尤其要小到使得由所施加的直流电压及交流电压所产生的总幅值不足以超过铁电体的矫顽场强)。
变容二极管的电容特性会受到射于其上的辐射的影响，因此，通过对当前电容特性的检测，可以推断出辐射的情况。
根据本发明的又一方面，据此提供一种用于检测辐射的检测器，该检测器具有一个或多个根据前述实施方案所述的变容二极管作为检测器元件或测量变量拾取器。在此，辐射可以由粒子辐射或电磁辐射发出。
所述检测器可以(例如借助于相应构造的控制单元)被构造成使得：可由其在第一与第二电极之间施加切换电压，其中该切换电压的量值至少大到使得在两个电极上施加切换电压时在铁电材料制成的层中超过铁电材料的矫顽场强，如此使得变容二极管借助于切换电压的施加而处于具有特定电容特性的预定切换状态。
所述检测器可以构造用于检测变容二极管的电容或电容特性并且基于检测到的电容或电容特性来表征辐射。检测二极管的当前电容特性可以类似于上述处理方法来进行。所述表征可以例如借助于将检测到的电容特性与一个或多个作为基准保存的基准特性做对比来进行。
这样就能例如确定，变容二极管的CV特性曲线的最低点M1＝(U1,min；C1,min)或M2＝(U2,min；C2,min)的位置随着射到变容二极管上的电磁辐射的波长和强度而变化。此外，变容二极管的CV特性曲线的最低点M1＝(U1,min；C1,min)或M2＝(U2,min；C2,min)的位置随着射到变容二极管上的粒子的类型、能量及数目而变化。因此，所述检测器(例如借助于控制单元)可以被构造成使得：基于检测到的电容特性，特别是基于变容二极管的CV特性曲线的最低点的位置，由其来表征射到变容二极管上的波辐射或粒子辐射。可以特别设计成，所述检测器或控制单元被构造成使得：由其对变容二极管CV特性曲线的最低点的位置进行检测，并且基于检测到的最低点位置，由其检测出射到变容二极管上的电磁辐射的波长和/或强度。
作为另一示例，针对电磁辐射的预定波长λ，电容-电压特性曲线的最低点的电压值U1,min或U2,min恒定，然而其中随着辐射强度渐增，各最低点的电容值(C1,min或C2,min)转移到更大的值。因此，针对预定的波长，可以借助于对CV特性曲线的最低点的电容值的检测，从而检测辐射强度。对此，可以例如设计成，为变容二极管前置滤谱器，用于滤出预定的波长。
因此，无论是将变容二极管用作存储器元件还是用作检测器元件，都只进行电容式的无电流测量，这与电流测量相比，能够明显减少能耗且明显缩短存取时间，并且能够降低工作所需的冷却功率。
所述存储器装置和检测器可以具有呈交叉阵列(Crossbar-Array)的多个根据本发明的变容二极管。交叉阵列代表半导体技术中的一种新型元器件架构，并且可以用作在功能层的正面及背面上的结构化导电触头。在交叉阵列中，结构化的或完全扁平的功能层嵌入在交叉阵列之间。倘若想要读取某个单元格的电容，则在交叉点处形成单元格的两条导体轨迹上施加测试频率fac的读电压。
根据本发明的另外一方面，还提供一种用于制备根据前述实施方式之一的变容二极管的方法。根据该方法，首先在室温下将铁电材料以非晶相涂覆于介电层上(例如借助于磁控溅射或借助于脉冲激光等离子体沉积)，随后借助于光能输入(例如借助于闪光灯或激光)进行再结晶。由此，在电介体中和酌情在半导体材料中的热输入可以保持在较低水平，并且可以避免损伤。
可以设计成，在涂覆铁电材料之前将介电层进行结构化处理，从而使得在涂覆所述铁电材料时，涂敷层同样被相应地结构化。此外，还可以设计成，在涂覆铁电材料之前增加介电层中的带电杂质的数目，例如在交叉阵列结构的交叉点处借助于离子注入，从而使得不同交叉点的电容-电压特性曲线同样呈现出相应的不同。
根据本发明的变容二极管由此可以例如具有电极-铁电体-电介体-电极结构形式的多层***，其中变容二极管具有非易失性且辐射敏感的电容。在电介体与第二电极之间优选另外布置有半导体材料，因此在下文中仅详细阐明存在半导电层的结构。介电层或绝缘体层特别构造为在绝缘体中具有大量带电杂质的厚绝缘体层，在电极与绝缘体之间的铁电层用于使绝缘体中的带电杂质在空间上稳定和定位。
在电极-铁电体-绝缘体-半导体-电极结构上施加外部电压之后，铁电层的极化状态稳定，原因是无漏电流流过厚的绝缘体层从而不会削减极化电荷。电极-铁电体-绝缘体-半导体-电极结构的CV特性曲线在无辐射和有辐射的情况下都可量化，原因是绝缘体中的带电杂质的电荷重心依据铁电层的极化状态是稳定的。
切换电压或写电压使铁电层极化并且使绝缘体中的电荷重心发生变化并稳定。在施加读电压后，通过对电容进行测量，从而从变容二极管的平带区的区域中读取信息。存储器状态，即铁电层的极化状态及由此决定的稳定的电荷重心的位置，在读电压下通过电容的测量后不发生变化。
该布置可以用作为存储二进制信息的电容式存储器和作为电容式辐射检测器。该布置可以例如使用至少一个透电磁波和/或透粒子的电极情况下在受到电磁波和/或粒子辐射时用作对于该辐射的检测器。射到该布置上的电磁波主要改变绝缘体内杂质的占位及半导体中掺杂原子的占位。射到该布置上的粒子可以改变铁电层的极化状态、绝缘体层中杂质的浓度和/或分布以及半导体的掺杂性。作为用途，可以设计为例如非易失性光电容传感器、光检测器及CCD/CMOS传感器、铁电存储器及粒子检测器。
所述技术相对于例如常规的CCD传感器的优势在于，例如，(a)将非易失性电容作为直接读出的参数，而并非电荷或电流(从而可以例如以约1000为系数进行更快的读取且以约1000为系数实现更低的能耗)；(b)读出参数与波长和强度具有相关性，由此与使用滤色器的当前需要相比，敏感度更高且干扰更小；(c)能够同时在每一个检测器单元格上独立读取电容，而并非一系列逐行读取，由此提高读取速度；以及(d)通过沉积非晶相铁电材料(例如BiFeO3)并随后进行再结晶(例如借助于闪光灯退火工艺)而简单制备铁电层。
附图简述
下面参照附图结合实施例阐明本发明，其中相同或相似的特征配有相同的附图标记；在此示意地图示出：
图1a和图1b示出在施加量值不足以超过矫顽场强的电压V1情况下具有非易失性且辐射敏感性电容的多层***的结构和状态；
图2a和图2b示出在施加量值足以超过矫顽场强的电压+V2后的多层***的结构和状态；
图3a和图3b示出在施加量值足以超过矫顽场强的电压-V2后的多层***的结构和状态；
图4a、图4b1、图4b2和图4c示出在施加电压+V2、+V2j及-V2、-V2j后的多层***的结构和状态以及各自相属的电容-电压特性曲线；
图5a、图5b1、图5b2和图5c示出多层***的电容在具有电容最低点M1和M2的电压点上的稳定性；
图6a、图6b和图6c示出在电磁波辐射下施加电压+V2和-V2时的多层***的结构和状态以及相属的电容-电压特性曲线；
图7a、图7b1、图7b2和图7c示出在单色电磁波辐射下多层***的电容在具有电容最低点M1和M2的电压点上的稳定性；
图8a、图8b和图8c示出在粒子辐射下施加电压+V2和-V2时的多层***的结构和状态以及针对多层***的正面上透粒子的电极的可能结构方案；
图9a、图9b和图9c示出交叉阵列结构中的多层***以及所用触头和铁电材料的可能结构方案；
图10a、图10b和图10c示出另一种交叉阵列结构中的多层***以及所用触头、铁电材料和绝缘体的可能结构方案；
图11a、图11b和图11c示出又一种交叉阵列结构中的多层***以及所用触头和铁电材料的可能结构方案；以及
图12a、图12b和图12c示出再一种交叉阵列结构中的多层***以及所用触头、铁电材料和绝缘体的可能结构方案。
具体实施方式
图1a和图1b示出根据一种实施方式的多层***或呈多层***形式的变容二极管1的基本结构。变容二极管1具有层布置，该层布置具有铁电材料(在此例如BiFeO3)制成的层1F、介电材料(在此例如SiN)制成的电绝缘层19、和掺杂半导体材料(在此例如p-Si)制成的层15。介电层19具有带电杂质IC(在此例如，呈外来原子形式的带正电杂质，其在BiFeO3层的涂覆期间被引入SiN层中)。
变容二极管1还具有第一电极4及第二电极5，其中第一电极4接触式附装于铁电层1F上并且第二电极5接触式附装于掺杂半导体层15上，使得变容二极管1在从第一电极4向第二电极5的方向上相继具有铁电层1F、介电层或绝缘体层19、和掺杂半导体层15。
多层***的总电容由绝缘体层19的非易失性电容CI和掺杂半导体15的空间电荷区的非易失性的且取决于辐射的电容CS、CS11共同组成(其中CS表示空间电荷区在无射入的辐射11情况下的电容，以及CS11表示空间电荷区在射入的辐射11情况下的电容)。在图中，将电容CI、CS、CS11图示为等效电路图。
在前触头4和相属的对向触头5上施加电压V1时，主要是掺杂半导体15的空间电荷区的电容CS、CS11发生变化。多层***可以附装在基底3上。
铁电材料也总是具有压电性。在没有从外部施加的电压V1的情况下，铁电(压电)材料1F中也会自发(非自发)形成电极化，但这种电极化仅局部变化。铁电层1F在区域2F中与前触头4接触。利用自外部施加的电压V1，在铁电(压电)材料1F的区域2F中自发(非自发)形成电极化(在图中，在铁电层1F的区域2F中通过短划线所示的箭头来图示)。基于铁电材料1F的区域2F中的电极化，在多层***中，在铁电(压电)材料的区域2F中形成电场线7F，在绝缘体19的区域中形成电场线7I，并且在掺杂半导体15的区域中形成电场线7S。
施加的电压V1经过铁电层的区域2F会发生压降，倘若由此产生的电场小于铁电材料的矫顽场强，则铁电材料1F在区域2F内并不会发生均匀电极化且电场线7F不具方向性。在这种情况下，在铁电区域2F内的电场7F不会影响绝缘体19中电荷IC的分布。在铁电材料1F的电极化电荷足够大量的情况下，绝缘体19中电荷IC的分布虽然稳定，但绝缘体19中电荷IC的电荷重心并不会向铁电层1F与绝缘体层19之间的界面GFI的方向转移，也不会向绝缘体层19与掺杂半导体材料15之间的界面GIS的方向转移。
图1a图示无辐射的情况，图1b图示变容二极管1被11W电磁波辐射的情况。在用11W电磁波——其能量大于掺杂半导体15的电子带隙——辐射多层***时，掺杂半导体15的电容从CS变成CS11。
图2a示出在前触头4上施加正电压+V2时的多层***，其中因施加的电压+V2在经过铁电层1F的区域2F时下降所引起的电场(通过电压的量值的相应调节)大于铁电材料的矫顽场强，使得铁电材料1F在区域2F内发生均匀电极化且电场线7F全部呈现相同的方向。在这种情况下，铁电材料1F的区域2F内的电场7F影响绝缘体19中电荷IC的分布。在根据图2a的示例中，通过以正极在第一电极4上并且负极在第二电极5上来施加电压+V2，正电荷IC向绝缘体层19与掺杂半导体材料15之间的界面GIS的方向转移，这种转移伴随着相属的电荷重心的相应转移。介电层19中带电杂质的电荷重心的转移在图中用介电层19旁左侧所示的箭头来图示。在铁电材料1F的电极化电荷足够大量的情况下，绝缘体19中带电杂质IC的定位稳定。只要从外部施加的电压V1未改变铁电材料1F的区域2F内的电极化，绝缘体19中带电杂质IC的定位就会一直保持稳定。
图2b图示出，在施加电压+V2之后，在用11W电磁波——其能量大于掺杂半导体15的电子带隙——对多层***进行辐射时，带电杂质IC的电荷重心向界面GIS的方向转移，并且掺杂半导体15的电容从CS变成CS11。
图3a示出在前触头4上施加负电压-V2时的多层***，其中因施加的电压-V2在经过区域2F时下降所引起的电场大于铁电材料的矫顽场强，以致铁电材料1F在区域2F内发生均匀电极化且电场线7F全部呈现相同的方向。在这种情况下，铁电材料1F的区域2F内的电场7F影响绝缘体19中带电杂质IC的定位。在根据图3a的示例中，通过以负极在第一电极4上并且正极在第二电极5上来施加电压-V2，正电荷IC向铁电层1F与绝缘体层19之间的界面GFI的方向转移。在铁电材料1F的电极化电荷足够大量的情况下，绝缘体19中电荷IC的分布稳定。只要从外部施加的电压V1未改变铁电材料1F的区域2F内的电极化，绝缘体19中电荷IC的分布就会一直保持稳定。
图3b图示出，在施加电压-V2之后，在用11W电磁波——其能量大于掺杂半导体15的电子带隙——对带有向界面GFI方向转移的电荷IC的多层***进行辐射时，掺杂半导体15的电容从CS变成CS11。
图4b1示出依据从外部所施加电压V的起始点，多层***在无辐射情况下的两条不同的电容-电压(CV)特性曲线。为了检测在电压V下的电容C，向该多层***的电极加载直流电压V并且向该直流电压叠加交流电压Vac，从***的响应中通过已知方式确定电容。
倘若最初在正面触头4与背面触头5之间施加负电压-V2(图3a和图4a)，举例而言，正电荷IC向绝缘体层19与区域1F和/或区域2F之间的界面GFI的方向转移并且平带电压(Flachbandspannung)小于绝缘体19中电荷IC均匀分布情况下的平带电压。相应的CV曲线具有最低点M1＝(U1,min；C1,min)。
倘若最初在正面触头4与背面触头5之间施加正电压+V2(图2a和图4c)，举例而言，正电荷IC向绝缘体层19与掺杂半导体材料15之间的界面GIS的方向转移并且平带电压大于绝缘体19中电荷IC均匀分布情况下的平带电压。相应的CV曲线具有最低点M2＝(U2,min；C2,min)。
铁电材料的电极化电荷越多、绝缘体19中电荷IC的浓度越大、以及绝缘体19越厚，则对于绝缘体19中电荷IC这两种可能的极限分布的平带电压的差异就越大。在该图中，绝缘体层19的厚度为例如50nm，由此确保可靠的电绝缘性和带电杂质IC的电荷重心的可有效检测的几何转移。此外，铁电层1F及介电层19的厚度选取成使得：带电杂质IC的体电荷密度与介电层19的厚度之乘积在量值上至多等于铁电层1F在极化状态下的极化表面电荷密度，由此能够实现介电层19中的带电杂质IC的电荷重心依据铁电层1F的极化状态而发生显著变化。
图4b2示出变容二极管1针对多个不同切换电压-V2j(其中j＝1，2，3，4)的CV特性曲线，所述多个切换电压虽具有同一极性但具有不同的电压量值，同时示出针对切换电压+V2的CV特性曲线，该切换电压+V2具有与切换电压-V2j相反的极性。如图可见，针对切换电压-V2j的CV特性曲线具有相互之间明确区分的最低点M1j，而针对切换电压+V2的CV特性曲线则具有最低点M2。
图5a至图5c示出，如何通过一次性地(einmaliges)施加幅值-V2(图5a)或幅值+V2(图5c)的电压脉冲，该电压脉冲超过铁电层1F的矫顽场强，从而对绝缘体19中电荷IC的两种可能的极限分布进行调整。这种电压脉冲在下文中称作切换电压或写电压Uwrite。图5b1示出，在施加具有较小值的直流电压(DC电压)U1,min或U2,min时，在该电压下CV曲线具有最低点M1或最低点M2，多层***的电容没有变化。
举例而言，倘若施加写电压脉冲-V2，则多层***的CV曲线具有最低点M1，并且以最低点M1的读电压Uread＝U1,min所读出的电容小于以最低点M2的读电压Uread＝U2,min所读出的电容。与之相反，倘若施加写电压脉冲+V2，则多层***的CV曲线具有最低点M2，并且以最低点M2的读电压Uread＝U2,min所读出的电容小于以最低点M1的读电压Uread＝U1,min所读出的电容。图5b2示出，绝缘体19中电荷IC的两种可能的极限分布均以非易失的方式来调节，并且在施加读电压后时间标度超过300分钟后依然没有发生变化。
因此，变容二极管1能够借助于第一切换电压-V2的施加而处于稳定的第一切换状态，并且借助于第二切换电压+V2的施加而处于稳定的第二切换状态，其中这两种切换状态具有不同的电容特性。切换电压也称作写电压。
据此，变容二极管1能够例如功能用作用于存储二进制信息的存储器元件，其中第一及第二切换状态功能用作第一或第二存储器状态，并且其中存储器状态的读取可以借助于在电压U1,min或U2,min下检测变容二极管的电容来实现。
图6a至图6c图示出针对入射辐射的不同波长、依据从外部施加的电压V的起始点，多层***在11W电磁波的辐射下处于第一及第二切换状态时的电容-电压(CV)特性曲线。倘若最初在正面触头4与背面触头5之间施加负电压-V2(图6a)，举例而言，正电荷IC向铁电层1F与绝缘体层19之间的界面GFI的方向转移，并且平带电压小于绝缘体19中电荷IC均匀分布情况下的平带电压。相应的CV曲线具有最低点M1，并且该最低点的位置取决于所用光的波长λ(图6b)。
倘若最初在正面触头4与背面触头5之间施加正电压+V2(图6c)，举例而言，正电荷IC向绝缘体层19与掺杂半导体材料15之间的界面GIS的方向转移，并且平带电压大于绝缘体19中电荷IC均匀分布情况下的平带电压。相应的CV曲线具有最低点M2，并且该最低点的位置取决于所用光的波长λ(图6b)。
举例而言，在采用BiFeO3作为铁电材料、SiN作为带正电荷(以带电杂质的形式)的绝缘体、以及p型硅作为半导体材料的情况下，在强度相等但波长λ不等的单色光辐射下，最低点M1及最低点M2随波长λ的增加而向更小的电压值转移(图6b)。作为另一示例，在采用BiFeO3作为铁电材料、SiN作为带正电荷的绝缘体、以及p型硅作为半导体材料的情况下，在强度不等但波长λ相等的单色光辐射下，最低点M1及最低点M2处、在电压值U1,min或U2,min保持等同时电容值C1,min或C2,min随强度增加而向更大值转移(图中未示)。在最低点M1及最低点M2处的电容值可以通过光强度的变化从而在最小电容值(无辐射)与最大可能的电容值(饱和辐射)之间的值域内进行调节。
为了更好地检测辐射，可以例如配置待检测辐射可穿透的顶电极4和/或对向电极5。
图7a至图7c示出，如何在单色光(在此，波长λ＝300nm)及恒定的光强度的辐射下，通过一次性地施加幅值-V2(图7a)或幅值+V2(图7c)的电压脉冲从而对绝缘体19中电荷IC的两种可能的极限分布进行调节。该电压脉冲又称作写电压Uwrite。图7b1示出，在施加具有小值的直流电压U1,min或U2,min时，此时CV曲线在λ＝300nm的辐射下具有最低点M1或最低点M2，多层***的电容没有变化。举例而言，倘若施加写电压脉冲-V2，则多层***的CV曲线具有最低点M1，并且以最低点M1的读电压Uread＝U1,min所读出的电容小于以最低点M2的读电压Uread＝U2,min所读出的电容。举例而言，倘若施加写电压脉冲+V2，则多层***的CV曲线具有最低M2，并且以最低点M2的读电压Uread＝U2,min所读出的电容小于以最低点M1的读电压Uread＝U1,min所读出的电容。图7b2示出，同样在λ＝300nm的辐射下，绝缘体19中电荷IC的两种可能的极限分布均以非易失方式得以调节，并且通过读电压的施加在时间标度超过300分钟上没有发生变化。
图8a至图8c示出具有粒子可穿透的顶触头4(图8b)的多层***。通过施加幅值-V2(图8a)或幅值+V2(图8c)的写脉冲Uwrite，再次对绝缘体19中电荷IC的两种可能的极限分布进行调节。绝缘体19中电荷IC在粒子11T辐射下的每一项变化——例如数目、电荷状态和/或分布——影响变容二极管1的多层***的这两条可区分的电容-电压曲线。
带电粒子可以在铁电材料2F的电场7F中被加速或减速。此外，绝缘体中杂质IC的电荷重心的位置会通过在绝缘体中额外的带电粒子的引入而受影响。举例而言，可以在绝缘体上涂敷铁电层1F之前通过离子注入从而将稀土离子引入绝缘体中。倘若待检测的粒子改变稀土离子的电荷状态，则绝缘体19中电荷IC的极限分布也被改变。
据此，变容二极管1可以例如功能用作用于检测射于其上的辐射的检测器元件，其中该检测器元件借助于第一切换电压-V2或第二切换电压+V2的加载而可处于特定状态，并且其中，借助于检测和评估当前的电容特性(例如CV特性曲线的最低点的位置)，可表征射于变容二极管上的辐射。
如果对顶触头4以及底触头5实施结构化，则多层***绝缘体中的电荷IC的控制在局部达成。图9至图12各示出具有结构化导电表面触头4及相属的呈90°旋转对置的对向触头5的交叉阵列。根据本发明的交叉阵列的定义布置的优点在于，可以在每一交叉点上同时局部读取非易失性的且对辐射敏感的电容。
所示的布置各包括半导体15、绝缘体19、及铁电层1F。铁电层1F可以通过薄层生长例如借助于磁控溅射或借助于脉冲激光等离子体沉积在350℃至1000℃之间的生长温度下进行制备。而优点在于，铁电层1F在室温下借助于磁控溅射或借助于脉冲激光等离子体沉积以非晶相进行制备，并且随后借助于FLA(闪光灯退火)在毫秒的时间标度上进行再结晶。由此，进入掺杂半导体及基底3中的热输入被显著减少。在半导体上附装背面电极5，在铁电层上附装正面电极4。绝缘体19包含大量带电杂质IC。绝缘体的厚度为至少1nm。绝缘体的厚度优选在50nm和500nm之间的范围中。铁电层1F可以通过在正面电极4与背面电极5之间电压的施加而被电极化，使得：正(负)极化电荷在铁电层与半导体之间的界面上形成，并且负(正)极化电荷在铁电层与绝缘体之间形成。铁电层中的极化电荷引起带电杂质IC的漂移。漂移杂质的电荷重心是稳定的。该电荷重心针对铁电层的两种极化状态而不同。整个布置的电容-电压曲线(C-V)类似于金属-绝缘体-半导体结构的C-V曲线并且取决于绝缘体中电荷重心的位置。在铁电层与介电层之间的界面GFI内和在介电层与半导电层之间的界面GIS内的杂质的电荷状态在变容二极管中是稳定的。在被称作金属-绝缘体-半导体结构的平带电压的电压区间内，两条电容-电压曲线之间的差异极大。在聚积和反转(Akkumulationund Inversion)的电压区间内，该两条C-V曲线的值接近。
根据该示例，变容二极管的多层***具有：由电极、作为铁电体的BiFeO3、作为电介体的SiN、作为掺杂半导体的p-Si、电极组成的材料顺序。然而，例如还可以设计成，取代作为铁电体的BiFeO3，采用YMnO3作为铁电体。电极可以例如由铝或金组成；特别是可以设计成，第一电极由铝组成并且第二电极由金组成。
图中所示的布置可以用作用于存储二进制信息的电容器。写电压使铁电层极化并且使绝缘体中的两个电荷重心之一稳定。在施加读电压后，信息通过测量电容而从平带区的区域中读取。存储器状态，即铁电层的极化状态以及稳定化的电荷重心的位置，通过在读电压下电容的测量而不被变化。
图中所示的布置还可以例如在使用至少一个透电磁波和/或透粒子的电极4,5的情况下，在受到电磁波和/或粒子辐射时用作用于检测该辐射的检测器。在单色照明下，在电磁波的波长发生变化时，C-V曲线的电压值U1,min和U2,min发生变化，在这两个电压下两条C-V曲线分别出现最低点。在波长保持等同时，提高光强度，则C-V曲线在电压值U1,min或U2,min下的电容C1,min或C2,min的值增大，在这两个电压下两条C-V曲线分别出现最低点，而各最低点处的电压值不发生变化。射到该布置上的粒子不仅可以改变铁电层的极化状态、绝缘体层中杂质的浓度和分布，而且还改变半导体的掺杂性。有利的是，铁电层的极化状态通过粒子辐射而发生改变。通过重复的写脉冲，铁电层的极化可以在粒子检测后重新建立。
在布置作为单像素时有利的是，例如，光电容的变化对应于光谱响应并且在照明强度恒定的情况下与标准CCD相比较下仅取决于电磁波的波长，而并不取决于信号整合时间(在标准CCD中光生电荷的累积和照明布置的光电容的测量)。
在布置呈像素阵列时有利的是，例如，可以在高达数兆赫(MHz)的测试频率下实现同时读取每一像素的光电容。由此，每分钟可以采集高达1百万至1千万的图像(而在标准CCD中逐行读取光生电荷限制能读取信息所用的频率)。由于每个像素都与相邻像素具有可隔离性，因此在光电容的并行读取时布置的横向分辨率大于标准CCD的横向分辨率(特别是由于像素阵列的一行中的像素无需电连接)。像素的光电容在关闭电磁波的辐射后会重新回到原始值，即回到像素在黑暗状况下的光电容的值(而在标准CCD中，必须实行重置操作才能避免累积的光生电荷溢出)。
附图标记列表
1 变容二极管
1F 由铁电材料制成的层
2F 铁电层被第一电极覆盖的部分
3 基底
4 第一电极/前触头
5 第二电极/对向触头
7F 铁电层中的电场线
7I 介电层中的电场线
7S 半导电层中的电场线
11 辐射
11W 电磁波辐射
11T 粒子辐射
15 由掺杂半导体材料制成的层
19 由介电材料制成的层
IC 介电层中的带电杂质
CI 介电层的电容
CS 半导电层的空间电荷区在无辐射情况下的电容
CS11 半导电层的空间电荷区在辐射情况下的电容
GFI 铁电层与介电层之间的界面
GIS 介电层与半导电层之间的界面
-V2，-V2j 从外部向变容二极管的两个电极施加的电压，负极在前触头，量值超过铁电材料的矫顽场强，
+V2，+V2j 从外部向变容二极管的两个电极施加的电压，正极在前触头，量值超过铁电材料的矫顽场强，
M1，M1j 将电压-V2，-V2j施加到变容二极管的电极之后，变容二极管的电容电压特性曲线的最低点，
M2，M2j 将电压+V2，+V2j施加到变容二极管的电极之后，变容二极管的电容电压特性曲线的最低点，
U1,min U1j,min 用于在电容特性曲线最低点M1，M1j处读取电容的直流读电压
U2,min U2j,min 用于在电容特性曲线最低点M2，M2j处读取电容的直流读电压

Claims (9)

1.一种用于检测辐射(11)的检测器，具有至少一个变容二极管(1)作为检测器元件，
-其中，所述至少一个变容二极管(1)具有：
-第一电极(4)和第二电极(5)，以及
-接触式布置于所述第一电极(4)与所述第二电极(5)之间的层布置，其中，
-所述层布置在从所述第一电极(4)向所述第二电极(5)的方向上相继具有由铁电材料制成的层(1F)和由介电材料制成的电绝缘层(19)，其中，所述由介电材料制成的层(19)具有带电杂质(IC)，以及
-所述检测器被构造用于检测所述变容二极管(1)的电容并基于所检测的电容来表征所述辐射(11)。
2.根据权利要求1所述的检测器，其中，所述由铁电材料制成的层(1F)在极化状态下—所述极化状态对应于在将铁电材料的矫顽场强施加到所述由铁电材料制成的层(1F)上之后的状态—在其界面(GFI)上具有极化表面电荷密度，其中，所述由介电材料制成的层(19)具有在带电杂质(IC)上的体电荷密度，并且其中，所述由介电材料制成的层(19)的厚度设计成使得：所述由介电材料制成的层(19)的所述厚度与所述体电荷密度之乘积在量值上至多等于所述由铁电材料制成的层(1F)的所述极化表面电荷密度。
3.根据权利要求1或2所述的检测器，其中，所述辐射(11)是粒子辐射(11T)或电磁辐射(11W)。
4.根据权利要求1或2所述的检测器，其中，所述检测器被构造成使得由其在所述第一电极(4)与所述第二电极(5)之间可施加切换电压(+V2，-V2)，其中，所述切换电压的量值至少大到使得在所述由铁电材料制成的层(1F)中超过铁电材料的矫顽场强，从而使得所述变容二极管(1)借助于所述切换电压的施加而可处于具有特定电容特性的预定切换状态。
5.根据权利要求3所述的检测器，其中，所述检测器被构造成使得由其在所述第一电极(4)与所述第二电极(5)之间可施加切换电压(+V2，-V2)，其中，所述切换电压的量值至少大到使得在所述由铁电材料制成的层(1F)中超过铁电材料的矫顽场强，从而使得所述变容二极管(1)借助于所述切换电压的施加而可处于具有特定电容特性的预定切换状态。
6.根据权利要求4所述的检测器，其中，所述变容二极管的电容-电压特性曲线在所述预定切换状态中具有最低点(M1，M2)，并且其中，所述检测器被构造用于基于所述最低点的位置来表征辐射。
7.根据权利要求5所述的检测器，其中，所述变容二极管的电容-电压特性曲线在所述预定切换状态中具有最低点(M1，M2)，并且其中，所述检测器被构造用于基于所述最低点的位置来表征辐射。
8.根据权利要求1所述的检测器，其中，所述层布置在从所述第一电极(4)向所述第二电极(5)的方向上相继具有所述由铁电材料制成的层(1F)、所述由介电材料制成的层(19)、和由掺杂半导体材料制成的层(15)。
9.根据权利要求1或8所述的检测器，其中，所述由介电材料制成的层(19)的厚度为至少5nm。
CN201580010134.4A 2014-03-07 2015-01-26 变容二极管及其制备方法、存储器和检测器 Active CN106062954B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102014003039.3 2014-03-07
DE102014003039 2014-03-07
DE102014105639.6 2014-04-22
DE102014105639.6A DE102014105639B3 (de) 2014-03-07 2014-04-22 Kapazitätsdiode, Verfahren zum Herstellen einer Kapazitätsdiode, sowie Speicher und Detektor mit einer solchen Kapazitätsdiode
PCT/DE2015/100029 WO2015131877A1 (de) 2014-03-07 2015-01-26 Kapazitätsdiode, verfahren zum herstellen einer kapazitätsdiode, sowie speicher und detektor mit einer solchen kapazitätsdiode

Publications (2)

Publication Number Publication Date
CN106062954A CN106062954A (zh) 2016-10-26
CN106062954B true CN106062954B (zh) 2019-08-06

Family

ID=52470822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580010134.4A Active CN106062954B (zh) 2014-03-07 2015-01-26 变容二极管及其制备方法、存储器和检测器

Country Status (5)

Country Link
US (1) US10147824B2 (zh)
EP (1) EP3114711B1 (zh)
CN (1) CN106062954B (zh)
DE (1) DE102014105639B3 (zh)
WO (1) WO2015131877A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163917B2 (en) 2016-11-01 2018-12-25 Micron Technology, Inc. Cell disturb prevention using a leaker device to reduce excess charge from an electronic device
DE102017105317B3 (de) 2017-03-14 2018-05-09 Helmholtz-Zentrum Dresden - Rossendorf E.V. Vorrichtung zum Charakterisieren des elektrischen Widerstandes eines Messobjekts
CN107346792B (zh) * 2017-07-25 2020-01-10 上海华力微电子有限公司 一种用于闪存电路中的变容二极管结构及其制造方法
US10650978B2 (en) * 2017-12-15 2020-05-12 Micron Technology, Inc. Methods of incorporating leaker devices into capacitor configurations to reduce cell disturb
DE102018125270B4 (de) * 2018-10-12 2020-10-22 Helmholtz-Zentrum Dresden - Rossendorf E.V. Verfahren zur Herstellung eines keramischen Materials mit lokal einstellbarem Permeabilitätsgradienten, dessen Anwendung in einem Beschichtungsverfahren sowie dessen Verwendung
DE102019008095A1 (de) * 2019-11-21 2021-05-27 Aron Kirschen Kapazitive Matrixvorrichtung mit einer Schicht zur Speichung von Ladungen und Verfahren zu dessen Ansteuerung
EP4143828A1 (de) 2020-04-29 2023-03-08 Semron GmbH Anordnung und verfahren zur durchführung einer vektor-matrix multiplikation mit kapazitiven oder resistiven synaptischen bauelementen
DE102021002725A1 (de) 2021-05-26 2022-12-01 Semron Gmbh Verfahren zur Herstellung von kapazitiven synaptischen Bauelementen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524092A (en) * 1995-02-17 1996-06-04 Park; Jea K. Multilayered ferroelectric-semiconductor memory-device
US5751049A (en) * 1993-08-16 1998-05-12 Texas Instruments Incorporated Two-color infrared detector

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4671037B2 (ja) 2005-12-20 2011-04-13 セイコーエプソン株式会社 記憶装置
US20080107885A1 (en) * 2006-07-12 2008-05-08 Alpay S P High-capacity, low-leakage multilayer dielectric stacks
SG184535A1 (en) * 2010-04-12 2012-11-29 Agency Science Tech & Res A photovoltaic uv detector

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751049A (en) * 1993-08-16 1998-05-12 Texas Instruments Incorporated Two-color infrared detector
US5524092A (en) * 1995-02-17 1996-06-04 Park; Jea K. Multilayered ferroelectric-semiconductor memory-device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Evaluation of capacitance-voltage characteristic and memory window of metal-ferroelectric-insulator-silicon capacitors;X.J.Zheng;《APPLIED PHYSICS LETTERS》;20081124(第93期);第213501正文1-3页

Also Published As

Publication number Publication date
WO2015131877A1 (de) 2015-09-11
US20170025552A1 (en) 2017-01-26
US10147824B2 (en) 2018-12-04
EP3114711A1 (de) 2017-01-11
EP3114711B1 (de) 2023-01-11
DE102014105639B3 (de) 2015-03-05
CN106062954A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN106062954B (zh) 变容二极管及其制备方法、存储器和检测器
US10229723B1 (en) Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten
US7608467B2 (en) Switchable resistive perovskite microelectronic device with multi-layer thin film structure
Max et al. Ferroelectric tunnel junctions based on ferroelectric-dielectric Hf 0.5 Zr 0.5. O 2/A1 2 O 3 capacitor stacks
US5524092A (en) Multilayered ferroelectric-semiconductor memory-device
Carrano et al. Electrical and reliability properties of PZT thin films for ULSI DRAM applications
US8687401B2 (en) Ferro-resistive random access memory (Ferro-RRAM), operation method and manufacturing method thereof
US8531862B2 (en) Generating and exploiting an asymmetric capacitance hysteresis of ferroelectric MIM capacitors
Sadashivan et al. Evaluation of imprint in fully integrated (La, Sr) CoO 3/Pb (Nb, Zr, Ti) O 3/(La, Sr) CoO 3 ferroelectric capacitors
US7759713B2 (en) Ferroelectric tunneling element and memory applications which utilize the tunneling element
US20220139932A1 (en) Memory cell, capacitive memory structure, and methods thereof
Tian et al. Depolarization-field-induced retention loss in ferroelectric diodes
Wu et al. Resistive hysteresis in BiFeO3 thin films
Gomes et al. Switching in polymeric resistance random-access memories (RRAMS)
Zheng et al. Effects of SRO buffer layer on multiferroic BiFeO3 thin films
US9171602B2 (en) Electronic elements based on quasitwo-dimensional electron/hole gas at charged domain walls in ferroelectrics
KR20090105590A (ko) 멀티비트 강유전체 기억소자
KR101958058B1 (ko) 발광 부재, 발광 부재의 구동 방법, 비휘발성 메모리 소자, 센서, 센서의 구동 방법 및 디스플레이 장치
Hwang et al. A positive temperature coefficient of resistivity effect from a paraelectric Pt/(Ba 0.5, Sr 0.5) TiO 3/IrO 2 thin-film capacitor
Marinella et al. Resistive switching in aluminum nitride
US20230011305A1 (en) Anti-ferroelectric tunnel junction with asymmetrical metal electrodes
Ding et al. Switchable diode effect in BaZrO 3 thin films
Indlekofer et al. Simulation of quantum dead-layers in nanoscale ferroelectric tunnel junctions
Honda et al. Visualization of electrons and holes localized in the thin gate film of metal-oxide-nitride-oxide-semiconductor type Flash memory by scanning nonlinear dielectric microscopy
Seidel et al. Integration of hafnium oxide-based ferroelectric data storage devices into BEoL for low-power applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant