CN106062881B - 非易失性半导体存储装置 - Google Patents

非易失性半导体存储装置 Download PDF

Info

Publication number
CN106062881B
CN106062881B CN201580009550.2A CN201580009550A CN106062881B CN 106062881 B CN106062881 B CN 106062881B CN 201580009550 A CN201580009550 A CN 201580009550A CN 106062881 B CN106062881 B CN 106062881B
Authority
CN
China
Prior art keywords
terminal
transistor
level
voltage
movement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580009550.2A
Other languages
English (en)
Other versions
CN106062881A (zh
Inventor
中山雅义
村久木康夫
圆山敬史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN106062881A publication Critical patent/CN106062881A/zh
Application granted granted Critical
Publication of CN106062881B publication Critical patent/CN106062881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

非易失性半导体存储装置，在数据节点以及基准节点分别连接第一晶体管以及第二晶体管，在数据状态判定动作时，对数据节点以及基准节点施加电压的情况下，第一以及第二晶体管在第一动作模式下作为预充电晶体管而动作，在第二动作模式下作为反射镜晶体管而动作，切换第一、第二动作模式。

Description

非易失性半导体存储装置
技术领域
本发明涉及读出电路，即使是根据校验动作而不同的判定电流，也能进行稳定的数据判定，该校验动作是用于探测在存储器单元的两端施加电压时流动的电流来进行数据读出的读出动作。
背景技术
近年来，伴随着电子设备、尤其是移动电话(智能手机)、便携式音乐播放器、数码相机、平板终端等的需求增加，非易失性半导体存储装置的需求不断提高，实现大容量化、小型化、快速改写、快速读出、低消耗动作的技术开发正在积极开展。
当前主打的非易失性存储器是闪速存储器，但改写时间为微秒或毫秒级，这成为阻碍搭载非易失性存储器的设置设备的性能提升的要因。
近年来，与闪存相比可实现快速、低消耗改写的新的非易失性存储器的开发正在积极开展。例如有将变阻型元件用作存储元件的变阻型存储器(ReRAM：Resistive RandomAccess Memory，变阻型随机存取存储器)等。
作为判定ReRAM等非易失性半导体存储装置的存储器单元的数据状态的读出电路，有如下方法：在将判定节点预充电到电源电压后，经由存储器单元进行放电，将因流到存储器单元的电流量而产生的判定节点的电压与参考电压的电压差放大到逻辑电平，来判定数据。这样的方法由于电压比较低，高速动作，因此采用为非易失性半导体存储装置的读出电路。
但在ReRAM中，为了确保改写后的电阻特性保证以及数据保持特性，考虑实施改写动作后的低电阻状态的判定、或判定高电阻状态的动作即校验动作。
在该情况下，由于相对于读出动作时的判定电阻而校验动作时的判定电阻不同，因此在读出动作、校验动作的全部动作中使用所述的读出电路的情况下，放电时的判定节点的电压过渡根据动作模式不同而不同，因而，将电压差放大的定时在各个模式下需要最佳的定时，但有难以设计这样的定时生成电路的课题。
针对这样的课题，提出如下构成(专利文献1)：与针对判定节点的预充电电路分开地追加反射镜电路，根据读出动作和校验动作来切换动作电路，由此不依赖于动作模式而使放大定时大致相同。但在这样的构成中，需要新的反射镜电路，有招致电路面积的增大的课题。
其他，还提出作为定时生成电路而使用复制电路的构成(专利文献2)、和根据动作模式切换判定节点的电容负载从而能不依赖于动作模式地进行恒定的放大定时下的动作的构成(专利文献3)，但需要复杂的电路，有电路规模的增大、损害读出动作的高速性的课题。
现有技术文献
专利文献
专利文献1：JP特开2011-165297号公報
专利文献2：JP特开2011-103155号公報
专利文献3：JP特开2011-108311号公報
发明内容
本发明鉴于上述的问题点而提出，涉及具备探测对存储器单元的两端施加电压时而流动的电流来判定数据的读出电路的非易失性半导体存储装置。提供一种搭载读出电路的非易失性半导体存储装置，该读出电路即使是在读出动作、校验动作中不同的判定电流也不会使电路规模增加，无损于读出动作的高速性、判定精度。
为了解决上述课题，通过本发明提出以下那样的解决手段。
本发明的非易失性半导体存储装置具备存储器单元、基准单元、读出电路、第一晶体管、第二晶体管和开关。存储器单元至少具备第一和第二端子。基准单元至少具备第三和第四端子。读出电路与所述第一端子以及所述第三端子连接。第一晶体管与所述第一端子连接。第二晶体管与所述第三端子连接。所述第一晶体管的栅极和所述第二晶体管的栅极被公共连接。开关使所述第一晶体管的所述栅极和所述第二晶体管的所述栅极与所述第三端子或所述第四端子之间电短路、切断。
由此，能在读出动作、校验动作中使放大定时大致相同，能以少的电路构成兼顾读出动作的高速性、判定精度。进而，由于降低了LR校验动作的位线施加电压，因此能提供能减低消耗电流的非易失性半导体存储装置。
附图说明
图1是本发明的第1实施方式所涉及的非易失性半导体存储装置的电路图。
图2是利用本发明的第1实施方式所涉及的电阻变化元件的存储器单元的电路图。
图3是利用本发明的第1实施方式所涉及的电阻变化元件的另外存储器单元的电路图。
图4是本发明的第1实施方式所涉及的基准单元的电路图。
图5是本发明的第1实施方式所涉及的另外基准单元的电路图。
图6是本发明的第1实施方式所涉及的开关电路的电路图。
图7是本发明的第1实施方式所涉及的判定电路的电路图。
图8是本发明的第1实施方式所涉及的控制电路的电路图。
图9是表示利用本发明的第1实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。
图10是表示利用本发明的第1实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。
图11是表示利用本发明的第1实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。
图12是本发明的第2实施方式所涉及的非易失性半导体存储装置的电路图。
图13是本发明的第2实施方式所涉及的补偿电路的电路图。
图14是本发明的第2实施方式所涉及的控制电路的电路图。
图15是表示利用本发明的第2实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。
图16是表示利用本发明的第2实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。
图17是表示利用本发明的第2实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。
图18是本发明的第3实施方式所涉及的非易失性半导体存储装置的电路图。
图19是本发明的第3实施方式所涉及的开关电路的电路图。
图20是本发明的第3实施方式所涉及的控制电路的电路图。
图21是表示利用本发明的第3以及第4实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。
图22是表示利用本发明的第3以及第4实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。
图23是表示利用本发明的第3以及第4实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。
图24是本发明的第4实施方式所涉及的非易失性半导体存储装置的电路图。
图25是本发明的第4实施方式所涉及的补偿电路的电路图。
图26是本发明的第5实施方式所涉及的非易失性半导体存储装置的电路图。
图27是本发明的第5实施方式所涉及的钳位电压切换电路的电路图。
图28是表示利用本发明的第5以及第6实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。
图29是表示利用本发明的第5以及第6实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。
图30是表示利用本发明的第5以及第6实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。
图31是本发明的第6实施方式所涉及的非易失性半导体存储装置的电路图。
图32是本发明的第7实施方式所涉及的非易失性半导体存储装置的电路图。
图33是本发明的第7实施方式所涉及的钳位电压切换电路的电路图。
图34是表示利用本发明的第7以及第8实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。
图35是表示利用本发明的第7以及第8实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。
图36是表示利用本发明的第7以及第8实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。
图37是本发明的第8实施方式所涉及的非易失性半导体存储装置的电路图。
图38是本发明的第8实施方式所涉及的补偿电路的电路图。
图39是本发明的第8实施方式所涉及的补偿电路的电路图。
具体实施方式
以下参考附图对本发明的实施方式进行说明。
《第1实施方式》
在图1到图8示出本发明的第1实施方式的构成。图1是本发明的第1实施方式所涉及的非易失性半导体存储装置的电路图。标号100表示非易失性半导体存储装置的数据1比特的读出单位，若读出单位是16比特的数据，则将读出单位并排16个，控制信号等与各读出单位公共连接。标号101表示存储器单元(电阻变化型非易失性存储器单元)。在本图中，为了简化而记载了配置1个存储器单元101的情况，但在配置多个存储器单元的情况下，以后说明的动作也相同。
标号102表示基准单元。标号103和104表示用于对判定节点即数据节点SDAT和基准节点SREF施加电源电压VDD的PMOS晶体管。标号111表示pg与SREF间的开关电路。判定电路107是包含将SDAT与SREF的电压差放大到逻辑电平并进行锁存的放大器的判定电路。标号112表示对应于VERIF、SENB信号而输出读出单位100的控制信号c、d的控制电路。
图2是利用本发明的第1实施方式所涉及的电阻变化元件的存储器单元的电路图。在图2示出存储器单元101的构成例。是包含1个NMOS选择元件201和非易失性电阻变化元件202、非易失性电阻变化元件与位线连接的类型。在此与BL_DAT连接。存储器单元的另一方与接地电源连接。图3是利用本发明的第1实施方式所涉及的电阻变化元件的另外存储器单元的电路图。图3示出另外存储器单元101的构成例。是包含1个NMOS选择元件301和非易失性电阻变化元件302、选择元件与位线连接的类型。在此与BL_DAT连接。存储器单元的另一方与接地电源连接。选择元件也可以均是二极管。
图4是本发明的第1实施方式所涉及的基准单元的电路图。在图4示出基准单元102的构成例。是包含3个NMOS选择元件(401、403、405)和3个固定电阻元件(402：Ref_RR、404：Ref_LR、406：Ref_HR)、固定电阻元件与位线连接的类型。在此与BL_DAT连接。Ref_RR是在读出动作下选择的固定电阻元件，Ref_LR是在低电阻状态的存储器单元的校验动作下选择的固定电阻元件，Ref_HR是在高电阻状态的存储器单元的校验动作下选择的固定电阻元件。所述固定电阻元件(Ref_RR、Ref_LR、Ref_HR)例如由多晶硅膜构成，通过膜的宽度以及长度来调整电阻值。
各个电阻值是Ref_LR＜Ref_RR＜Ref_HR的关系。图5是本发明的第1实施方式所涉及的另外基准单元的电路图。是包含3个NMOS选择元件(501、503、505)和3个固定电阻元件(502：Ref_RR、504：Ref_LR、506：Ref_HR)、选择元件与位线连接的类型。与存储器单元101同样，基准单元102的构成可以是图5，另外，选择元件可以是二极管。
作为本发明的非易失性半导体存储装置的1个方式，可以在基准单元中，至少2个以上的电阻的一端与第三端子或第四端子并联连接，电阻的另一端在对应于第一动作模式或第二动作模式而电阻的一端与第三端子连接时与第四端子电连接，或者在电阻的一端与第四端子连接时与第三端子电连接。
图6是本发明的第1实施方式所涉及的开关电路的电路图。在图6示出开关电路111的构成。对应于控制信号c来进行使pg和SREF短路或切断的动作。
图7是本发明的第1实施方式所涉及的判定电路的电路图。在图7示出判定电路107的构成。SDAT和SREF输入到交叉耦合地连接的CMOS型的差动放大电路，锁存信号LAT是逻辑‘高’电平(以下称作‘H’电平)状态。由此将SDAT、SREF的电压差放大为逻辑电平，通过使LAT延迟的延迟电路801的输出信号而取入到锁存电路802，作为读出放大器输出SAOUT而输出。
图8是本发明的第1实施方式所涉及的控制电路的电路图。在图8示出控制电路112的构成。对应于SENB、VERIF信号而输出控制信号c、d。控制信号c与开关电路111连接，控制信号d与PMOS晶体管103、104的栅极连接。作为本发明的非易失性半导体存储装置的1个方式，可以在第一晶体管的栅极连接第一控制端子，在开关连接控制开关的短路、切断的第二控制端子，切换第一以及第二控制端子的控制。
接下来说明读出动作。图9是表示利用本发明的第1实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。将VERIF设定为逻辑‘低’电平(以下称作‘L’电平)，将WLRef_L、WLRef_H设定为非选择电平(在此为‘L’电平)。
在时刻t1使WLRef_R和WL过渡到选择电平(在此为‘H’电平)，将SENB设为‘L’电平。由此，控制信号a、b过渡到‘H’电平，d过渡到‘L’电平，PMOS晶体管103、104作为预充电晶体管而动作，开始SDAT、SREF的预充电。这时，控制信号c固定在‘L’电平。
在时刻t2使SENB过渡到‘H’电平，控制信号a、b过渡到‘L’电平，d过渡到‘H’电平，停止预充电。这时，SDAT、SREF成为大致VDD电平。
在从时刻t2到时刻t3的期间，通过存储器单元101、基准单元102来进行SDAT、SREF和BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压的降低变得更慢。
时刻t3设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef R设为非选择电平，将LAT设为‘L’电平而停止放大器。
接下来说明确认低电阻化动作后的电阻值的读出动作即低电阻化验证动作(以下称作LR校验动作)。图10是表示利用本发明的第1实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。将VERIF设定为‘H’电平，另外，将WLRef_R、WLRef_H设定为非选择电平。
在时刻t1使WLRef_L和WL过渡到选择电平，将SENB设为‘L’电平，由此控制信号a、c过渡到‘H’电平，控制信号d成为高阻抗。通过开关电路111，在从时刻t1到时刻t2的期间，PMOS晶体管103、104的栅极pg成为与SREF同电压。由此PMOS晶体管103、104作为反射镜晶体管而动作，将SDAT、SREF、BL_DAT、BL_REF充电到一定电压。这时，控制信号b固定在‘L’电平。
在时刻t2，SDAT、SREF、BL_DAT、BL_REF成为以动作点决定的一定电压电平。
在从时刻t2到时刻t3的期间，PMOS晶体管103、104作为反射镜晶体管而动作。由此，由于存储器单元101、基准单元102流过同程度的电流，因此因存储器单元与基准单元的电阻差而产生SDAT、SREF的电压差。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压变得更低。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压变得更高。
时刻t3预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef_L设为非选择电平，将LAT设为‘L’电平而停止放大器。
如此，在LR校验动作时，使PMOS晶体管103、104不是作为预充电晶体管动作而是作为反射镜晶体管动作，由此能将时刻t3的定时设定在与读出动作时同等的定时。
接下来说明确认高电阻化动作后的高电阻状态的读出动作即高电阻化验证动作(以下称作HR校验动作)。图11是表示利用本发明的第1实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。将VERIF设定为‘H’电平，另外，将WLRef_R、WLRef_L设定为非选择电平。
在时刻t1，使WLRef_H和WL过渡到选择电平，将SENB设为‘L’电平，由此控制信号a、c过渡到‘H’电平，控制信号d成为高阻抗。通过开关电路111，PMOS晶体管103、104的栅极pg成为与SREF同电压。由此，PMOS晶体管103、104作为反射镜晶体管而动作，在从时刻t1到时刻t2的期间，将SDAT、SREF、BL_DAT、BL_REF充电到一定电压。这时，控制信号b固定在‘L’电平。
在时刻t2，SDAT、SREF、BL_DAT、BL_REF成为以动作点决定的一定电压电平。
在从时刻t2到时刻t3的期间，PMOS晶体管103、104作为反射镜晶体管而动作。由此，由于存储器单元101、基准单元102流过同程度的电流，因此因存储器单元与基准单元的电阻差而产生SDAT、SREF的电压差。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压变得更低。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压变得更高。
时刻t3预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef_H设为非选择电平，将LAT设为‘L’电平而停止放大器。
作为本发明的非易失性半导体存储装置的1个方式，控制电路可以如以下那样。第一晶体管以及第二晶体管是PMOS晶体管。进而控制电路进行控制，以使得在第一动作模式下，将第一控制端子设为使第一以及第二晶体管通电，将第二控制端子设定为使开关切断，第一晶体管以及第二晶体管作为对第一端子以及第三端子施加第一电压的预充电晶体管而动作。进而进行控制，以使得在第二动作模式下，将第一控制端子设为高阻抗，将第二控制端子设定为使开关短路，从而第一晶体管以及第二晶体管作为对第一端子以及第三端子施加第一电压的反射镜晶体管而动作。另外作为非易失性半导体存储装置的1个方式，也可以具备：存储器单元和基准单元；和根据因对存储器单元和基准单元施加电压而在存储器单元和基准单元中流动的电流差所产生的电压差来判定数据状态的读出电路，在存储器单元连接第一晶体管，在基准单元连接第二晶体管，在第一动作模式下，第一以及第二晶体管作为预充电晶体管而动作，在第二动作模式下，作为反射镜晶体管而动作，切换第一、第二动作模式。
如此，在HR校验动作时，将PMOS晶体管103、104不是作为预充电晶体管动作而是作为反射镜晶体管动作，由此能将时刻t3的定时设定为与读出动作时同等的定时。
在本实施方式中，说明了在LR校验动作、HR校验动作双方运用本发明的情况，但也可以仅在某一方运用。例如在PMOS晶体管103、104作为预充电晶体管而动作的情况下，仅运用在时刻t2到时刻t3的时间较短、定时生成困难的LR校验动作时。另一方面，HR校验动作时和读出动作同样地，设为使PMOS晶体管103、104作为预充电晶体管而动作的方式。由此，由于能更加减低作为反射镜晶体管而动作的情况下所需的稳态的存储器单元以及基准电流，因此能减低消耗电流。
作为本发明的非易失性半导体存储装置的1个方式，存储器单元也可以是电阻变化型的非易失性存储器单元，在通常的读出动作以及改写动作时，进行确认低电阻化动作后的电阻值的读出动作即低电阻化验证动作以及确认高电阻化动作后的高电阻状态的读出动作即高电阻化验证动作，在第一动作模式下进行通常的读出动作，在第二动作模式下进行高电阻化验证动作、低电阻化验证动作当中至少一者的动作。
另外，开关电路111设置在栅极pg与SREF间，但也可以设置在栅极pg与SDAT间。
另外，也可以将PMOS晶体管103、104改为NMOS晶体管，在该情况下，通过变更控制电路112，也能得到与本实施方式中的说明相同的效果。
《第2实施方式》
在图12到图14示出本发明的第2实施方式的构成。图12是本发明的第2实施方式所涉及的非易失性半导体存储装置的电路图。标号100表示非易失性半导体存储装置的数据1比特的读出单位，若是16比特的数据，则将读出单位并排16个，控制信号等与各读出单位被公共连接。标号101表示存储器单元(电阻变化型非易失性存储器单元)。在本图中，为了简化而记载了配置1个存储器单元101的情况，但在配置多个存储器单元的情况下，以后说明的动作也相同。
标号102表示基准单元，标号103和104表示用于对判定节点即数据节点SDAT和基准节点SREF施加电压的PMOS晶体管，标号111表示pg与SREF间的开关电路。标号105和106表示在动作时将位线BL_DAT和基准位线BL_REF的电压控制在一定电压的钳位晶体管。标号107表示包含将SDAT与SREF的电压差放大到逻辑电平并进行锁存的放大器的判定电路，标号114和115表示SDAT、SREF的放电晶体管。标号2012表示对应于VERIF、SENB、EQ信号而输出读出单位100的控制信号c、d的控制电路，标号108表示补偿电路。
存储器单元101、基准单元102、开关电路111、判定电路107的构成例与实施方式1相同。
图13是本发明的第2实施方式所涉及的补偿电路的电路图。在图13示出补偿电路108的构成。对应于补偿信号EQ来进行将SDAT和SREF补偿为同电压或切断的动作。
图14是本发明的第2实施方式所涉及的控制电路的电路图。在图14示出控制电路2012的构成。对应于SENB、EQ、VERIF信号而输出控制信号c、d。
接下来说明读出动作。图15是表示利用本发明的第2实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。将VERIF设定为‘L’电平，将CLAMP电压设定为一定电压(VCLAMP)。另外，将WLRef_L、WLRef_H设定为非选择电平。EQ设定为‘H’电平。
在时刻t1，使WLRef_R和WL过渡到选择电平，将SENB设为‘L’电平，由此控制信号a、b过渡到‘H’电平。由此PMOS晶体管103、104作为预充电晶体管而动作，开始SDAT、SREF的预充电。这时，控制信号c固定在‘L’电平。
在时刻t2，将SENB设为‘H’电平，将EQ设为‘L’电平，由此控制信号a、b过渡到‘L’电平，停止预充电和补偿。这时，SDAT、SREF成为大致VDD电平，若将钳位晶体管105、106的阈值电压设为Vtn，则BL_DAT、BL_REF成为VCLAMP-Vtn的电平。
在从时刻t2到时刻t3的期间，通过存储器单元101、基准单元102来进行SDAT、SREF和BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压的降低变得更慢。
时刻t3预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef_R设为非选择电平，将EQ设为‘H’电平，进行SREF、SDAT的补偿，将LAT设为‘L’电平而停止放大器。
接下来说明LR校验动作。图16是表示利用本发明的第2实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。将VERIF设定为‘H’电平，将CLAMP电压设定为一定电压(VCLAMP)。另外，将WLRef_R、WLRef_H设定为非选择电平。
在时刻t1，使WLRef_L和WL过渡到选择电平。由此，通过将SENB设为‘L’电平，控制信号a、c过渡到‘H’电平，控制信号d成为高阻抗。通过开关电路111，在从时刻t1到时刻t2的期间，PMOS晶体管103、104的栅极pg成为与SREF同电压。由此PMOS晶体管103、104作为反射镜晶体管而动作，将SDAT、SREF、BL_DAT、BL_REF充电到一定电压为止。这时，控制信号b被固定在‘L’电平。
在时刻t2，将EQ设为‘L’电平而停止补偿。这时，SDAT、SREF成为以动作点决定的一定电压电平，若将钳位晶体管105、106的阈值电压设为Vtn，则BL_DAT、BL_REF成为VCLAMP-Vtn的电平。
在从时刻t2到时刻t3的期间，PMOS晶体管103、104作为反射镜晶体管而动作。由此，由于存储器单元101、基准单元102流过同程度的电流，因此因存储器单元与基准单元的电阻差而产生SDAT、SREF的电压差。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压变得更低。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压变得更高。
时刻t3预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef_L设为非选择电平，将SENB、EQ设为‘H’电平，进行SREF、SDAT的放电和补偿，将LAT设为‘L’电平而停止放大器。
如此，在LR校验动作时使PMOS晶体管103、104不是作为预充电晶体管动作而是作为反射镜晶体管动作，由此能将时刻t3的定时设定为与读出动作时同等的定时。
接下来说明HR校验动作。图17是表示利用本发明的第2实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。将VERIF设定为‘H’电平，将CLAMP电压设定为一定电压(VCLAMP)。另外，将WLRef_R、WLRef_L设定为非选择电平。
在时刻t1，使WLRef_H和WL过渡到选择电平，将SENB设为‘L’电平，由此控制信号a、c过渡到‘H’电平，控制信号d成为高阻抗。通过开关电路111，PMOS晶体管103、104的栅极pg成为与SREF同电压，PMOS晶体管103、104作为反射镜晶体管而动作。PMOS晶体管103、104在从时刻t1到时刻t2的期间将SDAT、SREF、BL_DAT、BL_REF充电到一定电压。这时，控制信号b固定在‘L’电平。
在时刻t2，将EQ设为‘L’电平而停止补偿。这时，SDAT、SREF成为以动作点决定的一定电压电平，若将钳位晶体管105、106的阈值电压设为Vtn，则BL_DAT、BL_REF成为VCLAMP-Vtn的电平。
在从时刻t2到时刻t3的期间，PMOS晶体管103、104作为反射镜晶体管而动作，存储器单元101、基准单元102流过同程度的电流。由此，因存储器单元与基准单元的电阻差而产生SDAT、SREF的电压差。
在存储器单元为低电阻状态(LR)的情况下，SDAT电压变得低于SREF电压。
在存储器单元为高电阻状态(HR)的情况下，SDAT电压变得高于SREF电压。
时刻t3预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef_H设为非选择电平，将SENB、EQ设为‘H’电平，进行SREF、SDAT的放电和补偿，将LAT设为‘L’电平而停止放大器。
如此，在HR校验动作时，将PMOS晶体管103、104不是作为预充电晶体管动作而是作为反射镜晶体管动作，由此能将时刻t3的定时设定为与读出动作时同等的定时。
在本实施方式中，通过放电晶体管、补偿电路而能使第1实施方式所涉及的非易失性半导体存储装置在从时刻t1到时刻t2间高速动作。
在本实施方式中，说明了在LR校验动作、HR校验动作双方运用本发明的情况，但也可以仅在某一方运用。例如在作为预充电晶体管而动作的情况下，仅在从时刻t2到时刻t3的时间较短、定时生成困难的LR校验动作时运用。另一方面，HR校验动作时与读出动作同样，设为将PMOS晶体管103、104作为预充电晶体管动作的方式。由此，由于能更加减低作为反射镜晶体管而动作的情况下所需的稳态的存储器单元以及基准电流，因此能减低消耗电流。
另外，开关电路111设置在栅极pg与SREF间，但也可以设置在栅极pg与SDAT间。
另外，也可以将PMOS晶体管103、104设为NMOS晶体管，在该情况下，通过变更图14所示的控制电路2012，能得到与本实施方式的说明的情况相同的效果。
《第3实施方式》
在图18到图20示出本发明的第3实施方式的构成。
图18是本发明的第3实施方式所涉及的非易失性半导体存储装置的电路图。1300是非易失性半导体存储装置的数据1比特的读出单位，若是16比特的数据，则将读出单位并排16个，控制信号等与各读出单位公共连接。标号101表示存储器单元(电阻变化型非易失性存储器单元)。在本图中，为了简化而记载了配置1个存储器单元101的情况，但在配置多个存储器单元的情况下，以后说明的动作也相同。
标号102表示基准单元，标号1303和1304表示用于对判定节点即位线BL_DAT和基准位线BL_REF施加电压的PMOS晶体管，标号1311表示pg与BL_REF间的开关电路。标号107表示包含将SDAT与SREF的电压差放大到逻辑电平并进行锁存的放大器的判定电路，标号1314和1315表示SL_DAT、SL_REF的预充电晶体管。标号1305和1306表示SL_DAT、SL_REF的放电晶体管。标号1312表示对应于VERIF、SAEN信号来控制所述1300的控制信号b、c、d的电路。
存储器单元101、基准单元102以及判定电路107是与第1实施方式中说明的构成同样的构成。
图19是本发明的第3实施方式所涉及的开关电路的电路图。在图19示出开关电路1311的构成。对应于控制信号c来进行使pg和BL_REF短路或切断的动作。
图20是本发明的第3实施方式所涉及的控制电路的电路图。在图20示出控制电路1312的构成。对应于SAEN、VERIF信号来控制控制信号b、c、d。
接下来说明读出动作。图21是表示利用本发明的第3以及第4实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。将VERIF设定为‘L’电平，将WLRef_L、WLRef_H设定为非选择电平。
由于在时刻t0，SAEN为‘L’电平，控制信号a、b为‘H’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WL_Ref_R和WL过渡到选择电平，将SAEN设为‘H’电平，由此控制信号a、b过渡到‘L’电平，d过渡到‘H’电平，停止预充电，将DIS_SL设为‘H’电平。
在从时刻t1到时刻t2的期间，SL_REF、SL_DAT通过放电晶体管1305和1306而放电。同时，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更慢。
时刻t2被预先设定为BL_DAT与BL_REF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_R设为非选择电平，将SAEN设为‘L’电平，进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电，将LAT设为‘L’电平而停止放大器。
接下来说明LR校验动作。图22是表示利用本发明的第3以及第4实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。将VERIF设定为‘H’电平，将WLRef_R、WLRef_H设定为非选择电平。
由于在时刻t0，SAEN为‘L’电平，控制信号a、b为‘H’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_L和WL过渡到选择电平，将SAEN设为‘H’电平。由此，控制信号b过渡到‘L’电平，控制信号c过渡到‘H’电平，控制信号d成为高阻抗。由此PMOS晶体管1303、1304的栅极pg成为与SREF同电压。停止预充电，将DIS_SL设为‘H’电平。这时，控制信号b过渡到‘L’电平。
在从时刻t1到时刻t2的期间，SL_REF、SL_DAT通过放电晶体管1305和1306而放电。同时，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在此，PMOS晶体管1303、1304的栅极pg和BL_REF为同电压，PMOS晶体管1303、1304作为反射镜晶体管而动作。由此，存储器单元101、基准单元102由于流过同程度的电流，因此因存储器单元、基准单元的电阻差而产生BL_DAT、BL_REF的电压差。
在存储器单元为低电阻状态(LR)的情况下，SDAT电压变得低于SREF电压。
在存储器单元为高电阻状态(HR)的情况下，SDAT电压变得高于SREF电压。
时刻t2被预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_L设为非选择电平，将SAEN设为‘L’电平。由此进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电，将LAT设为‘L’电平而停止放大器。
如此，在LR校验动作时，将PMOS晶体管1303、1304不是作为预充电晶体管动作而是作为反射镜晶体管动作，由此能将时刻t2设定在与读出动作时同等的定时。
接下来说明HR校验动作。图23是表示利用本发明的第3以及第4实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。将VERIF设定为‘H’电平，将WLRef_R、WLRef_L设定为非选择电平。
在时刻t0，SAEN为‘L’电平，控制信号a、b为‘H’电平。由此，BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_H和WL过渡到选择电平，将SAEN设为‘H’电平，由此控制信号b过渡到‘L’电平，控制信号c过渡到‘H’电平，控制信号d成为高阻抗。由此PMOS晶体管1303、1304的栅极pg成为与SREF同电压。同时将DIS_SL设为‘H’电平。这时，控制信号b过渡到‘L’电平。
在从时刻t1到时刻t2的期间，SL_REF、SL_DAT通过放电晶体管1305和1306而放电。同时，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在此，PMOS晶体管1303、1304的栅极pg和BL_REF为同电压，PMOS晶体管1303、1304作为反射镜晶体管而动作。由此，由于存储器单元101、基准单元102流过同程度的电流，因此因存储器单元、基准单元的电阻差而产生BL_DAT、BL_REF的电压差。
在存储器单元为低电阻状态(LR)的情况下，SDAT电压变得低于SREF电压。
在存储器单元为高电阻状态(HR)的情况下，SDAT电压变得高于SREF电压。
时刻t2被预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_H设为非选择电平，将SAEN设为‘L’电平，进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电和补偿，将LAT设为‘L’电平而停止放大器。
如此，在HR校验时，将PMOS晶体管1303、1304不是作为预充电晶体管动作而是作为反射镜晶体管动作，由此能将时刻t2设定为与读出动作时同等的定时。
在本实施方式中，说明了在LR校验动作、HR校验动作双方运用本发明的情况，但也可以仅在某一方运用。例如在作为预充电晶体管而动作的情况下，仅在从时刻t1到时刻t2的时间较短、定时生成困难的LR校验动作时运用。另一方面，HR校验动作时与读出动作同样地设为将PMOS晶体管1303、1304作为预充电晶体管动作的方式。由此，由于能更加减低作为反射镜晶体管而动作的情况下的稳态的存储器单元、基准电流，因此能减低消耗电流。
另外，开关电路1311设置在栅极pg与BL_REF间，但也可以设置在栅极pg与BL_DAT间。
另外，也可以将PMOS晶体管1303、1304设为NMOS晶体管，在该情况下，通过变更控制电路1312，也能得到与本实施方式中的说明相同的效果。
《第4实施方式》
在图24到图25示出本发明的第4实施方式的构成。图24是本发明的第4实施方式所涉及的非易失性半导体存储装置的电路图。1300是非易失性半导体存储装置的数据1比特的读出单位，若是16比特的数据，则将读出单位并排16个，控制信号等与各读出单位公共连接。标号101表示存储器单元(电阻变化型非易失性存储器单元)。在本图中，为了简化而记载了配置1个存储器单元101的情况，但在配置多个存储器单元的情况下，以后说明的动作也相同。
标号102表示基准单元，标号1303和1304表示用于对判定节点即位线BL_DAT和基准位线BL_REF施加电压的PMOS晶体管。标号1311表示pg与BL_REF间的开关电路。标号1305和1306表示将源极线SL_DAT和基准源极线SL_REF放电的NMOS晶体管。标号107表示包含将SDAT与SREF的电压差放大到逻辑电平并进行锁存的放大器的判定电路。标号1314和1315表示SL_DAT、SL_REF的预充电晶体管，标号1312表示对应于VERIF、SAEN信号来控制所述1300的控制信号b、c、d的电路。
存储器单元101、基准单元102以及判定电路107是与第1实施方式中说明的构成同样的构成。
图25是本发明的第4实施方式所涉及的补偿电路的电路图。在图25示出补偿电路1308的构成。对应于补偿信号EQ来进行将BL_DAT和BL_REF补偿为同电压或切断的动作。
接下来说明读出动作。图21是表示利用本发明的第3以及第4实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。将VERIF设定为‘L’电平，将WLRef_L、WLRef_H设定为非选择电平。
在时刻t0，SAEN为‘L’电平，控制信号a、b为‘H’电平。由此，BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WL_Ref_R和WL过渡到选择电平，将SAEN设为‘H’电平，由此控制信号a、b过渡到‘L’电平。同时将EQ设为‘L’电平，停止预充电和补偿，将DIS_SL设为‘H’电平。
在从时刻t1到时刻t2的期间，SL_REF、SL_DAT通过放电晶体管1305和1306而放电。同时，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更慢。
时刻t2被预先设定为BL_DAT与BL_REF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_R设为非选择电平，将SAEN设为‘L’电平，将EQ设为‘H’电平。由此进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电和补偿，将LAT设为‘L’电平而停止放大器。
接下来说明LR校验动作。图22是表示利用本发明的第3以及第4实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。将VERIF设定为‘H’电平，将WLRef_R、WLRef_H设定为非选择电平。
由于在时刻t0，SAEN为‘L’电平，控制信号a、b为‘H’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_L和WL过渡到选择电平，将SAEN设为‘H’电平，由此控制信号b过渡到‘L’电平，控制信号c过渡到‘H’电平。由此PMOS晶体管1303、1304的栅极pg成为与SREF同电压。同时将EQ设为‘L’电平，停止预充电和补偿，将DIS_SL设为‘H’电平。这时，控制信号b过渡到‘L’电平。
在从时刻t1到时刻t2的期间，SL_REF、SL_DAT通过放电晶体管1305和1306而放电。同时，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在此，PMOS晶体管1303、1304的栅极pg和BL_REF为同电压，PMOS晶体管1303、1304作为反射镜晶体管而动作。由此，由于存储器单元101、基准单元102流过同程度的电流，因此因存储器单元、基准单元的电阻差而产生BL_DAT、BL_REF的电压差。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压变得更低。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压变得更高。
时刻t2被预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_L设为非选择电平，将SAEN设为‘L’电平，将EQ设为‘H’电平。由此进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电和补偿，将LAT设为‘L’电平而停止放大器。
如此，在LR校验动作时，将PMOS晶体管1303、1304不是作为预充电晶体管动作而是作为反射镜晶体管动作，由此能将时刻t2设定在与读出动作时同等的定时。
接下来说明HR校验动作。图23是表示利用本发明的第3以及第4实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。将VERIF设定为‘H’电平，将WLRef_R、WLRef_L设定为非选择电平。
由于在时刻t0，SAEN为‘L’电平，控制信号a、b为‘H’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_H和WL过渡到选择电平，将SAEN设为‘H’电平。由此，控制信号b过渡到‘L’电平，控制信号c过渡到‘H’电平，PMOS晶体管1303、1304的栅极pg成为与SREF同电压。同时将EQ设为‘L’电平，停止预充电和补偿，将DIS_SL设为‘H’电平。这时，控制信号b过渡到‘L’电平。
在从时刻t1到时刻t2的期间，SL_REF、SL_DAT通过放电晶体管1305和1306被放电。同时，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在此，PMOS晶体管1303、1304的栅极pg和BL_REF为同电压，PMOS晶体管1303、1304作为反射镜晶体管而动作。由此，存储器单元101、基准单元102由于流过同程度的电流，因此因存储器单元、基准单元的电阻差而产生BL_DAT、BL_REF的电压差。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压变得更低。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压变得更高。
时刻t2被预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_H设为非选择电平，将SAEN设为‘L’电平，将EQ设为‘H’电平。由此进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电和补偿，将LAT设为‘L’电平而停止放大器。
如此，在HR校验时，将PMOS晶体管1303、1304不是作为预充电晶体管动作而是作为反射镜晶体管动作，由此能将时刻t2设定为与读出动作时同等的定时。
在本实施方式中，通过放电晶体管、补偿电路而能使第3实施方式所涉及的非易失性半导体存储装置更高速动作。
在本实施方式中，说明了在LR校验动作、HR校验动作双方运用本发明的情况，但也可以仅在某一方运用。例如在作为预充电晶体管而动作的情况下，仅在从时刻t1到时刻t2的时间较短、定时生成困难的LR校验动作时运用。另一方面，HR校验动作时与读出动作同样地设为将PMOS晶体管1303、1304作为预充电晶体管动作的方式。由此，由于能更加减低作为反射镜晶体管而动作的情况下的稳态的存储器单元、基准电流，因此能减低消耗电流。
另外，开关电路1311设置在栅极pg与BL_REF间，但也可以设置在栅极pg与BL_DAT间。
另外，也可以将PMOS晶体管1303、1304改为NMOS晶体管，在该情况下，通过变更控制电路1312，也能得到与本实施方式中的说明相同的效果。
《第5实施方式》
在图26和图27中示出本发明的第5实施方式的构成。图26是本发明的第5实施方式所涉及的非易失性半导体存储装置的电路图。标号101表示存储器单元(电阻变化型非易失性存储器单元)。在本图中，为了简化而记载了配置1个存储器单元101的情况，但在配置多个存储器单元的情况下，以后说明的动作也相同。
标号102表示基准单元，标号2003和2004表示进行判定节点即数据节点SDAT和基准节点SREF的预充电的PMOS晶体管。标号105和106表示将位线BL_DAT和基准位线BL_REF的电压控制在一定电压的钳位晶体管。标号107表示包含将SDAT与SREF的电压差放大到逻辑电平并进行锁存的放大器的判定电路，标号2011表示对应于READ、VERIF_LR、VERIF_HR的信号来选择输出CLAMP电压的电路。
存储器单元101、基准单元102以及判定电路107、补偿电路108是与第1实施方式中说明的构成同样的构成。
图27是本发明的第5实施方式所涉及的钳位电压切换电路的电路图。在图27示出钳位电压切换电路2011的构成。是对应于READ、VERIF_LR、VERIF_HR的信号而分别选择性输出钳位电压VCLAMP_VH、VCLAMP_VR、VCLAMP_VL的电路。各个电压关系是VCLAMP_VH＞VCLAMP_VR＞VCLAMP_VL。
作为本发明的非易失性半导体存储装置的1个方式，也可以输入到第一电路的信号与至少2个以上串联连接的电阻的任意者的电阻的端子连接。
接下来说明读出动作。图28是表示利用本发明的第5以及第6实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。将READ设定为‘H’电平，将VERIF_LR设定为‘L’电平，将VERIF_HR设定为‘L’电平，将CLAMP电压设定为一定电压(VCLAMP_VR)。另外，将WLRef_L、WLRef_H设定为非选择电平。
在时刻t1，使WLRef_R和WL过渡到选择电平，将PREB设为‘L’电平，由此开始SDAT、SREF、BL_DAT、BL_RED的预充电。
在时刻t2，将PREB设为‘H’电平，停止预充电。这时，SDAT、SREF成为大致VDD电平，若将钳位晶体管105、106的阈值电压设为Vtn，则BL_DAT、BL_REF成为VCLAMP_VR-Vtn的电平。
在从时刻t2到时刻t3的期间，通过存储器单元101、基准单元102来进行SDAT、SREF和BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压的降低变得更慢。
时刻t3预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef_R设为非选择电平，将LAT设为‘L’电平而停止放大器。
接下来说明LR校验动作。图29是表示利用本发明的第5以及第6实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。将READ设定为‘L’电平，将VERIF_LR设定为‘H’电平，将VERIF_HR设定为‘L’电平，将CLAMP电压设定为一定电压(VCLAMP_VL)。另外，将WLRef_R、WLRef_H设定为非选择电平。
在时刻t1，使WLRef_L和WL过渡到选择电平，将PREB设为‘L’电平，由此开始SDAT、SREF、BL_DAT、BL_REF的预充电。
在时刻t2，将PREB设为‘H’电平，停止预充电。这时，SDAT、SREF成为大致VDD电平，若将钳位晶体管105、106的阈值电压设为Vtn，则BL_DAT、BL_REF成为VCLAMP_VL-Vtn的电平。
在从时刻t2到时刻t3的期间，通过存储器单元101、基准单元102来进行SDAT、SREF和BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压的降低变得更慢。
这时，调整VCLAMP_VL的电压，以使SREF的降低速度变得与读出动作时的SREF的降低速度大致相等。为此能使时刻t3的定时与读出动作相同。
在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WL_Ref_L设为非选择电平，将LAT设为‘L’电平而停止放大器。
接下来说明HR校验动作。图30是表示利用本发明的第5以及第6实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。将READ设定为‘L’电平，将VERIF_LR设定为‘L’电平，将VERIF_HR设定为‘H’电平，将CLAMP电压设定为一定电压(VCLAMP_VH)。另外，将WLRef_R、WLRef_L设定为非选择电平。
在时刻t1，使WLRef_H和WL过渡到选择电平，将PREB设为‘L’电平，由此开始SDAT、SREF、BL_DAT、BL_REF的预充电。
在时刻t2，将PREB设为‘H’电平，停止预充电。这时，SDAT、SREF成为大致VDD电平，若将钳位晶体管105、106的阈值电压设为Vtn，则BL_DAT、BL_REF成为VCLAMP_VH-Vtn的电平。
在从时刻t2到时刻t3的期间，通过存储器单元101、基准单元102来进行SDAT、SREF和BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压的降低变得更慢。
这时，调整VCLAMP_VH的电压，以使SREF的降低速度变得与读出动作时的SREF的降低速度大致相等。为此能使时刻t3的定时与读出动作相同。
在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef_H设为非选择电平，将LAT设为‘L’电平而停止放大器。
在本实施方式中，说明了在LR校验动作、HR校验动作双方运用本发明的情况，但也可以仅在任意一方运用。例如在现有构成中，仅在从时刻t2到时刻t3时间较短、定时生成困难的LR校验动作时运用。通过不在需要将BL_DAT、BL_REF设定为高电压、消耗电流增加的HR校验动作中运用，从而有能减低校验动作的消耗电流的效果。
作为本发明的非易失性半导体存储装置的1个方式，可以具备：至少具备第一端子和第二端子的存储器单元；至少具备第三端子和第四端子的基准单元；和与数据节点以及基准节点连接的读出电路。进而可以具备第一电路，其连接数据节点和第一晶体管，连接基准节点和第二晶体管，通过输入的信号来控制第一端子与第二端子之间的电压以及第三端子与第四端子之间的电压。另外可以，第二端子和第四端子与第二电源连接，第一电路是源极与第一端子连接、漏极与数据节点连接的NMOS晶体管；源极与第三端子连接、漏极与基准节点连接的NMOS晶体管；源极与第二电源连接、漏极与数据节点连接的PMOS晶体管；和源极与第二电源连接、漏极与基准节点连接的PMOS晶体管。另外，所述第一电路所控制的电压也可以在通常的读出动作和非易失性存储器单元的改写动作时的完成判定动作即验证动作中不同。另外也可以，存储器单元是电阻变化型的非易失性存储器单元，作为校验动作，进行确认低电阻化动作后的电阻值的读出动作即低电阻化验证动作以及确认高电阻化动作后的高电阻状态的读出动作即高电阻化验证动作。在低电阻化验证动作、高电阻化验证动作中第一电路所控制的电压不同。
《第6实施方式》
在图31示出本发明的第6实施方式的构成。图31是本发明的第6实施方式所涉及的非易失性半导体存储装置的电路图。标号2300表示非易失性半导体存储装置的数据1比特的读出单位，若是16比特的数据，则将读出单位并排16个，控制信号等与各读出单位公共连接。标号101表示存储器单元(电阻变化型非易失性存储器单元)。在本图中，为了简化而记载了配置1个存储器单元101的情况，但在配置多个存储器单元的情况下，以后说明的动作也相同。
标号102表示基准单元，标号2003和2004表示进行判定节点即数据节点SDAT和基准节点SREF的预充电的PMOS晶体管。标号105和106表示将位线BL_DAT和基准位线BL_REF的电压控制在一定电压的钳位晶体管。标号107表示包含将SDAT与SREF的电压差放大到逻辑电平并进行锁存的放大器的判定电路。标号2011表示对应于READ、VERIF_LR、VERIF_HR的信号来选择输出CLAMP电压的电路，标号108表示补偿电路。
存储器单元101、基准单元102以及判定电路107、补偿电路108是与第2实施方式中说明的构成同样的构成。
在图27示出钳位电压切换电路2011的构成。是对应于READ、VERIF_LR、VERIF_HR的信号而分别选择性输出钳位电压VCLAMP_VH、VCLAMP_VR、VCLAMP_VL的电路。各个电压关系是VCLAMP_VH＞VCLAMP_VR＞VCLAMP_VL。
接下来说明读出动作。图28是表示利用本发明的第5以及第6实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。将READ设定为‘H’电平，将VERIF_LR设定为‘L’电平，将VERIF_HR设定为‘L’电平，将CLAMP电压设定为一定电压(CLAMP_VR)。另外，将WLRef_L、WLRef_H设定为非选择电平。
在时刻t1，使WLRef_R和WL过渡到选择电平，将PREB设为‘L’电平，由此开始SDAT、SREF、BL_DAT、BL_RED的预充电。
在时刻t2，将PREB设定为‘H’电平，将EQ设定为‘L’电平，停止预充电和补偿。这时，SDAT、SREF成为大致VDD电平，若将钳位晶体管105、106的阈值电压设为Vtn，则BL_DAT、BL_REF成为VCLAMP_VR-Vtn的电平。
在从时刻t2到时刻t3的期间，通过存储器单元101、基准单元102来进行SDAT、SREF和BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压的降低变得更慢。
时刻t3预先设定在SDAT与SREF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef_R设为非选择电平，将EQ设为‘H’电平，进行SREF、SDAT的补偿，将LAT设为‘L’电平而停止放大器。
接下来说明LR校验动作。图29是表示利用本发明的第5以及第6实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。将READ设定为‘L’电平，将VERIF_LR设定为‘H’电平，将VERIF_HR设定为‘L’电平，将CLAMP电压设定为一定电压(VCLAMP_VL)。另外，将WLRef_R、WLRef_H设定为非选择电平。
在时刻t1，使WLRef_L和WL过渡到选择电平，将PREB设为‘L’电平，由此开始SDAT、SREF、BL_DAT、BL_REF的预充电。
在时刻t2，将PREB设定为‘H’电平，将EQ设定为‘L’电平，停止预充电和补偿。这时，SDAT、SREF成为大致VDD电平，若将钳位晶体管105、106的阈值电压设为Vtn，则BL_DAT、BL_REF成为VCLAMP_VL-Vtn的电平。
在从时刻t2到时刻t3的期间，通过存储器单元101、基准单元102来进行SDAT、SREF和BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压的降低变得更慢。
这时，调整VCLAMP_VL的电压，以使SREF的降低速度变得与读出动作时的SREF的降低速度大致相等。为此能使时刻t3的定时与读出动作相同。
在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WL_Ref_L设为非选择电平，将EQ设为‘H’电平，进行SREF、SDAT的补偿，将LAT设为‘L’电平而停止放大器。
接下来说明HR校验动作。图30是表示利用本发明的第5以及第6实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。将READ设定为‘L’电平，将VERIF_LR设定为‘L’电平，将VERIF_HR设定为‘H’电平，将CLAMP电压设定为一定电压(VCLAMP_VH)。另外，将WLRef_R、WLRef_L设定为非选择电平。
在时刻t1，使WLRef_H和WL过渡到选择电平，将PREB设为‘L’电平，由此开始SDAT、SREF、BL_DAT、BL_REF的预充电。
在时刻t2，将PREB设定为‘H’电平，将EQ设定为‘L’电平，停止预充电和补偿。这时，SDAT、SREF成为大致VDD电平，若将钳位晶体管105、106的阈值电压设为Vtn，则BL_DAT、BL_REF成为VCLAMP_VH-Vtn的电平。
在从时刻t2到时刻t3的期间，通过存储器单元101、基准单元102来进行SDAT、SREF和BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于SREF电压而SDAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于SREF电压而SDAT电压的降低变得更慢。
这时，调整VCLAMP_VH的电压，以使SREF的降低速度变得与读出动作时的SREF的降低速度大致相等。为此能使时刻t3的定时与读出动作相同。
在时刻t3，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t4，将WL、WLRef_H设为非选择电平，将EQ设为‘H’电平，进行SREF、SDAT的补偿，将LAT设为‘L’电平而停止放大器。
在本实施方式中，通过放电晶体管、补偿电路而能使第5实施方式所涉及的非易失性半导体存储装置更高速动作。
在本实施方式中，说明了在LR校验动作、HR校验动作双方运用本发明的情况，但也可以仅在某一方运用。例如在现有构成中，仅在从时刻t2到时刻t3时间较短、定时生成困难的LR校验动作时运用。另一方面，通过不在需要将BL_DAT、BL_REF设定为高电压、消耗电流增加的HR校验动作中运用，从而有能减低校验动作的消耗电流的效果。
《第7实施方式》
在图32到图33示出本发明的第7实施方式的构成。图32是本发明的第7实施方式所涉及的非易失性半导体存储装置的电路图。2500是非易失性半导体存储装置的数据1比特的读出单位，若是16比特的数据，则将读出单位并排16个，控制信号等与各读出单位公共连接。标号101表示存储器单元(电阻变化型非易失性存储器单元)。在本图中，为了简化而记载了配置1个存储器单元101的情况，但在配置多个存储器单元的情况下，以后说明的动作也相同。
标号102表示基准单元，标号2503和2504表示进行判定节点即位线BL_DAT、基准位线BL_REF的预充电的PMOS晶体管。标号2512和2513表示进行源极线SL_DAT、基准源极线SL_REF的预充电的PMOS晶体管。标号2505和2506表示将源极线SL_DAT和基准源极线SL_REF的电压控制在一定电压的钳位晶体管。标号2509和2510表示将源极线SL_DAT和基准源极线SL_REF放电的NMOS晶体管。标号107表示包含将BL_DAT与BL_REF的电压差放大到逻辑电平并进行锁存的放大器的判定电路。标号2511表示对应于READ、VERIF_LR、VERIF_HR的信号而选择输出CLAPM电压的电路。
存储器单元101、基准单元102以及判定电路107是与第1实施方式中说明的构成同样的构成。
图33是本发明的第7实施方式所涉及的钳位电压切换电路的电路图。在图33示出钳位电压切换电路2511的构成。是对应于READ、VERIF_LR、VERIF_HR的信号而分别选择性输出钳位电压VCLAMP_VH、VCLAMP_VR、VCLAMP_VL的电路。各个电压关系是VCLAMP_VLP＞VCLAMP_VRP＞VCLAMP_VHP。
接下来说明读出动作。图34是表示利用本发明的第7以及第8实施方式所涉及的非易失性半导体存储装置的读出动作波形的图表。将READ设定为‘H’电平，将VERIF_LR设定为‘L’电平，将VERIF_HR设定为‘L’电平，将CLAMP电压设定为一定电压(CLAMP_VRP)。另外，将WLRef_L、WLRef_H设定为非选择电平。
由于在时刻t0，PREB为‘L’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_R和WL过渡到选择电平，将PREB设为‘H’电平，停止预充电，将DIS_SL设为‘H’电平。在从时刻t1到时刻t2的期间，将钳位晶体管2505、2506的阈值电压的绝对值设为Vtp。SL_REF、SL_DAT过渡到CLAMP_VRP+Vtp的电平，通过存储器单元101、基准单元102而进行BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更慢。
时刻t2被预先设定在BLDAT与BL_REF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_R设为非选择电平，将PREB设为‘L’电平，进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电，将LAT设为‘L’电平而停止放大器。
接下来说明LR校验动作。图35是表示利用本发明的第7以及第8实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。将READ设定为‘L’电平，将VERIF_LR设定为‘H’电平，将VERIF_HR设定为‘L’电平，将CLAMP电压设定为一定电压(CLAMP_VLP)。另外，将WLRef_R、WLRef_H设定为非选择电平。
由于在时刻t0，PREB为‘L’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_L和WL过渡到选择电平，将PREB设为‘H’电平，停止预充电，将DIS_SL设为‘H’电平。
在从时刻t1到时刻t2的期间，将钳位晶体管2505、2506的阈值电压的绝对值设为Vtp。SL_REF、SL_DAT过渡到CLAMP_VLP+Vtp的电平，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更慢。
这时，调整CLAMP_VLP的电压，以使BL_REF的降低速度变得与读出动作的情况下的BL_REF电压的降低速度大致相等。为此能将时刻t2的定时设定得与读出动作相同。
在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_L设为非选择电平，将PREB设为‘L’电平，进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电，将LAT设为‘L’电平而停止放大器。
接下来说明HR校验动作。图36是表示利用本发明的第7以及第8实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。将READ设定为‘L’电平，将VERIF_LR设定为‘L’电平，将VERIF_HR设定为‘H’电平，将CLAMP电压设定为一定电压(CLAMP_VHP)。另外，将WLRef_R、WLRef_L设定为非选择电平。
由于在时刻t0，PREB为‘L’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_L和WL过渡到选择电平，将PREB设为‘H’电平，停止预充电和补偿，将DIS_SL设为‘H’电平。
在从时刻t1到时刻t2的期间，将钳位晶体管2505、2506的阈值电压设为Vtp。SL_REF、SL_DAT过渡到CLAMP_VHP+Vtp的电平，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更慢。
这时，调整CLAMP_VHP的电压，以使BL_REF的降低速度变得与读出动作的情况下的BL_REF电压的降低速度大致相等。为此能将时刻t2的定时设定得与读出动作相同。
在时刻t2，对将LAT设为‘H’电平而进行放大器的起动的SAOUT输出数据。
在时刻t3，将WL、WLRef_H设为非选择电平，将PREB设为‘L’电平，进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电，将LAT设为‘L’电平而停止放大器。
作为本发明的非易失性半导体存储装置的1个方式，控制电路可以如以下那样。第二端子和第四端子与第二电源连接，第一电路可以是漏极与第一端子连接、源极与第三电源连接的PMOS晶体管；漏极与第三端子连接、源极与第三电压连接的PMOS晶体管；源极与第三电压连接、漏极与数据节点连接的PMOS晶体管；和源极与第三电压连接、漏极与基准节点连接的PMOS晶体管。
《第8实施方式》
在图37至图39示出本发明的第8实施方式的构成。图37是本发明的第8实施方式所涉及的非易失性半导体存储装置的电路图。标号2500表示非易失性半导体存储装置的数据1比特的读出单位，若是16比特的数据，则将读出单位并排16个，控制信号等公共连接。标号101表示存储器单元(电阻变化型非易失性存储器单元)。在本图中，为了简化而记载了配置1个存储器单元101的情况，但在配置多个存储器单元的情况下，以后说明的动作也相同。
标号102表示基准单元，标号2503和2504表示进行判定节点即位线BL_DAT、基准位线BL_REF的预充电的PMOS晶体管。标号2512和2513表示进行源极线SL_DAT、基准源极线SL_REF的预充电的PMOS晶体管。标号2505和2506表示将源极线SL_DAT和基准源极线SL_REF的电压控制在一定电压的钳位晶体管。标号2509和2510表示将源极线SL_DAT和基准源极线SL_REF放电的NMOS晶体管。标号107表示包含将BL_DAT与BL_REF的电压差放大到逻辑电平并进行锁存的放大器的判定电路。标号2511表示对应于READ、VERIF_LR、VERIF_HR的信号来选择输出CLAPM电压的电路，标号2508和2514表示补偿电路。
存储器单元101、基准单元102以及判定电路107是与第1实施方式中说明的构成同样的构成。
图38是本发明的第8实施方式所涉及的补偿电路的电路图。在图38示出补偿电路2508的构成。对应于补偿信号EQ来进行将BL_DAT和BL_REF补偿为同电压或切断的动作。
图39是本发明的第8实施方式所涉及的补偿电路的电路图。在图39示出补偿电路2514的构成。对应于补偿信号EQ_S来进行将SL_DAT和SL_REF补偿为同电压或切断的动作。
接下来在图34示出读出动作。将READ设定为‘H’电平，将VERIF_LR设定为‘L’电平，将VERIF_HR设定为‘L’电平，将CLAMP电压设定为一定电压(CLAMP_VRP)。另外，将EQ、EQ_S设定为‘H’电平，将WLRef_L、WLRef_H设定为非选择电平。
由于在时刻t0，PREB为‘L’电平，EQ为‘H’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_R和WL过渡到选择电平，将PREB设为‘H’电平，将EQ设为‘L’电平，停止预充电和补偿，将DIS_SL设为‘H’电平。EQ_S保持‘H’电平，不停止SL_DAT和SL_REF的补偿。
在从时刻t1到时刻t2的期间，将钳位晶体管2505、2506的阈值电压设为Vtp。SL_REF、SL_DAT过渡到CLAMP_VRP+Vtp的电平。由此通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更慢。
时刻t2被设定在BLDAT与BL_REF的电压差变得大于判定电路107的放大器的放大极限电压的定时。在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_R设为非选择电平，将PREB设为‘L’电平，将EQ、EQ_S设为‘H’电平。由此进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电和补偿，将LAT设为‘L’电平而停止放大器。
接下来说明LR校验动作。图35是表示利用本发明的第7以及第8实施方式所涉及的非易失性半导体存储装置的LR校验动作波形的图表。将READ设定为‘L’电平，将VERIF_LR设定为‘H’电平，将VERIF_HR设定为‘L’电平，将CLAMP电压设定为一定电压(CLAMP_VLP)。另外，将EQ、EQ_S设定为‘H’电平，将WLRef_R、WLRef_H设定为非选择电平。
由于在时刻t0，PREB为‘L’电平，EQ为‘H’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_L和WL过渡到选择电平，将PREB设为‘H’电平，将EQ、EQ_S设为‘L’电平。由此停止预充电和补偿，将DIS_SL设为‘H’电平。EQ_S保持‘H’电平，不停止SL_DAT和SL_REF的补偿。
在从时刻t1到时刻t2的期间，将钳位晶体管2505、2506的阈值电压设为Vtp。SL_REF、SL_DAT过渡到CLAMP_VLP+Vtp的电平，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更慢。
这时，调整CLAMP_VLP的电压，以使BL_REF的降低速度变得与读出动作的情况下的BL_REF电压的降低速度大致相等。为此能将时刻t2的定时设定得与读出动作相同。
在时刻t2，将LAT设为‘H’电平而起动放大器，对SAOUT输出数据。
在时刻t3，将WL、WLRef_L设为非选择电平，将PREB设为‘L’电平，将EQ、EQ_S设为‘H’电平。由此进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电和补偿，将LAT设为‘L’电平而停止放大器。
接下来说明HR校验动作。图36是表示利用本发明的第7以及第8实施方式所涉及的非易失性半导体存储装置的HR校验动作波形的图表。将READ设定为‘L’电平，将VERIF_LR设定为‘L’电平，将VERIF_HR设定为‘H’电平，将CLAMP电压设定为一定电压(CLAMP_VHP)。另外，将EQ、EQ_S设定为‘H’电平，将WLRef_R、WLRef_L设定为非选择电平。
由于在时刻t0，PREB为‘L’电平，EQ、EQ_S为‘H’电平，因此BL_DAT、BL_REF、SL_DAT、SL_REF被预充电到VDD。
在时刻t1，使WLRef_L和WL过渡到选择电平，将PREB设为‘H’电平，将EQ设为‘L’电平。由此停止预充电和补偿，将DIS_SL设为‘H’电平。EQ、EQ_S保持‘H’电平，不停止SL_DAT和SL_REF的补偿。
在从时刻t1到时刻t2的期间，将钳位晶体管2505、2506的阈值电压设为Vtp。SL_REF、SL_DAT过渡到CLAMP_VHP+Vtp的电平，通过存储器单元101、基准单元102来进行BL_DAT、BL_REF的放电。
在存储器单元为低电阻状态(LR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更快。
在存储器单元为高电阻状态(HR)的情况下，相比于BL_REF电压而BL_DAT电压的降低变得更慢。
这时，调整CLAMP_VHP的电压，以使BL_REF的降低速度变得与读出动作的情况下的BL_REF电压的降低速度大致相等。为此能将时刻t2的定时设定得与读出动作相同。
若在时刻t2进行放大器的起动，则对SAOUT输出数据。
在时刻t3，将WL、WLRef_H设为非选择电平，将PREB设为‘L’电平，将EQ、EQ_S设为‘H’电平。由此进行BL_DAT、BL_REF、SL_DAT、SL_REF的预充电和补偿，将LAT设为‘L’电平而停止放大器。
在本实施方式中，通过放电晶体管、补偿电路而能使第7实施方式所涉及的非易失性半导体存储装置更高速动作。
在以上的第1到第8实施方式中，说明了作为存储器单元而使用电阻变化型非易失性存储器单元(ReRAM)的构成，但还能运用在具备通过探测在存储器单元的两端流动的电流来判定数据的读出电路的非易失性半导体存储装置中。除了上述以外，还能在磁阻变化型存储器(MRAM：Magnetoresistive Random Access Memory，磁阻变化型随机存取存储器)、相变化型非易失性存储器(PRAM：Phase Change Random Access Memoory，相变化型随机存取存储器)以及闪速存储器中运用。
另外，针对单个的控制电路112而连接的读出单位100既可以是单个，也可以是多个。针对单个的控制电路112而连接的读出单位100越多则越能节省非易失性半导体存储装置整体的控制电路112。
产业上的利用可能性
本发明所涉及的非易失性半导体存储装置即使除了读出动作以外还需要校验动作等大的范围的判定电流下的动作，也能使放大定时大致相同，也能兼顾读出动作的高速性、判定精度。据此，在通过判定在数据判定时的存储器单元中流动的电流量来存储数据状态的存储器中有用。
标号的说明
101 存储器单元
102 基准单元
107 判定电路
108 补偿电路
111 开关电路
112 控制电路
1308 补偿电路
1311 开关电路
1312 控制电路
2011 钳位电压切换电路
2012 控制电路
2508 补偿电路
2511 钳位电压切换电路
2514 补偿电路

Claims (10)

1.一种非易失性半导体存储装置，具备：
至少具备第一端子和第二端子的存储器单元；
至少具备第三端子和第四端子的基准单元；
与所述第一端子以及所述第三端子连接的读出电路；
与所述第一端子连接的第一晶体管；和
与所述第三端子连接的第二晶体管，
所述第一晶体管的栅极和所述第二晶体管的栅极被公共连接，
所述非易失性半导体存储装置还具备：
用于使所述第一晶体管的所述栅极和所述第二晶体管的所述栅极、与所述第三端子之间电短路或切断的开关，
在所述第一晶体管的所述栅极连接第一控制端子，在所述开关连接对所述开关的短路或切断进行控制的第二控制端子，
所述非易失性半导体存储装置具备切换所述第一控制端子以及所述第二控制端子的控制电路，
所述控制电路进行控制，以使
在第一动作模式下，将所述第一控制端子设定为使所述第一晶体管以及所述第二晶体管通电，将所述第二控制端子设定为使所述开关切断，所述第一晶体管以及所述第二晶体管作为对所述第一端子以及所述第三端子施加第一电压的预充电晶体管动作，
在第二动作模式下，将所述第一控制端子设为高阻抗，将所述第二控制端子设定为使开关短路，由此所述第一晶体管以及所述第二晶体管作为对所述第一端子以及所述第三端子施加所述第一电压的反射镜晶体管动作。
2.根据权利要求1所述的非易失性半导体存储装置，其中，
所述非易失性半导体存储装置具备多个所述存储器单元。
3.根据权利要求1或2所述的非易失性半导体存储装置，其中，
所述第一晶体管以及所述第二晶体管是PMOS晶体管。
4.根据权利要求1所述的非易失性半导体存储装置，其中，
所述第一晶体管以及所述第二晶体管是NMOS晶体管。
5.根据权利要求1所述的非易失性半导体存储装置，其中，
所述基准单元的至少2个的电阻的一端与所述第三端子或所述第四端子并联连接，
在对应于所述第一动作模式或所述第二动作模式，所述至少2个的电阻的一端与所述第三端子连接时，所述至少2个的电阻的另一端与所述第四端子电连接，或者在对应于所述第一动作模式或所述第二动作模式，所述至少2个的电阻的一端与所述第四端子连接时，所述至少2个的电阻的另一端与所述第三端子电连接。
6.根据权利要求1所述的非易失性半导体存储装置，其中，
所述存储器单元是电阻变化型的非易失性存储器单元，
在通常的读出动作以及改写动作时，进行确认低电阻化动作后的电阻值的读出动作即低电阻化验证动作以及确认高电阻化动作后的高电阻状态的读出动作即高电阻化验证动作，在所述第一动作模式下进行通常的读出动作，在所述第二动作模式下进行所述高电阻化验证动作、所述低电阻化验证动作中的至少一者的动作。
7.一种非易失性半导体存储装置，具备：
存储器单元；
基准单元；和
读出电路，根据因对所述存储器单元和所述基准单元施加电压而在所述存储器单元和所述基准单元中流动的电流差所产生的电压差来判定数据状态，
在所述存储器单元连接第一晶体管，
在所述基准单元连接第二晶体管，
在第一动作模式下所述第一晶体管以及所述第二晶体管作为预充电晶体管动作，在第二动作模式下所述第一晶体管以及所述第二晶体管作为反射镜晶体管动作，
切换所述第一动作模式、所述第二动作模式，
所述存储器单元是电阻变化型的非易失性存储器单元，
在通常的读出动作以及改写动作时，进行确认低电阻化动作后的电阻值的读出动作即低电阻化验证动作以及确认高电阻化动作后的高电阻状态的读出动作即高电阻化验证动作，在所述第一动作模式下进行通常的读出动作，在所述第二动作模式下进行所述高电阻化验证动作、所述低电阻化验证动作中的至少一者的动作。
8.一种非易失性半导体存储装置，具备：
至少具备第一端子和第二端子的存储器单元；
至少具备第三端子和第四端子的基准单元；和
与数据节点以及基准节点连接的读出电路，
所述非易失性半导体存储装置还具备第一电路，该第一电路连接所述数据节点和所述第一端子，连接所述基准节点和所述第三端子，通过输入的信号来控制所述第一端子与所述第二端子之间的电压以及所述第三端子与所述第四端子之间的电压，
第一晶体管连接于所述数据节点，第二晶体管连接于所述基准节点，
所述第一电路所控制的电压在通常的读出动作和所述存储器单元的改写动作时的完成判定动作即验证动作中不同，
所述存储器单元是电阻变化型的非易失性存储器单元，
所述验证动作包含确认低电阻化动作后的电阻值的读出动作即低电阻化验证动作以及确认高电阻化动作后的高电阻状态的读出动作即高电阻化验证动作，所述第一电路所控制的电压在所述低电阻化验证动作、高电阻化验证动作中不同。
9.根据权利要求8所述的非易失性半导体存储装置，其中，
所述第二端子和所述第四端子与第二电源连接，
所述第一电路包含：源极与所述第一端子连接且漏极与所述数据节点连接的NMOS晶体管；和源极与所述第三端子连接、漏极与所述基准节点连接的NMOS晶体管。
10.一种非易失性半导体存储装置，具备：
至少具备第一端子和第二端子的存储器单元；
至少具备第三端子和第四端子的基准单元；和
与数据节点以及基准节点连接的读出电路，
所述非易失性半导体存储装置还具备第一电路，该第一电路通过输入的信号来控制所述第一端子与所述第二端子之间的电压以及所述第三端子与所述第四端子之间的电压，
第一端子连接于所述数据节点，第三端子连接于所述基准节点，
所述第一电路所控制的电压在通常的读出动作和所述存储器单元的改写动作时的完成判定动作即验证动作中不同，
所述存储器单元是电阻变化型的非易失性存储器单元，
所述验证动作包含确认低电阻化动作后的电阻值的读出动作即低电阻化验证动作以及确认高电阻化动作后的高电阻状态的读出动作即高电阻化验证动作，所述第一电路所控制的电压在所述低电阻化验证动作、高电阻化验证动作中不同，
所述第一电路包含：漏极与所述第二端子连接、源极与第三电源连接的PMOS晶体管；和漏极与所述第四端子连接、源极与所述第三电源连接的PMOS晶体管。
CN201580009550.2A 2014-02-20 2015-02-18 非易失性半导体存储装置 Active CN106062881B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-030309 2014-02-20
JP2014030309 2014-02-20
PCT/JP2015/000754 WO2015125473A1 (ja) 2014-02-20 2015-02-18 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
CN106062881A CN106062881A (zh) 2016-10-26
CN106062881B true CN106062881B (zh) 2019-02-26

Family

ID=53877992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580009550.2A Active CN106062881B (zh) 2014-02-20 2015-02-18 非易失性半导体存储装置

Country Status (4)

Country Link
US (1) US10210930B2 (zh)
JP (1) JP6398090B2 (zh)
CN (1) CN106062881B (zh)
WO (1) WO2015125473A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9979385B2 (en) 2015-10-05 2018-05-22 Arm Ltd. Circuit and method for monitoring correlated electron switches
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
JP2018113084A (ja) * 2017-01-06 2018-07-19 東芝メモリ株式会社 半導体記憶装置
JP6505902B1 (ja) * 2018-03-20 2019-04-24 株式会社東芝 磁気メモリ及びメモリシステム
US11516042B2 (en) * 2018-07-19 2022-11-29 Panasonic Intellectual Property Management Co., Ltd. In-vehicle detection system and control method thereof
JP2021047949A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 記憶装置
KR20210127559A (ko) * 2020-04-14 2021-10-22 에스케이하이닉스 주식회사 가변 저항층을 포함하는 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847995A (en) * 1996-05-10 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device having a plurality of blocks provided on a plurality of electrically isolated wells
US5859798A (en) * 1996-09-24 1999-01-12 Sgs-Thomson Microelectronics S.A. Read circuit for non-volatile memory working with a low supply voltage
US5917753A (en) * 1996-04-30 1999-06-29 Stmicroelectronics, S.R.L. Sensing circuitry for reading and verifying the contents of electrically programmable/erasable non-volatile memory cells
CN102054530A (zh) * 2009-11-10 2011-05-11 索尼公司 存储器件和读取存储器件的方法
CN102568565A (zh) * 2010-12-13 2012-07-11 索尼公司 存储装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3869430B2 (ja) * 2004-05-11 2007-01-17 株式会社東芝 磁気ランダムアクセスメモリ
JP5077646B2 (ja) * 2007-04-26 2012-11-21 日本電気株式会社 半導体記憶装置、及び、半導体記憶装置の動作方法
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
JP5359804B2 (ja) 2009-11-16 2013-12-04 ソニー株式会社 不揮発性半導体メモリデバイス
JP5521612B2 (ja) 2010-02-15 2014-06-18 ソニー株式会社 不揮発性半導体メモリデバイス
KR102049306B1 (ko) * 2011-12-12 2019-11-27 삼성전자주식회사 메모리 셀의 리드 또는 라이트 동작 방법 과 장치 및 이를 포함하는 메모리 시스템
US9070466B2 (en) * 2012-09-06 2015-06-30 Infineon Technologies Ag Mismatch error reduction method and system for STT MRAM
US9311999B2 (en) * 2013-09-06 2016-04-12 Micron Technology, Inc. Memory sense amplifiers and memory verification methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917753A (en) * 1996-04-30 1999-06-29 Stmicroelectronics, S.R.L. Sensing circuitry for reading and verifying the contents of electrically programmable/erasable non-volatile memory cells
US5847995A (en) * 1996-05-10 1998-12-08 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory device having a plurality of blocks provided on a plurality of electrically isolated wells
US5859798A (en) * 1996-09-24 1999-01-12 Sgs-Thomson Microelectronics S.A. Read circuit for non-volatile memory working with a low supply voltage
CN102054530A (zh) * 2009-11-10 2011-05-11 索尼公司 存储器件和读取存储器件的方法
CN102568565A (zh) * 2010-12-13 2012-07-11 索尼公司 存储装置

Also Published As

Publication number Publication date
US20160372191A1 (en) 2016-12-22
JPWO2015125473A1 (ja) 2017-03-30
WO2015125473A1 (ja) 2015-08-27
CN106062881A (zh) 2016-10-26
JP6398090B2 (ja) 2018-10-03
US10210930B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
CN106062881B (zh) 非易失性半导体存储装置
CN102779553B (zh) 非易失性存储器件及其感测方法
JP5502692B2 (ja) 自己参照型ｍｒａｍセルを検知するための調節可能なタイミング信号を発生するための回路
CN101010750B (zh) 具有预充电电路的mram读出放大器及用于读出的方法
JP5284225B2 (ja) 不揮発性半導体記憶装置とその読み出し方法
TWI258770B (en) Memory array with fast bit line precharge
TWI273598B (en) Semiconductor memory device and array internal power voltage generating method thereof
CN105518798B (zh) 半导体存储装置及存储器***
US20110058405A1 (en) Memory Cell With Proportional Current Self-Reference Sensing
CN104718576A (zh) 用于读取电阻性随机访问存储器(rram)单元的***和方法
CN100538901C (zh) 半导体读出电路
CN108630270B (zh) 非易失性半导体存储装置
CN103811052B (zh) 阻变存储器件及其驱动方法
CN105895139A (zh) 灵敏放大器
CN104835519A (zh) 存储器电路及相关方法
JP2007141399A5 (zh)
JP2007525781A (ja) メモリ回路、およびｃｂｒａｍ抵抗メモリセルのメモリデータを評価するための評価方法
CN104778976B (zh) 非易失性存储器
CN108172250A (zh) 高速和低功率读出放大器
CN105518792B (zh) 半导体存储装置和存储数据的读取方法
CN109697999A (zh) 半导体存储器件
CN113889166A (zh) 非易失性存储器和操作非易失性存储器的方法
JP5077646B2 (ja) 半導体記憶装置、及び、半導体記憶装置の動作方法
KR20170047459A (ko) 데이터 레이트를 선택할 수 있는 내부 스트로브 신호 생성 회로 및 이를 이용하는 반도체 장치
KR100998943B1 (ko) 반도체 메모리장치 및 이의 센싱마진 측정방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200605

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Prefecture, Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

TR01 Transfer of patent right