CN106057692B - 一种三维集成电路堆栈集成方法及三维集成电路 - Google Patents

一种三维集成电路堆栈集成方法及三维集成电路 Download PDF

Info

Publication number
CN106057692B
CN106057692B CN201610364979.XA CN201610364979A CN106057692B CN 106057692 B CN106057692 B CN 106057692B CN 201610364979 A CN201610364979 A CN 201610364979A CN 106057692 B CN106057692 B CN 106057692B
Authority
CN
China
Prior art keywords
nanosizing
nickel
chip
integrated circuits
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610364979.XA
Other languages
English (en)
Other versions
CN106057692A (zh
Inventor
田野
任宁
吴海宏
尚拴军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henan University of Technology
Original Assignee
Henan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henan University of Technology filed Critical Henan University of Technology
Priority to CN201610364979.XA priority Critical patent/CN106057692B/zh
Publication of CN106057692A publication Critical patent/CN106057692A/zh
Application granted granted Critical
Publication of CN106057692B publication Critical patent/CN106057692B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种三维集成电路堆栈集成方法及三维集成电路，属于集成电路制造技术领域。本发明的三维集成电路堆栈集成方法包括：在硅晶圆基体两面上制备形成纳米化镍焊盘层，在镍焊盘层表面进行自纳米化处理形成纳米化镍结构层，在硅晶圆一面的纳米化镍结构层上制备形成锡钎料层，将硅晶圆的两面分别光刻形成纳米化镍/锡微凸点及纳米化镍焊盘，切割得到芯片单元；通过固液互扩散键合在芯片单元与芯片基板或者芯片单元与芯片单元之间形成Ni3Sn4互连点，实现三维芯片垂直堆栈集成，即得。本发明的三维集成电路堆栈集成方法极大的提高了芯片的堆叠效率和互连可靠性。

Description

一种三维集成电路堆栈集成方法及三维集成电路
技术领域
本发明涉及一种三维集成电路堆栈集成方法及三维集成电路，属于集成电路制造技术领域。
背景技术
互连键合是三维集成电路(Integrated Circuit，IC)堆栈集成的关键技术，目前固液扩散键合是三维IC堆栈集成可行性最高的一项互连键合技术。微电子产品的微型化及多功能化要求三维集成电路堆栈互连点尺寸大幅度减小，且堆栈芯片厚度也大幅度减小。在此情况下，固液扩散键合技术遇到了技术瓶颈，主要体现在：第一，形成的互连点需具有高熔点，而且键合加热时间不能过长。原因是堆栈芯片重量及键合压力有可能压溃下层熔融状态的互连钎料，并且由于堆栈芯片很薄，键合加热时间过长会造成键合后芯片变形，降低互连点的可靠性。第二，形成的互连点需由单一物相构成，且不发生化合物相变。原因是在热起伏环境中微尺寸互连点将承受着更大的应力，裂纹易在互连点内不同相界面处快速形成，此外，化合物相变会由于过大的残余应力形成相变裂纹，并且相变过程通常伴随着柯肯达尔孔洞的形成，这都将严重危害微小尺寸互连点的可靠性。
Cu-Sn及Ag-In等体系传统的固液互扩散键合方法能够形成单相金属间化合物互连焊点，但是需要数十分钟的键合加热时间，有的还需要增加数个小时的辅助热时效时间，对芯片的热输入非常大，并且部分体系形成的单相金属间化合物互连点或是物相不稳定，或是通过化合物相变形成，仍然不能解决上述问题。
申请公布号为CN102244022A的中国发明专利(申请公布日为2011年11月16日)公开了一种倒装芯片单金属间化合物微互连结构制备方法，并具体公开了分别在芯片和基板的金属表面上制备Cu金属焊盘和纯Sn表层，并在芯片金属表层的水平面和基板金属表层的水平面上分别涂覆钎剂，将芯片倒扣放置，使芯片金属焊盘和基板金属焊盘一一对应设置，施加1-100kg的压力，使其成为一个组合体，在250～350℃下加热0.5～10h，形成倒装芯片单金属间化合物微互连结构。但是，该方法中固液互扩散键合的键合加热时间长，且互连点在形成过程中发生了金属间化合物相变。
发明内容
本发明的目的在于提供一种加热时间短、互连点可靠性高的三维集成电路堆栈集成方法。本发明的目的还在于提供一种上述方法制得的三维集成电路。
为了实现以上目的，本发明的三维集成电路堆栈集成方法的技术方案如下：
一种三维集成电路堆栈集成方法，包括如下步骤：
在硅晶圆基体两面上制备形成镍焊盘层，在镍焊盘层表面进行自纳米化处理形成纳米化镍结构层，在硅晶圆一面的纳米化镍结构层上制备形成锡钎料层，切割得到芯片单元；通过固液互扩散键合在芯片单元与芯片基板或者芯片单元与芯片单元之间形成Ni3Sn4互连点，实现三维芯片垂直堆栈集成，即得。
本发明的三维集成电路堆栈集成方法先在硅晶圆基体上制备纳米化镍焊盘结构，然后在纳米化镍结构层上通过固液扩散键合，快速形成Ni3Sn4互连点，实现芯片与芯片基板或者芯片与芯片之间的互连；Sn钎料的熔点为232℃，能够在较低的温度260℃以下实现Ni与Sn的固液扩散键合，只形成一种金属间化合物Ni3Sn4，该相熔点为794.5℃，在高温下非常稳定，大大提高了芯片堆栈的互连可靠性。
本发明的三维集成电路堆栈集成方法具体包括如下步骤：
1)在硅晶圆基体两面上制备形成镍焊盘层；
2)在步骤1)得到的镍焊盘层表面进行自纳米化处理形成纳米化镍结构层，在硅晶圆一面的纳米化镍结构层上制备形成锡钎料层；
3)将硅晶圆的两面分别光刻形成纳米化镍/锡微凸点及纳米化镍焊盘，切割得到芯片单元；
4)通过倒装芯片封装方式，将芯片单元倒扣并与表面具有纳米化镍焊盘的芯片基板或者芯片单元夹持对准，通过固液互扩散键合在芯片单元的纳米化镍/锡微凸点与芯片基板的纳米化镍焊盘或者在芯片单元的纳米化镍/锡微凸点与芯片单元的纳米化镍焊盘之间形成Ni3Sn4互连点，实现三维芯片垂直堆栈集成，即得。
本发明采用纳米化镍/锡微凸点/纳米化镍焊盘反应结构，通过纳米化镍焊盘层作为反应层，利用纳米结构的尺度效应，能够加快金属间化合物Ni3Sn4互连点的形成速度，快速形成单相Ni3Sn4高温互连点。形成的Ni3Sn4互连点具有单相、高温稳定、形成速度快及在形成过程中不发生化合物相变特征。本发明的方法极大的提高了芯片的堆栈效率及互连可靠性，特别是对于高密度三维堆栈集成效果更加显著。上述步骤能够保证本发明的三维集成电路堆栈集成方法制得的三维集成电路中芯片结合的强度。
本发明的三维集成电路堆栈集成方法非常适用于三维IC堆栈集成中芯片厚度为30～50μm的2层或多层芯片的固液扩散键合。
所述光刻包括掩模、曝光、显影及刻蚀处理步骤。
所述固液互扩散键合的条件为：键合温度为240～260℃，键合压力为15～30N，键合时间为10～30s。
所述硅晶圆的厚度为30～50μm。
对于将多层芯片单元互连键合并互连键合在芯片基板单元上形成的三维集成电路，所述键合按照如下顺序进行：通过倒装芯片封装方式，将第一层芯片单元倒扣并置于芯片基板单元上，将第一芯片单元与芯片基板单元夹持对准，使第一层芯片单元与芯片基板单元互连键合；然后将第二层芯片单元倒扣并置于第一层芯片单元上表面，夹持对准，使第二层芯片单元与第一层芯片单元互连键合，然后按照与第二层芯片单元键合相同的方法完成余下的芯片单元的互连键合。
在硅晶圆上制备镍焊盘层时，先在硅晶圆表面制备形成Ti粘附层，然后在Ti粘附层上制备Ni焊盘层。
所述Ti粘附层通过等离子体增强化学气相沉积法或者磁控溅射法在芯片基体表面沉积Ti得到。所述Ni焊盘层通过电化学沉积法在Ti粘附层表面沉积Ni得到。所述纳米化镍结构层采用超音速微粒轰击或者等离子轰击法对焊盘层表面进行自纳米化处理得到。所述Sn层通过电化学沉积法在Ni焊盘层上沉积Sn得到。
所述纳米化镍焊盘层包括Ti层与Ni层，纳米化镍焊盘层的厚度为4～8μm。
所述纳米化镍结构层的厚度为2～4μm。所述纳米化镍结构层由连续分布的镍纳米晶组成，此纳米晶指材料表面经纳米化处理后得到的晶粒，所述纳米晶的平均晶粒尺寸为15nm。
所述Sn层仅设置在芯片单元的上表面或下表面。所述钎料层的厚度为3～6μm。
所述纳米化镍/锡微凸点及纳米化镍焊盘的直径为3～5μm。
所述芯片单元的规格为5cm×5cm。
本发明的三维集成电路的技术方案如下：
一种三维集成电路，采用上述的方法集成得到。
本发明的三维集成电路，芯片间连接可靠，高温稳定性好。
附图说明
图1为本发明的实施例1的三维集成电路堆栈集成方法的流程图；
图2为本发明的实施例1的芯片单元的结构示意图；
图3为图2中的芯片单元上表面纳米化镍/锡微凸点的局部放大图；
图4为图1中的第一层芯片单元与芯片基板之间的互连点的局部放大图。
具体实施方式
下面结合具体实施例对本发明的技术方案进行进一步的说明。
实施例1
如图1-4所示，本实施例的三维集成电路堆栈集成方法包括如下步骤：
1)焊盘层的制备：采用等离子体增强化学气相沉积法在30μm厚的硅晶圆1的两个表面上都沉积一层Ti粘附层，然后再采用电化学沉积法在硅晶圆两个表面上的Ti粘附层上均沉积一层Ni层，所述Ti层和Ni层构成了焊盘层2，焊盘层厚度为4μm；
2)焊盘纳米化结构层的制备：采用超音速微粒轰击法对上述硅晶圆两个表面上的焊盘层表面进行自纳米化处理，在焊盘层表面制备出纳米化镍结构层3，该纳米化镍结构层由连续分布的纳米晶构成，纳米晶的平均尺寸约为15μm，纳米化镍结构层的厚度为2μm；
3)钎料层的制备：采用电化学沉积法在硅晶圆的一面的纳米化镍结构层上沉积一层纯Sn层作为钎料层4，钎料层的厚度为4μm；
4)纳米化镍焊盘及纳米化镍/锡微凸点结构的制备：按照设计的结构形状，采用掩模、曝光、显影及刻蚀处理步骤对硅晶圆两个表面进行加工，分别在两个表面上制备出纳米化镍焊盘及纳米化镍/锡微凸点结构，其中上表面形成纳米化镍/锡微凸点，下表面形成纳米化镍焊盘，纳米化镍/锡微凸点与纳米化镍焊盘的直径均约为4μm，得到带有纳米化镍焊盘及纳米化镍/锡微凸点结构的硅晶圆5，然后对制备好纳米化镍焊盘及纳米化镍/锡微凸点结构的硅晶圆进行切割及裂片，得到大小为5cm×5cm的芯片单元6；
5)将多个芯片单元进行键合堆栈，具体为，按照步骤1)-4)中在硅晶圆下表面制备纳米化镍焊盘的方法步骤在有机基板的上表面制备出纳米化镍焊盘，切割有机基板，得到芯片基板单元10，然后将第一层芯片单元倒扣并与芯片基板单元夹持对准，置于芯片基板单元上，第一层芯片单元的纳米化镍/锡微凸点与芯片基板单元上表面的纳米化镍焊盘位置对应，通过键合机9***的压力端8向第一芯片单元上施加30N的键合压力，保持键合温度为260℃，键合时间为10s，在热和力载荷的共同作用下，使第一层芯片单元的纳米化镍/锡微凸点与芯片基板上表面的纳米化镍焊盘接触并进行固液扩散键合，形成金属间化合物互连点12，释放载荷，第一层芯片单元被固定在芯片基板单元上并形成集成单元11；按照第一层芯片单元键合的方法，将第二层芯片单元倒装键合在第一层芯片单元的上表面，依次类推，完成所有芯片单元的垂直堆栈集成，得到三维集成电路13。
本实施例的三维集成电路采用上述方法集成得到。
实施例2
本实施例的三维集成电路堆栈集成方法包括如下步骤：
1)焊盘的制备：采用磁控溅射法在50μm厚的硅晶圆的两个表面上都沉积一层Ti粘附层，然后再采用电化学沉积法在硅晶圆两个表面上的Ti粘附层上均沉积一层Ni层，所述Ni层构成了焊盘层，焊盘层厚度为8μm；
2)焊盘纳米化结构层的制备：采用等离子轰击法对上述硅晶圆两个表面上的焊盘层表面进行自纳米化处理，在焊盘层表面制备出纳米化镍结构层，该纳米化镍结构层由连续分布的纳米晶构成，纳米晶的平均晶粒尺寸约为15μm，纳米化镍结构层的厚度为4μm；
3)钎料层的制备：采用电化学沉积法在硅晶圆的上表面的纳米化镍结构层上沉积一层纯Sn层作为钎料层，钎料层的厚度为6μm；
4)纳米化镍焊盘及纳米化镍/锡微凸点结构的制备：按照设计的结构形状，采用掩模、曝光、显影及刻蚀对硅晶圆两个表面进行加工，分别在两个表面上制备出纳米化镍焊盘及纳米化镍/锡微凸点结构，其中上表面形成纳米化镍/锡微凸点，下表面形成纳米化镍焊盘，纳米化镍/锡微凸点与纳米化镍焊盘的直径均约为5μm，得到带有纳米化镍焊盘及纳米化镍/锡微凸点的硅晶圆，然后对制备好纳米化镍焊盘及纳米化镍/锡微凸点的硅晶圆进行切割及裂片，得到大小为5cm×5cm的芯片单元；
5)将多个芯片单元进行键合堆栈，具体为，按照步骤1)-4)中在硅晶圆下表面制备纳米化镍焊盘的方法步骤在有机基板的上表面制备出纳米化镍焊盘，切割有机基板，得到芯片基板单元，然后将第一层芯片单元倒扣并与芯片基板单元夹持对准，置于芯片基板单元上，第一层芯片单元的纳米化镍/锡微凸点与芯片基板单元上表面上的纳米化镍焊盘位置对应，通过键合机***的压力端向第一芯片单元上施加15N的键合压力，保持键合温度为240℃，键合时间为30s，在热和力载荷的共同作用下，使第一层芯片单元的纳米化镍/锡微凸点与芯片基板上表面的纳米化镍焊盘接触，进行固液扩散键合，形成金属间化合物互连点，释放载荷，第一层芯片单元被键合在芯片基板单元上，形成集成单元；按照第一层芯片单元键合的方法，将第二层芯片单元倒装键合在第一层芯片单元的上表面，依次类推，完成所有芯片单元的垂直堆栈集成，得到三维集成电路。
本实施例的三维集成电路采用上述方法集成得到。
实施例3
本实施例的三维集成电路堆栈集成方法包括如下步骤：
1)焊盘的制备：采用磁控溅射法在40μm厚的硅晶圆的两个表面上都沉积一层Ti粘附层，然后再采用电化学沉积法在硅晶圆两个表面上的Ti粘附层上均沉积一层Ni层，所述Ti层和Ni层构成了焊盘层，焊盘层厚度为6μm；
2)焊盘纳米化结构层的制备：采用等离子轰击法对上述硅晶圆两个表面上的Ni焊盘层表面进行自纳米化处理，在焊盘层表面制备出纳米化镍结构层，该纳米化镍结构层由连续分布的纳米晶构成，纳米晶的平均晶粒尺寸约为15μm，纳米化镍结构层的厚度为3μm；
3)钎料层的制备：采用电化学沉积法在硅晶圆的上表面的镍纳米化结构层上沉积一层纯Sn层作为钎料层，钎料层的厚度为5μm；
4)纳米化镍焊盘及纳米化镍/锡微凸点结构的制备：按照设计的结构形状，采用掩模、曝光、显影及刻蚀对硅晶圆两个表面进行加工，分别在两个表面上制备出纳米化镍焊盘及纳米化镍/锡微凸点结构，其中上表面形成纳米化镍/锡微凸点，下表面形成纳米化镍焊盘，纳米化镍/锡微凸点与纳米化镍焊盘的直径均约为5μm，得到带有纳米化镍焊盘及纳米化镍/锡微凸点结构的硅晶圆，然后对制备好纳米化镍焊盘及纳米化镍/锡微凸点结构的硅晶圆进行切割及裂片，得到大小为5cm×5cm的芯片单元；
5)将多个芯片单元进行键合堆栈，具体为，按照步骤1)-4)中在硅晶圆下表面制备纳米化镍焊盘的方法步骤在有机基板的上表面制备出纳米化镍焊盘，切割有机基板，得到芯片基板单元，然后将第一层芯片单元倒扣与芯片基板单元夹持对准，置于芯片基板单元上，第一层芯片单元的纳米化镍/锡微凸点与芯片基板单元上表面上的纳米化镍焊盘位置对应，通过键合机***的压力端向第一芯片单元上施加25N的键合压力，保持键合温度为250℃，键合时间为20s，在热和力载荷的共同作用下，使第一层芯片单元的纳米化镍/锡微凸点与芯片基板单元上表面的纳米化镍焊盘接触，进行固液扩散键合，形成金属间化合物互连点，释放载荷，第一层芯片单元被键合在芯片基板单元上；按照第一层芯片单元键合的方法，将第二层芯片单元倒装键合在第一层芯片单元的上表面，依次类推，完成所有芯片单元的垂直堆栈集成，得到三维集成电路。
本实施例的三维集成电路采用上述方法集成得到。
本发明的三维集成电路堆栈集成方法极大的提高了芯片的堆叠效率和互连可靠性，非常适合于大规模生产高密度集成电路芯片，采用本发明的方法制得的三维集成电路，芯片间互连可靠性高，高温稳定性好。

Claims (6)

1.一种三维集成电路堆栈集成方法，其特征在于，具体包括如下步骤：
1）在硅晶圆基体两面上制备形成镍焊盘层；
2）在步骤1）得到的镍焊盘层表面进行自纳米化处理形成纳米化镍结构层，在硅晶圆一面的纳米化镍结构层上制备形成锡钎料层；
3）将硅晶圆的两面分别光刻形成纳米化镍/锡微凸点及纳米化镍焊盘，切割得到芯片单元；
4）将芯片单元倒扣并与表面具有纳米化镍焊盘的芯片基板或者芯片单元夹持对准，通过固液互扩散键合在芯片单元的纳米化镍/锡微凸点与芯片基板的纳米化镍焊盘或者芯片单元的纳米化镍/锡微凸点与芯片单元的纳米化镍焊盘之间形成Ni3Sn4互连点，实现三维芯片垂直堆栈集成，即得。
2.如权利要求1所述的三维集成电路堆栈集成方法，其特征在于，所述固液互扩散键合的条件为：键合温度为240~260℃，键合压力为15~30N，键合时间为10~30s。
3.如权利要求1所述的三维集成电路堆栈集成方法，其特征在于，所述纳米化镍结构层的厚度为2~4μm。
4.如权利要求1所述的三维集成电路堆栈集成方法，其特征在于，所述锡钎料层的厚度为3~6μm。
5.如权利要求1所述的三维集成电路堆栈集成方法，其特征在于，所述纳米化镍结构层采用超音速微粒轰击法或者等离子轰击法对焊盘层表面进行自纳米化处理得到。
6.一种三维集成电路，其特征在于，采用如权利要求1-5中任意一项所述的方法集成得到。
CN201610364979.XA 2016-05-26 2016-05-26 一种三维集成电路堆栈集成方法及三维集成电路 Active CN106057692B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610364979.XA CN106057692B (zh) 2016-05-26 2016-05-26 一种三维集成电路堆栈集成方法及三维集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610364979.XA CN106057692B (zh) 2016-05-26 2016-05-26 一种三维集成电路堆栈集成方法及三维集成电路

Publications (2)

Publication Number Publication Date
CN106057692A CN106057692A (zh) 2016-10-26
CN106057692B true CN106057692B (zh) 2018-08-21

Family

ID=57174923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610364979.XA Active CN106057692B (zh) 2016-05-26 2016-05-26 一种三维集成电路堆栈集成方法及三维集成电路

Country Status (1)

Country Link
CN (1) CN106057692B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864263A (zh) * 2003-10-01 2006-11-15 阿帕托佩克股份有限公司 一种光感应的半导体器件的电子封装及其制作和组装
CN101828274A (zh) * 2007-08-23 2010-09-08 科里公司 用于半导体晶片与装置的具有阻挡层的镍锡接合体系
CN102456630A (zh) * 2010-10-27 2012-05-16 中国科学院微电子研究所 制备微电子器件凸点多组分钎料层的方法
CN104112684A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于镍微针锥的固态超声键合方法
CN105981160A (zh) * 2014-04-23 2016-09-28 索尼公司 半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080003778A1 (en) * 2006-06-13 2008-01-03 Rensselaer Polytechnic Institute Low-temperature welding with nano structures
JP6187226B2 (ja) * 2013-12-16 2017-08-30 富士通株式会社 電子装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864263A (zh) * 2003-10-01 2006-11-15 阿帕托佩克股份有限公司 一种光感应的半导体器件的电子封装及其制作和组装
CN101828274A (zh) * 2007-08-23 2010-09-08 科里公司 用于半导体晶片与装置的具有阻挡层的镍锡接合体系
CN102456630A (zh) * 2010-10-27 2012-05-16 中国科学院微电子研究所 制备微电子器件凸点多组分钎料层的方法
CN105981160A (zh) * 2014-04-23 2016-09-28 索尼公司 半导体装置及其制造方法
CN104112684A (zh) * 2014-07-03 2014-10-22 上海交通大学 一种基于镍微针锥的固态超声键合方法

Also Published As

Publication number Publication date
CN106057692A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
US8927335B2 (en) Method for bonding of chips on wafers
KR102531070B1 (ko) 소결 재료 및 이를 이용한 부착 방법
TW504798B (en) Process for making fine pitch connections between devices and structure made by the process
CN104716059B (zh) 一种三维封装芯片堆叠用金属间化合物键合方法及键合结构
TWM589897U (zh) 晶片封裝結構
CN104781928A (zh) 陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法
JP2012209424A (ja) 半導体装置の製造方法
US20110020982A1 (en) Method for bonding of chips on wafers
CN101261932A (zh) 一种低温圆片键合方法
CN105679687A (zh) 一种基于自蔓延反应的微互连方法
CN103224218A (zh) 一种mems器件的封装方法
US11239167B2 (en) Cu—Cu bonding for interconnects on bridge chip attached to chips and packaging substrate
CN106057692B (zh) 一种三维集成电路堆栈集成方法及三维集成电路
JP3719921B2 (ja) 半導体装置及びその製造方法
US20090309217A1 (en) Flip-chip interconnection with a small passivation layer opening
JP5391599B2 (ja) 基板接合方法及び電子部品
CN104465428A (zh) 一种铜-铜金属热压键合的方法
CN114389558B (zh) 一种晶圆级fbar产品的封装结构及方法
Fritzsch et al. Flip chip assembly of thinned chips for hybrid pixel detector applications
US20090166852A1 (en) Semiconductor packages with thermal interface materials
TWI798420B (zh) 半導體裝置製造方法
Kim et al. Advanced wafer bonding solutions for TSV integration with thin wafers
CN114628240A (zh) 芯片晶圆的堆叠方法
CN104362224A (zh) 一种led薄膜芯片基板的制备方法及其结构
Liu et al. Temporary wafer bonding materials with mechanical and laser debonding technologies for semiconductor device processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant