CN106057679A - 氧化物半导体薄膜晶体管的制作方法 - Google Patents

氧化物半导体薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN106057679A
CN106057679A CN201610439362.XA CN201610439362A CN106057679A CN 106057679 A CN106057679 A CN 106057679A CN 201610439362 A CN201610439362 A CN 201610439362A CN 106057679 A CN106057679 A CN 106057679A
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
film transistor
semiconductor thin
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610439362.XA
Other languages
English (en)
Inventor
林钦遵
谢应涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610439362.XA priority Critical patent/CN106057679A/zh
Publication of CN106057679A publication Critical patent/CN106057679A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种氧化物半导体薄膜晶体管的制作方法,该方法通过对有源层进行等离子体掺杂处理,将远离栅极绝缘层一侧的部分有源层变为掺杂层,并通过掺杂层与所述源极和漏极接触,进而降低氧化物半导体薄膜晶体管的接触电阻,充分发挥氧化物半导体薄膜晶体管高电子迁移率的特点,同时,在源极与漏极形成以后,对源极与漏极之间暴露的掺杂层进行等离子体还原处理,将该部分的掺杂层还原为氧化物半导体,恢复其半导体特性,从而保持氧化物半导体薄膜晶体管的开关特性。

Description

氧化物半导体薄膜晶体管的制作方法
技术领域
本发明涉及显示技术领域,尤其涉及一种氧化物半导体薄膜晶体管的制作方法。
背景技术
液晶显示装置(LCD,Liquid Crystal Display)具有机身薄、省电、无辐射等众多优点,得到了广泛的应用。现有市场上的液晶显示装置大部分为背光型液晶显示装置,其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子,通过玻璃基板通电与否来控制液晶分子改变方向,将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF,Color Filter)基板、薄膜晶体管基(TFT,ThinFilm Transistor)板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC,Liquid Crystal)及密封胶框(Sealant)组成,其成型工艺一般包括:前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中,前段Array制程主要是形成TFT基板,以便于控制液晶分子的运动;中段Cell制程主要是在TFT基板与CF基板之间添加液晶;后段模组组装制程主要是驱动IC压合与印刷电路板的整合,进而驱动液晶分子转动,显示图像。
所述薄膜晶体管基板一般包括玻璃基板及形成于玻璃基板上的薄膜晶体管阵列,现有技术中常用的薄膜晶体管包括非晶硅(a-Si)薄膜晶体管、低温多晶硅(LowTemperature Poly-silicon,LTPS)薄膜晶体管以及氧化物半导体(Oxide semiconductor)薄膜晶体管,氧化物半导体薄膜晶体管由于具有较高的电子迁移率,而且相比低温多晶硅薄膜晶体管,氧化物半导体薄膜晶体管制程简单,与非晶硅薄膜晶体管制程相容性较高,而得到了广泛应用。
然而氧化物半导体薄膜晶体管要求比非晶硅薄膜晶体管更低的接触电阻,在没有低电阻接触条件下,氧化物半导体的高迁移率会被高接触电阻所掩蔽,另外,当氧化物薄膜晶体管采用背沟道刻蚀(back channel etch,BCE)结构时,其沟道位置的有源层没有得到保护,容易在制程过程中失去半导体特性,进而导致氧化物半导体薄膜晶体管的开关特性失效。
发明内容
本发明的目的在于提供一种氧化物半导体薄膜晶体管的制作方法,适用于BCE结构的氧化物半导体薄膜晶体管,能够降低氧化物半导体薄膜晶体管的接触电阻,保持有源层沟道位置的半导体特性及氧化物半导体薄膜晶体管的开关特性。
为实现上述目的,本发明提供了一种氧化物半导体薄膜晶体管的制作方法,包括如下步骤:
步骤1、提供一基板,在所述基板上形成第一金属层;
步骤2、图案化所述第一金属层,形成栅极;
步骤3、在所述栅极及基板上形成栅极绝缘层;
步骤4、在所述栅极绝缘层上形成氧化物半导体层;
步骤5、图案化所述氧化物半导体层,形成位于所述栅极上的栅极绝缘层上的有源层;
步骤6、对所述有源层进行等离子体掺杂处理,将远离栅极绝缘层一侧的部分有源层变为掺杂层;
步骤7、在所述掺杂层及栅极绝缘层上形成第二金属层;
步骤8、图案化所述第二金属层,形成分别与所述掺杂层的两端接触的源极、及漏极;
步骤9、对位于源极与漏极之间的掺杂层进行等离子体还原处理,将其还原为氧化物半导体,使其恢复半导体特性。
所述氧化物半导体层的材料为IGZO。
所述氧化物半导体层的厚度为30nm~200nm。
所述步骤6中等离子体掺杂处理为:氩气等离子体处理、氨气等离子体处理、或四氟化碳等离子体处理。
所述步骤9中等离子体还原处理采用的还原气体为一氧化为氮、及氧气中的一种或多种的组合。
所述第一金属层及第二金属层均为单层金属结构、或多层金属的层叠结构。
第一金属层及第二金属层的材料均为钼、铝、及钛中的一种或多种的组合。
所述步骤8具体包括:
步骤81、在所述第二金属层上形成光阻层,所述光阻层覆盖位于所述掺杂层的两端的第二金属层,暴露出位于所述掺杂层的中间区域的第二金属层;
步骤82、通过湿法蚀刻去除未被光阻层覆盖的第二金属层,形成分别与所述掺杂层的两端接触的源极与漏极。
所述步骤3中采用化学气相沉积工艺形成栅极绝缘层。
所述步骤1与步骤7中采用溅射工艺形成第一金属层及第二金属层。
本发明的有益效果:本发明提供的一种氧化物半导体薄膜晶体管的制作方法,该方法通过对有源层进行等离子体掺杂处理,将远离栅极绝缘层一侧的部分有源层变为掺杂层,并通过掺杂层与所述源极和漏极接触,进而降低氧化物半导体薄膜晶体管的接触电阻,充分发挥氧化物半导体薄膜晶体管高电子迁移率的特点,同时,在源极与漏极形成以后,对源极与漏极之间暴露的掺杂层进行等离子体还原处理,将该部分的掺杂层还原为氧化物半导体,恢复其半导体特性,从而保持氧化物半导体薄膜晶体管的开关特性。
附图说明
为了能更进一步了解本发明的特征以及技术内容,请参阅以下有关本发明的详细说明与附图,然而附图仅提供参考与说明用,并非用来对本发明加以限制。
附图中,
图1为本发明的氧化物半导体薄膜晶体管的制作方法的步骤1的示意图;
图2为本发明的氧化物半导体薄膜晶体管的制作方法的步骤2的示意图;
图3为本发明的氧化物半导体薄膜晶体管的制作方法的步骤3的示意图;
图4为本发明的氧化物半导体薄膜晶体管的制作方法的步骤4的示意图;
图5为本发明的氧化物半导体薄膜晶体管的制作方法的步骤5的示意图;
图6为本发明的氧化物半导体薄膜晶体管的制作方法的步骤6的示意图;
图7为本发明的氧化物半导体薄膜晶体管的制作方法的步骤7的示意图;
图8和图9为本发明的氧化物半导体薄膜晶体管的制作方法的步骤8的示意图;
图10为本发明的氧化物半导体薄膜晶体管的制作方法的步骤9的示意图;
图11为本发明的氧化物半导体薄膜晶体管的制作方法的流程图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果,以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图11,本发明提供一种氧化物半导体薄膜晶体管的制作方法,包括如下步骤:
步骤1、请参阅图1,提供一基板1,在所述基板1上形成第一金属层2’。
具体地,所述基板1为透明基板,优选玻璃基板,所述第一金属层2’可以为单层金属结构,如仅由一层钼(Mo)构成,也可为多层金属层叠结构,如两层钼夹一层铝(Al)、或一层钼上叠加一层钛(Ti)。所述第一金属层2’的厚度为100nm~400nm。所述步骤1中通过溅射工艺形成第一金属层2’。
步骤2、请参阅图2,图案化所述第一金属层2’,形成栅极2。
具体地,所述步骤2通过光刻工艺图案化所述第一金属层2’。
步骤3、请参阅图3,在所述栅极2及基板1上形成栅极绝缘层3。
具体地,所述步骤3通过化学气相沉积工艺(Chemical Vapor Deposition,CVD)形成栅极绝缘层3,所述栅极绝缘层3的材料为氧化硅、及氮化硅中的一种或多种的组合。
步骤4、请参阅图4,在所述栅极绝缘层3上形成氧化物半导体层4’。
具体地,所述氧化物半导体层4’的厚度为30nm~200nm,所述步骤4中通过溅射工艺形成氧化物半导体层4’,所述氧化物半导体层4’的材料为金属氧化物,优选地,所述氧化物半导体层4’的材料为铟镓锌氧化物(Indium Gallium Zinc Oxide,IGZO)。
步骤5、请参阅图5,图案化所述氧化物半导体层4’,形成位于所述栅极2上的栅极绝缘层3上的有源层4。
步骤6、请参阅图6,对所述有源层4进行等离子体掺杂处理,将远离栅极绝缘层一侧的部分有源层4变为掺杂层5。
可选地,所述等离子体掺杂处理为:氩气等离子体处理(Ar Plasma)、氨气等离子体处理(NH3Plasma)、四氟化碳等离子体处理(CF4Plasma)、或其他任意适合的等离子处理方式。通过等离子体掺杂处理,对形成有源层4的氧化物半导体进行掺杂,并通过掺杂层5与后续形成的源极与漏极接触,能够降低氧化物半导体薄膜晶体管的接触电阻,充分发挥氧化物半导体薄膜晶体管电子迁移率高的特点。
步骤7、请参阅图7,在所述掺杂层5及栅极绝缘层3上形成第二金属层6’。
具体地,所述第二金属层6’可以为单层金属结构,如仅由一层钼构成,也可为多层金属层叠结构,如两层钼夹一层、或一层钼上叠加一层钛。所述第二金属层6’的厚度为100nm~400nm。所述步骤7中通过溅射工艺形成第二金属层6’。
步骤8、图案化所述第二金属层6’,形成分别与所述掺杂层5的两端接触的源极61、及漏极62。
具体地,所述步骤8具体包括:
步骤81、请参阅图8,在所述第二金属层6’上形成光阻层7,所述光阻层7覆盖位于所述掺杂层5的两端的第二金属层6’,暴露出位于所述掺杂层5的中间区域的第二金属层6’;
步骤82、请参阅图9,通过湿法蚀刻去除未被光阻层7覆盖的第二金属层6’,形成分别与所述掺杂层5的两端接触的源极61与漏极62。
步骤9、请参阅图10,对位于源极61与漏极62之间的掺杂层5进行等离子体还原处理,将其还原为氧化物半导体,使其恢复半导体特性。
可选地,所述等离子体还原处理采用的还原气体可以为一氧化为氮(N2O)、及氧气(O2)中的一种或多种的组合,此外其他任意适合的气体也可以作为步骤9中的还原气体使用。
进一步地,在该步骤9中位于源极61与漏极62之间的掺杂层5所在的位置即为所述氧化物薄膜晶体管的沟道位置,通过将该部分掺杂层5还原为氧化物半导体如IGZO,可以恢复氧化物半导体薄膜晶体管的沟道位置的半导体特性,保证氧化物半导体薄膜晶体管的开关特性,使其开电流(Ion)与关电流(Ioff)的比值大于106
值得一提的是,上述氧化物半导体薄膜晶体管的制作方法适用于BCE结构的氧化物半导体薄膜晶体管,与目前最常见非晶硅薄膜晶体管的制作工艺完全兼容,能够最大程度利用现有非晶硅薄膜晶体管生产线制备氧化物半导体薄膜晶体管,降低了生产成本的投入。可以兼容各种显示面板的阵列基板制程,在应用于显示面板的阵列基板制程时,仅需要在第一金属层2’的图案化过程中再形成一存储电容电极,并在源极61、漏极62、有源层4、及栅极绝缘层3上覆盖钝化层,然后在钝化层上形成与漏极62电性连接的透明像素电极即可。
综上所述,本发明提供的一种氧化物半导体薄膜晶体管的制作方法,该方法通过在有源层形成以后,对所述有源层进行等离子体掺杂处理,将远离栅极绝缘层一侧的部分有源层变为掺杂层,并通过掺杂层与所述源极和漏极接触,进而降低氧化物半导体薄膜晶体管的接触电阻,充分发挥氧化物半导体薄膜晶体管高电子迁移率的特点,同时,在源极与漏极形成以后,对源极与漏极之间暴露的掺杂层进行等离子体还原处理,将该部分的掺杂层还原为氧化物半导体,恢复其半导体特性,从而保持氧化物半导体薄膜晶体管的开关特性。
以上所述,对于本领域的普通技术人员来说,可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形,而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种氧化物半导体薄膜晶体管的制作方法,其特征在于,包括如下步骤:
步骤1、提供一基板(1),在所述基板(1)上形成第一金属层(2’);
步骤2、图案化所述第一金属层(2’),形成栅极(2);
步骤3、在所述栅极(2)及基板(1)上形成栅极绝缘层(3);
步骤4、在所述栅极绝缘层(3)上形成氧化物半导体层(4’);
步骤5、图案化所述氧化物半导体层(4’),形成位于所述栅极(2)上的栅极绝缘层(3)上的有源层(4);
步骤6、对所述有源层(4)进行等离子体掺杂处理,将远离栅极绝缘层(3)一侧的部分有源层(4)变为掺杂层(5);
步骤7、在所述掺杂层(5)及栅极绝缘层(3)上形成第二金属层(6’);
步骤8、图案化所述第二金属层(6’),形成分别与所述掺杂层(5)的两端接触的源极(61)、及漏极(62);
步骤9、对位于源极(61)与漏极(62)之间的掺杂层(5)进行等离子体还原处理,将其还原为氧化物半导体,使其恢复半导体特性。
2.如权利要求1所述的氧化物半导体薄膜晶体管的制作方法,其特征在于,所述氧化物半导体层(4’)的材料为IGZO。
3.如权利要求1所述的氧化物半导体薄膜晶体管的制作方法,其特征在于,所述氧化物半导体层(4’)的厚度为30nm~200nm。
4.如权利要求1所述的氧化物半导体薄膜晶体管的制作方法,其特征在于,所述步骤6中等离子体掺杂处理为:氩气等离子体处理、氨气等离子体处理、或四氟化碳等离子体处理。
5.如权利要求1所述的氧化物半导体薄膜晶体管的制作方法,其特征在于,所述步骤9中等离子体还原处理采用的还原气体为一氧化为氮、及氧气中的一种或多种的组合。
6.如权利要求1所述的氧化物半导体薄膜晶体管的制作方法,其特征在于,所述第一金属层(2’)及第二金属层(6’)均为单层金属结构、或多层金属的层叠结构。
7.如权利要求6所述的氧化物半导体薄膜晶体管的制作方法,其特征在于,第一金属层(2’)及第二金属层(6’)的材料均为钼、铝、及钛中的一种或多种的组合。
8.如权利要求1所述的氧化物半导体薄膜晶体管的制作方法,其特征在于,所述步骤8具体包括:
步骤81、在所述第二金属层(6’)上形成光阻层(7),所述光阻层(7)覆盖位于所述掺杂层(5)的两端的第二金属层(6’),暴露出位于所述掺杂层(5)的中间区域的第二金属层(6’);
步骤82、通过湿法蚀刻去除未被光阻层(7)覆盖的第二金属层(6’),形成分别与所述掺杂层(5)的两端接触的源极(61)与漏极(62)。
9.如权利要求1所述的氧化物半导体薄膜晶体管的制作方法,其特征在于,所述步骤3中采用化学气相沉积工艺形成栅极绝缘层(3)。
10.如权利要求1所述的氧化物半导体薄膜晶体管的制作方法,其特征在于,所述步骤1与步骤7中采用溅射工艺形成第一金属层(2’)及第二金属层(6’)。
CN201610439362.XA 2016-06-17 2016-06-17 氧化物半导体薄膜晶体管的制作方法 Pending CN106057679A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610439362.XA CN106057679A (zh) 2016-06-17 2016-06-17 氧化物半导体薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610439362.XA CN106057679A (zh) 2016-06-17 2016-06-17 氧化物半导体薄膜晶体管的制作方法

Publications (1)

Publication Number Publication Date
CN106057679A true CN106057679A (zh) 2016-10-26

Family

ID=57168574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610439362.XA Pending CN106057679A (zh) 2016-06-17 2016-06-17 氧化物半导体薄膜晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN106057679A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808885A (zh) * 2017-10-25 2018-03-16 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN108461391A (zh) * 2018-04-03 2018-08-28 深圳市华星光电半导体显示技术有限公司 一种igzo有源层、氧化物薄膜晶体管的制备方法
CN111710609A (zh) * 2020-06-24 2020-09-25 中国科学院微电子研究所 铟镓锌氧薄膜晶体管的掺杂方法
US10797166B2 (en) 2018-04-03 2020-10-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for IGZO active layer and oxide thin film transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
US20150137119A1 (en) * 2009-03-06 2015-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105140271A (zh) * 2015-07-16 2015-12-09 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137119A1 (en) * 2009-03-06 2015-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
CN105140271A (zh) * 2015-07-16 2015-12-09 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808885A (zh) * 2017-10-25 2018-03-16 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
WO2019080254A1 (zh) * 2017-10-25 2019-05-02 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN107808885B (zh) * 2017-10-25 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN108461391A (zh) * 2018-04-03 2018-08-28 深圳市华星光电半导体显示技术有限公司 一种igzo有源层、氧化物薄膜晶体管的制备方法
US10797166B2 (en) 2018-04-03 2020-10-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for IGZO active layer and oxide thin film transistor
CN108461391B (zh) * 2018-04-03 2020-11-03 深圳市华星光电半导体显示技术有限公司 一种igzo有源层、氧化物薄膜晶体管的制备方法
CN111710609A (zh) * 2020-06-24 2020-09-25 中国科学院微电子研究所 铟镓锌氧薄膜晶体管的掺杂方法

Similar Documents

Publication Publication Date Title
JP2022089843A (ja) 表示装置
JP5629732B2 (ja) 表示装置
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
JP2018026591A (ja) 半導体装置
TWI624949B (zh) 半導體裝置
US9741752B1 (en) Method for manufacturing TFT substrate
CN103681874A (zh) 显示装置及电子设备
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN104600083B (zh) 薄膜晶体管阵列基板及其制备方法、显示面板和显示装置
CN105097550A (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
CN103700706A (zh) 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN106057679A (zh) 氧化物半导体薄膜晶体管的制作方法
WO2009093410A1 (ja) 半導体素子およびその製造方法
CN106129122A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN104900533B (zh) 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
CN108550625A (zh) 一种薄膜晶体管及其制作方法
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
CN107799466A (zh) Tft基板及其制作方法
CN105702586B (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
US10170506B2 (en) LTPS array substrate and method for producing the same
CN107516661A (zh) 显示基板、显示装置及显示基板的制作方法
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161026