CN106033682B - 三维存储器结构及其制造方法 - Google Patents

Abstract

本发明公开了一种三维存储器结构及其制造方法。此种三维存储器结构包括多个串行、多条第一导线、多条第二导线及多条第三导线。串行平行配置。第一导线配置于串行之上。第一导线的中央部分垂直于串行。第二导线配置于第一导线之上。第二导线连接第一导线的其中一半的末端部分。第三导线配置于第二导线之上。第三导线连接第一导线的另一半的末端部分。

Description

三维存储器结构及其制造方法

技术领域

本说明书是关于一种半导体结构及其制造方法，特别是关于一种三维(3D)存储器结构及其制造方法。

背景技术

在典型的三维存储器装置中，字线主要是由多晶硅及硅化物路径连接至外侧译码器，这些路径对于讯号而言并非高传导性的路径。为了改善存储器的操作效能，常透过于存储阵列区的两侧存储器装置置入两个相同的X译码器，在选择需操作的存储单元时，其二个X译码器同时传送同一讯号至存储阵列区，可降低该讯号须传输的路径长，可降低字线阻容迟滞的影响。

随着存储器装置的尺寸缩小，使用二个X译码器的方法对于存储阵列区的效率造成不利的影响。减少X译码器所占用的空间以增加阵列面积的目的，降低其字线的阻容迟致势为趋势。其中一种方法是使用金属化字线工艺。然而，该工艺因对于垂直栅极结构而言，其制造流程及良率控制极为复杂，而难以实行。

发明内容

在本说明书中，提供一种三维存储器结构及其制造方法。在这种三维存储器结构中，减少了一个X译码器所占的空间而改善阵列区的效率。

根据一些实施例，一种三维存储器结构包括多个串行(string)、多条第一导线、多条第二导线及多条第三导线。串行平行配置。第一导线配置于串行之上。第一导线的中央部分垂直于串行。第二导线配置于第一导线之上。第二导线连接第一导线的其中一半的末端部分。第三导线配置于第二导线之上。第三导线连接第一导线的另一半的末端部分。

根据一些实施例，一种三维存储器结构包括多个串行、多条第一导线、一第一金属层及一第二金属层。串行平行配置。第一导线配置于串行之上。第一导线的中央部分垂直于串行。第一金属层配置于第一导线之上。第一金属层包括多条第二导线，第二导线连接第一导线的其中一半的末端部分。第二金属层配置于第一金属层之上。第二金属层包括多条第三导线，第三导线连接第一导线的另一半的末端部分。

根据一些实施例，一种三维存储器结构的制造方法包括下列步骤。首先，形成多个串行。串行平行配置。在串行之上形成多条第一导线。第一导线的中央部分垂直于串行。接着，在第一导线之上形成多条第二导线。第二导线连接第一导线的其中一半的末端部分。在第二导线之上形成多条第三导线。第三导线连接第一导线的另一半的末端部分。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1至图4绘示根据实施例的三维存储器结构制造方法。

图5绘示根据一实施例的三维存储器结构。

【符号说明】

102：串行

104：第一导线

104-1：第一导线的其中一半

104-2：第一导线的另一半

106：位线接垫

108：源极接垫

110-1、110-2：串行选择开关

112：接地选择线

114：第二导线

116：第三导线

118：第四导线

120：X译码器

202、204：导体

M1、M2、M3：金属层

具体实施方式

现将说明根据实施例的三维存储器结构制造方法。请参照图1，形成多个串行102。串行102平行配置。接着，在串行102之上形成多条第一导线104。第一导线104的中央部分垂直于串行102。第一导线的其中一半104-1及第一导线的另一半104-2可为朝向相反方向的U形形状。在一实施例中，第一导线104为字线。

可形成位线接垫106及源极接垫(source pad)108，位线接垫106及源极接垫108在串行102的相反二端终止串行102。可形成串行选择开关(string select switch)110-1及110-2，串行选择开关110-1及110-2在接近位线接垫106处连接串行102。在一实施例中，串行102是由及(AND)型的串行选择开关110-1及110-2所控制。亦即，一个串行102将由一对串行选择开关110-1及110-2所控制。只有在串行选择开关110-1及串行选择开关110-2二者都打开时，选择由其所控制的串行102。可形成接地选择线(ground select line)112，接地选择线112在接近源极接垫108处横跨串行102。

请参照图2，在第一导线104之上形成多条第二导线114。第二导线114连接第一导线的其中一半104-1的末端部分。第二导线114可由金属所形成。更具体地说，第二导线114可由第一金属层M1所形成。

请参照图3，在第二导线114之上形成多条第三导线116。第三导线116连接第一导线的另一半104-2的末端部分。第三导线116可由金属所形成。更具体地说，第三导线116可由第二金属层M2所形成。第二导线114及第三导线116可为朝向相反方向的U形形状。第二导线114及第三导线116可为分别对应第一导线的其中一半104-1及第一导线的另一半104-2的U形形状。

请参照图4，形成多条第四导线118，第四导线118将第二及第三导线114及116连接至X译码器120。第四导线118可由金属所形成。更具体地说，第四导线118可由第三金属层M3所形成，并可形成于第二及第三导线114及116之上或之下。在一实施例中，第三金属层M3更包括第五导线(未绘示)，第五导线位于阵列区，用于位线的连接。

在上述的方法中，第一导线104由分别由第一、第二及第三金属层M1、M2及M3所形成的第二、第三及第四导线114、116及118连接至X译码器120。这样的工艺与典型的三维存储器工艺兼容，并不需要额外的步骤。由于第二、第三及第四导线114、116及118是由后段(back-end-of-line)工艺所形成，因此不需要更改阵列的设计。此外，第二、第三及第四导线114、116及118不需要以细节距工艺来形成。这有利于工艺的进行。

由上述方法所制造出的三维存储器结构例如可为三维反及(NAND)闪存结构。这种三维存储器结构包括多个串行102、多条第一导线104、多条第二导线114及多条第三导线116。串行102平行配置。第一导线104配置于串行102之上。第一导线104的中央部分垂直于串行102。第一导线104可为字线。第二导线114配置于第一导线104之上。第二导线114连接第一导线的其中一半104-1的末端部分。第三导线116配置于第二导线114之上。第三导线116连接第一导线的另一半104-2的末端部分。第二导线114及第三导线116可为朝向相反方向的U形形状。第一导线的其中一半104-1及第一导线的另一半104-2可为分别对应第二及第三导线114及116的U形形状。三维存储器结构还可包括多条第四导线118，第四导线118将第二及第三导线114及116连接至X译码器120。第四导线118可配置于第二及第三导线114及116之上。第二、第三及第四导线114、116及118可由金属所形成。第二、第三及第四导线114、116及118可分别由金属层M1、M2及M3所形成。

就另一个角度来看，由上述方法所制造出的三维存储器结构包括多个串行102、多条第一导线104、一第一金属层M1及一第二金属层M2。串行102平行配置。第一导线104配置于串行102之上。第一导线104的中央部分垂直于串行102。第一导线104可为字线。第一金属层M1配置于第一导线104之上。第一金属层M1包括多条第二导线114，第二导线114连接第一导线的其中一半104-1的末端部分。第二金属层M2配置于第一金属层M1之上。第二金属层M2包括多条第三导线116，第三导线116连接第一导线的另一半104-2的末端部分。三维存储器结构还可包括一第三金属层M3，配置于第二金属层M2之上。第三金属层M3包括多条第四导线118，第四导线118将第二及第三导线114及116连接至X译码器120。

在一实施例中，用于串行选择开关110-1及110-2的配线(routing)可如图5所示般地配置。导体202及204用于连接串行选择开关110-1及110-2、以及提供开关讯号至串行选择开关110-1及110-2。导体202可由第一金属层M1所形成，而导体204可由第二金属层M2所形成，或者与此相反。串行102的选择是由二组串行选择开关110-1及110-2共同作用来进行。通过这样的设计，可减少导体202及204的数目，因而第一及第二金属层M1及M2能够用于形成第二及第三导线114及116。

根据本说明书，第一导线(例如字线)可通过高传导性的线路(例如金属线)连接至X译码器。如此一来，一个X译码器便足以控制阵列区。因此，X译码器所占用的空间能够降低，而三维存储器装置的尺寸可进一步地缩小。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (8)

1.一种三维存储器结构，包括：

多个串行，这些串行平行配置；

多条第一导线，配置于这些串行之上，这些第一导线的中央部分垂直于这些串行，这些第一导线的其中一半及这些第一导线的另一半为朝向相反方向的U形形状；

多条第二导线，配置于这些第一导线之上，这些第二导线连接这些第一导线的其中一半的末端部分；以及

多条第三导线，配置于这些第二导线之上，这些第三导线连接这些第一导线的另一半的末端部分；

其中，这些第二导线及这些第三导线为朝向相反方向的U形形状，这些第一导线的该一半及这些第一导线的该另一半为分别对应这些第二导线及这些第三导线的U形形状。

2.根据权利要求1所述的三维存储器结构，更包括：

多条第四导线，将这些第二导线及这些第三导线连接至X译码器。

3.根据权利要求2所述的三维存储器结构，其中这些第四导线配置于这些第二导线及这些第三导线之上。

4.根据权利要求2所述的三维存储器结构，其中这些第二导线、这些第三导线及这些第四导线是由金属所形成。

5.根据权利要求2所述的三维存储器结构，其中这些第二导线、这些第三导线及这些第四导线是分别由金属层所形成。

6.根据权利要求1所述的三维存储器结构，其中这些第一导线为字线。

7.一种三维存储器结构，包括：

多个串行，这些串行平行配置；

多条第一导线，配置于这些串行之上，这些第一导线的中央部分垂直于这些串行，这些第一导线的其中一半及这些第一导线的另一半为朝向相反方向的U形形状；

一第一金属层，配置于这些第一导线之上，该第一金属层包括多条第二导线，这些第二导线连接这些第一导线的其中一半的末端部分；以及

一第二金属层，配置于该第一金属层之上，该第二金属层包括多条第三导线，这些第三导线连接这些第一导线的另一半的末端部分；

其中，这些第二导线及这些第三导线为朝向相反方向的U形形状，这些第一导线的该一半及这些第一导线的该另一半为分别对应这些第二导线及这些第三导线的U形形状。

8.一种三维存储器结构的制造方法，包括：

形成多个串行，这些串行平行配置；

在这些串行之上形成多条第一导线，这些第一导线的中央部分垂直于这些串行，这些第一导线的其中一半及这些第一导线的另一半为朝向相反方向的U形形状；

在这些第一导线之上形成多条第二导线，这些第二导线连接这些第一导线的其中一半的末端部分；以及

在这些第二导线之上形成多条第三导线，这些第三导线连接这些第一导线的另一半的末端部分；

其中，这些第二导线及这些第三导线为朝向相反方向的U形形状，这些第一导线的该一半及这些第一导线的该另一半为分别对应这些第二导线及这些第三导线的U形形状。