CN106020779A - Pci密码卡数据处理的方法、pci密码卡、主机及*** - Google Patents

Abstract

本发明涉及一种PCI密码卡数据处理的方法、PCI密码卡、主机及***，该方法包括并行执行的三个步骤：S1，当接收到主机发送的多个通知消息时，根据通知消息分别获取主机中对应的待处理密码数据，并按接收的先后顺序将待处理密码数据存入预先建立的第一缓存区；S2，当第一缓存区中存储有待处理密码数据时，在按第一缓存区存储的先后顺序处理第一缓存区存储的待处理密码数据后，按处理的先后顺序将已处理密码数据存入预先建立的第二缓存区；S3，当第二缓存区中存储有已处理密码数据时，按第二缓存区存储的先后顺序向主机返回第二缓存区中的已处理密码数据。本发明能够使得PCI密码卡最大限度地发挥硬件资源的功能，提高处理速度。

Description

PCI密码卡数据处理的方法、PCI密码卡、主机及***

技术领域

本发明涉及信息安全技术领域，尤其涉及一种PCI密码卡数据处理的方法、PCI密码卡、主机及***。

背景技术

外部设备互连总线(Peripheral Component Interconnect，PCI)密码卡是以PCI局部总线或者PCI Express为接口，具有密码运算、密钥管理、物理随机数产生和设备自身安全保护措施功能的密码设备。PCI密码卡可以应用在需要密码运算和密钥管理等安全功能的、具有PCI局部总线或者PCIExpress的通信设备、计算机设备、安全保密设备上，如：虚拟专网(VPN)设备、证书中心(CA)***的有关设备、网络密码机、安全服务器、安全终端、安全管理中心、密钥管理设备等。

现有的PCI密码卡工作流程如下：如图1所示，DIMM为主机，PCI/PCIE为PCI密码卡的接口，FPGA为PCI密码卡内的FPGA芯片，SF-MODULE为密码算法模块，数据流1及2的相关处理指的是：客户使用主机端接口通过驱动程序将密码运算请求及相关待处理数据发送给PCI密码卡；数据流3的相关处理指的是：PCI密码卡根据接收到的请求及相关数据进行运算；数据流4、5及6的相关处理指的是：PCI密码卡完成运算后将处理好的数据放入驱动指定的内存空间；驱动将数据返回应用层；然后PCI密码卡周而复始的循环工作。在整个运算过程中，接口发送一笔数据至PCI密码卡后，等待PCI密码卡运算完成或采取复杂的异步模式再接收数据，主机应用层无论何时发送数据至PCI密码卡，PCI密码卡实际操作时都是单笔数据执行的，这种工作模式导致PCI密码卡无法最大限度地发挥硬件资源的功能，造成硬件资源的浪费，处理速度低。

发明内容

本发明所要解决的技术问题是提供一种PCI密码卡数据处理的方法、PCI密码卡、主机及***。

本发明解决上述技术问题的技术方案如下：一种PCI密码卡数据处理的方法，应用于所述PCI密码卡中，包括并行执行的步骤S1、S2及S3：

S1，当接收到主机发送的多个通知消息时，根据所述通知消息分别获取所述主机中对应的待处理密码数据，并按接收的先后顺序将所述待处理密码数据存入预先建立的第一缓存区；

S2，当所述第一缓存区中存储有待处理密码数据时，在按所述第一缓存区存储的先后顺序处理所述第一缓存区存储的待处理密码数据后，按处理的先后顺序将已处理密码数据存入预先建立的第二缓存区；

S3，当所述第二缓存区中存储有已处理密码数据时，按所述第二缓存区存储的先后顺序向所述主机返回所述第二缓存区中的已处理密码数据。

本发明的有益效果是：由于在PCI密码卡的内部开辟了按序执行的第一缓存区及第二缓存区，且PCI密码卡中FPGA具有并行处理功能，所以当主机启动多个请求并由多进程执行时，PCI密码卡能够将数据先存储再有序地进行处理，数据处理过程中的接收、运算处理及反馈等互不影响，不需要等待单笔数据处理完才可执行下一笔数据，即多笔数据可以同时处理，例如第一笔数据正在向主机反馈、第二笔数据正在存入第二缓存区、第三笔数据正在运算处理等等，使得PCI密码卡最大限度地发挥硬件资源的功能，提高处理速度。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步，在所述步骤S2之前还包括：

S12，定时对所述第一缓存区进行轮询，以确认所述第一缓存区中是否存储有所述待处理密码数据。

采用上述进一步方案的有益效果是进一步使得PCI密码卡的运算处理过程有序进行，提高处理速度。

进一步，所述第一缓存区及所述第二缓存区均为FIFO缓存区。

本发明解决上述技术问题的技术方案还如下：一种PCI密码卡数据处理的方法，应用于主机中，包括：

S10，当启动多进程请求时，获取每一进程的待处理密码数据，按获取的先后顺序将所述待处理密码数据存储到预先创建的第一存储区；

S20，根据每一进程的请求分别生成对应的通知消息，发送所述通知消息至所述PCI密码卡；

S30，按存储的先后顺序发送所述第一存储区的待处理密码数据至所述PCI密码卡；

S40，接收所述PCI密码卡经处理后返回的已处理密码数据，按接收的先后顺序将所述已处理密码数据存储到预先创建的第二存储区。

采用上述进一步方案的有益效果是由于在主机中创建了按序执行的第一存储区及第二存储区，所以当主机启动多进程请求时，能够将多进程中的待处理密码数据先存储至第一存储区，然后再发送给PCI密码卡；在PCI密码卡返回已处理密码数据时，同样按序将其先存储至第二存储区，然后再发送给主机的上层应用使用，在主机与PCI密码卡协同处理多笔密码数据时，能够使得密码数据运算处理过程有序进行，提高处理速度。

进一步，所述第一存储区及所述第二存储区均为环形存储区。

本发明解决上述技术问题的技术方案还如下：一种PCI密码卡，所述PCI密码卡包括主动逻辑核，所述主动逻辑核包括：

获取模块，用于当接收到主机发送的多个通知消息时，根据所述通知消息分别获取所述主机中对应的待处理密码数据，并按接收的先后顺序将所述待处理密码数据存入预先建立的第一缓存区；

处理模块，用于当所述第一缓存区中存储有待处理密码数据时，在按所述第一缓存区存储的先后顺序处理所述第一缓存区存储的待处理密码数据后，按处理的先后顺序将已处理密码数据存入预先建立的第二缓存区；

反馈模块，用于当所述第二缓存区中存储有已处理密码数据时，按所述第二缓存区存储的先后顺序向所述主机返回所述第二缓存区中的已处理密码数据。

进一步，所述所述主动逻辑核还包括：轮询模块，用于定时对所述第一缓存区进行轮询，以确认所述第一缓存区中是否存储有所述待处理密码数据。

进一步，所述第一缓存区及所述第二缓存区均为FIFO缓存区。

本发明解决上述技术问题的技术方案还如下：一种主机，包括：

存储模块，用于当启动多进程请求时，获取每一进程的待处理密码数据，按获取的先后顺序将所述待处理密码数据存储到预先创建的第一存储区；

第一发送模块，用于根据每一进程的请求分别生成对应的通知消息，发送所述通知消息至所述PCI密码卡；

第二发送模块，用于按存储的先后顺序发送所述第一存储区的待处理密码数据至所述PCI密码卡；

接收模块，用于接收所述PCI密码卡经处理后返回的已处理密码数据，按接收的先后顺序将所述已处理密码数据存储到预先创建的第二存储区。

进一步，所述第一存储区及所述第二存储区均为环形存储区。

本发明解决上述技术问题的技术方案还如下：一种***，所述***包括上述的PCI密码卡及主机；

其中，所述第一缓存区与所述第一存储区的存储大小相对应，所述第二缓存区与所述第二存储区的存储大小相对应。

附图说明

图1为现有技术中主机与PCI密码卡协同处理密码数据的数据流示意图；

图2为本发明一种PCI密码卡数据处理的方法第一实施例的流程示意图；

图3为本发明一种PCI密码卡数据处理的方法第二实施例的流程示意图；

图4为本发明一种PCI密码卡数据处理的方法第三实施例的流程示意图；

图5为本发明PCI密码卡的结构示意图；

图6为本发明主机的结构示意图；

图7为本发明由PCI密码卡及主机组成的***协同处理密码数据的数据流示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明提供一种PCI密码卡数据处理的方法，如图2所示，在第一实施例中，该方法包括并行执行的步骤S1、S2及S3：

S1，当接收到主机发送的多个通知消息时，根据所述通知消息分别获取所述主机中对应的待处理密码数据，并按接收的先后顺序将所述待处理密码数据存入预先建立的第一缓存区；

本实施例中，主机中启动多个请求并由多进程执行时，主机的驱动服务程序通过接口向PCI密码卡发送多个请求分别对应的多个通知消息。本实施例主要对PCI密码卡中的FPGA芯片进行改进，在FPGA芯片中创建主动逻辑核，主动逻辑核为FPGA芯片的主控***。PCI密码卡接收到通知消息时，由主控***主动获取主机中对应的待处理密码数据，然后按照与接收到通知消息对应的先后顺序将待处理密码数据存储到预先建立的第一缓存区，每一笔待处理密码数据存储到第一缓存区的一个区域中。

本实施例中的第一缓存区也由主控***创建，第一缓存区为按序执行的高速的缓冲区，根据FPGA芯片的特殊性，优选为先入先出的FIFO缓存区。当然，第一缓存区也可以是其他形式的缓冲区，只要第一缓存区为按序执行的缓冲区均在本实施例的保护范围内。

S2，当所述第一缓存区中存储有待处理密码数据时，在按所述第一缓存区存储的先后顺序处理所述第一缓存区存储的待处理密码数据后，按处理的先后顺序将已处理密码数据存入预先建立的第二缓存区；

本实施例中，第一缓存区中可以存储单笔待处理密码数据或者多笔待处理密码数据，无论存储的是单笔的待处理密码数据还是多笔待处理密码数据，主控***按照存储的先后顺序将待处理密码数据发送给PCI密码卡中的密码运算相关部分进行运算。运算完成后，主控***同样按照处理的先后顺序将已处理的密码数据存入预先建立的第二缓存区，每一笔已处理密码数据存储到第二缓存区的一个区域中。

其中，第二缓存区也由主控***创建，第二缓存区为按序执行的高速的缓冲区，根据FPGA芯片的特殊性，优选为先入先出的FIFO缓存区。当然，第二缓存区也可以是其他形式的缓冲区，只要第二缓存区为按序执行的缓冲区均在本实施例的保护范围内。

本实施例中的步骤S2与S1可以并行执行，在执行步骤S1时，不影响PCI密码卡执行步骤S2，同样，在执行步骤S2时，不影响PCI密码卡执行步骤S1。

S3，当所述第二缓存区中存储有已处理密码数据时，按所述第二缓存区存储的先后顺序向所述主机返回所述第二缓存区中的已处理密码数据。

本实施例中，第二缓存区中可以存储单笔已处理密码数据或者多笔已处理密码数据，无论存储的是单笔的已处理密码数据还是多笔已处理密码数据，主控***按照存储的先后顺序将已处理密码数据发送给主机，以供主机的上层应用使用。

本实施例中的步骤S3与S1、S2可以并行执行，在执行步骤S3时，不影响PCI密码卡执行步骤S1、S2，同样，在执行步骤S1或S2时，不影响PCI密码卡执行步骤S3。

本实施例中，由于在PCI密码卡的内部开辟了按序执行的第一缓存区及第二缓存区，且PCI密码卡中FPGA具有并行处理功能，所以当主机启动多个请求并由多进程执行时，PCI密码卡能够将数据先存储再有序地进行处理，数据处理过程中的接收、运算处理及反馈等互不影响，不需要等待单笔数据处理完才可执行下一笔数据，即多笔数据可以同时处理，例如第一笔数据正在向主机反馈、第二笔数据正在存入第二缓存区、第三笔数据正在运算处理等等，使得PCI密码卡最大限度地发挥硬件资源的功能，提高处理速度。

如图3所示，图3为本发明一种PCI密码卡数据处理的方法第二实施例的流程示意图，在所述步骤S2之前还包括：S12，定时对所述第一缓存区进行轮询，以确认所述第一缓存区中是否存储有所述待处理密码数据。

本实施例中，主控***定时对第一缓存区进行轮询，只要第一缓存区中存储有待处理密码数据，就按照存储的先后顺序将待处理密码数据发送给PCI密码卡中的密码运算相关部分进行运算，通过这种方式，进一步使得PCI密码卡的运算处理过程有序进行，提高处理速度。

图4是本发明一种PCI密码卡数据处理的方法第三实施例的流程示意图，该PCI密码卡数据处理的方法包括：

S10，当启动多进程请求时，获取每一进程的待处理密码数据，按获取的先后顺序将所述待处理密码数据存储到预先创建的第一存储区；

本实施例中，当主机启动多进程请求时，主机中的驱动服务程序获取每一进程的待处理密码数据，然后按照请求的先后顺序将待处理密码数据存储到预先创建的第一存储区，每一笔待处理密码数据存储到第一存储区的一个区域中。

本实施例中，驱动服务程序启动时完成与PCI密码卡通讯的准备工作，准备工作包括相关的建立及初始化工作，如各相关信号量的初始化、缓冲区的初始化等。

本实施例中，第一存储区为按序执行的高速的存储区，优选为先入先出的环形存储区。当然，第一存储区也可以是其他形式的存储区，只要第一存储区为按序执行的存储区均在本实施例的保护范围内。

S20，根据每一进程的请求分别生成对应的通知消息，发送所述通知消息至所述PCI密码卡；

本实施例中，主机根据每一进程的请求分别生成对应的通知消息，然后将通知消息发送给PCI密码卡，以告知PCI密码卡进入准备工作状态。

S30，按存储的先后顺序发送所述第一存储区的待处理密码数据至所述PCI密码卡；

S40，接收所述PCI密码卡经处理后返回的已处理密码数据，按接收的先后顺序将所述已处理密码数据存储到预先创建的第二存储区。

本实施例中，主机的驱动服务程序按照存储的先后顺序将第一存储区的待处理密码数据发送至PCI密码卡中，待处理密码数据经PCI密码卡运算处理后返回对应的已处理密码数据，主机接收已处理密码数据，然后按照接收的先后顺序存储到预先创建的第二存储区。

同上所述，第二存储区也为按序执行的高速的存储区，优选为先入先出的环形存储区。当然，第二存储区也可以是其他形式的存储区，只要第二存储区为按序执行的存储区均在本实施例的保护范围内。

本实施例中，由于在主机中创建了按序执行的第一存储区及第二存储区，所以当主机启动多进程请求时，能够将多进程中的待处理密码数据按序先存储至第一存储区，然后再发送给PCI密码卡；在PCI密码卡返回已处理密码数据时，同样按序将其先存储至第二存储区，然后再发送给主机的上层应用使用，在主机与PCI密码卡协同处理多笔密码数据时，能够使得密码数据运算处理过程有序进行，提高处理速度。

本发明还提供一种PCI密码卡，如图5所示，该PCI密码卡包括主动逻辑核，主动逻辑核包括：

获取模块101，用于当接收到主机发送的多个通知消息时，根据所述通知消息分别获取所述主机中对应的待处理密码数据，并按接收的先后顺序将所述待处理密码数据存入预先建立的第一缓存区；

本实施例中，主机中启动多个请求并由多进程执行时，主机的驱动服务程序通过接口向PCI密码卡发送多个请求分别对应的多个通知消息。本实施例主要对PCI密码卡中的FPGA芯片进行改进，在FPGA芯片中创建主动逻辑核，主动逻辑核为FPGA芯片的主控***。PCI密码卡接收到通知消息时，由获取模块101主动获取主机中对应的待处理密码数据，然后按照与接收到通知消息对应的先后顺序将待处理密码数据存储到预先建立的第一缓存区，每一笔待处理密码数据存储到第一缓存区的一个区域中。

本实施例中的第一缓存区也由主控***创建，第一缓存区为按序执行的高速的缓冲区，根据FPGA芯片的特殊性，优选为先入先出的FIFO缓存区。当然，第一缓存区也可以是其他形式的缓冲区，只要第一缓存区为按序执行的缓冲区均在本实施例的保护范围内。

处理模块102，用于当所述第一缓存区中存储有待处理密码数据时，在按所述第一缓存区存储的先后顺序处理所述第一缓存区存储的待处理密码数据后，按处理的先后顺序将已处理密码数据存入预先建立的第二缓存区；

本实施例中，第一缓存区中可以存储单笔待处理密码数据或者多笔待处理密码数据，无论存储的是单笔的待处理密码数据还是多笔待处理密码数据，均按照存储的先后顺序将待处理密码数据发送给PCI密码卡中的密码运算相关部分进行运算。运算完成后，处理模块102同样按照处理的先后顺序将已处理的密码数据存入预先建立的第二缓存区，每一笔已处理密码数据存储到第二缓存区的一个区域中。

其中，第二缓存区也由主控***创建，第二缓存区为按序执行的高速的缓冲区，根据FPGA芯片的特殊性，优选为先入先出的FIFO缓存区。当然，第二缓存区也可以是其他形式的缓冲区，只要第二缓存区为按序执行的缓冲区均在本实施例的保护范围内。

反馈模块103，用于当所述第二缓存区中存储有已处理密码数据时，按所述第二缓存区存储的先后顺序向所述主机返回所述第二缓存区中的已处理密码数据。

本实施例中，第二缓存区中可以存储单笔已处理密码数据或者多笔已处理密码数据，无论存储的是单笔的已处理密码数据还是多笔已处理密码数据，反馈模块103按照存储的先后顺序将已处理密码数据发送给主机，以供主机的上层应用使用。

在一优选的实施例中，主动逻辑核还包括：轮询模块，用于定时对所述第一缓存区进行轮询，以确认所述第一缓存区中是否存储有所述待处理密码数据。

本实施例中，轮询模块定时对第一缓存区进行轮询，只要第一缓存区中存储有待处理密码数据，就按照存储的先后顺序将待处理密码数据发送给PCI密码卡中的密码运算相关部分进行运算，通过这种方式，进一步使得PCI密码卡的运算处理过程有序进行，提高处理速度。

本发明还提供一种主机，如图6所示，在一实施例中，该主机包括：

存储模块201，用于当启动多进程请求时，获取每一进程的待处理密码数据，按获取的先后顺序将所述待处理密码数据存储到预先创建的第一存储区；

本实施例中，当主机启动多进程请求时，主机中的驱动服务程序获取每一进程的待处理密码数据，然后按照请求的先后顺序将待处理密码数据存储到预先创建的第一存储区，每一笔待处理密码数据存储到第一存储区的一个区域中。

本实施例中，驱动服务程序启动时完成与PCI密码卡通讯的准备工作，准备工作包括相关的建立及初始化工作，如各相关信号量的初始化、缓冲区的初始化等。

本实施例中，第一存储区为按序执行的高速的存储区，优选为先入先出的环形存储区。当然，第一存储区也可以是其他形式的存储区，只要第一存储区为按序执行的存储区均在本实施例的保护范围内。

第一发送模块202，用于根据每一进程的请求分别生成对应的通知消息，发送所述通知消息至所述PCI密码卡；

本实施例中，主机根据每一进程的请求分别生成对应的通知消息，然后将通知消息发送给PCI密码卡，以告知PCI密码卡进入准备工作状态。

第二发送模块203，用于按存储的先后顺序发送所述第一存储区的待处理密码数据至所述PCI密码卡；

第二存储模块204，用于接收所述PCI密码卡经处理后返回的已处理密码数据，按接收的先后顺序将所述已处理密码数据存储到预先创建的第二存储区。

本实施例中，主机的驱动服务程序按照存储的先后顺序将第一存储区的待处理密码数据发送至PCI密码卡中，待处理密码数据经PCI密码卡运算处理后返回对应的已处理密码数据，主机接收已处理密码数据，然后按照接收的先后顺序存储到预先创建的第二存储区。

同上所述，第二存储区也为按序执行的高速的存储区，优选为先入先出的环形存储区。当然，第二存储区也可以是其他形式的存储区，只要第二存储区为按序执行的存储区均在本实施例的保护范围内。

本发明还提供一种***，如图7所示，该***包括PCI密码卡及主机，DIMM为主机部分，PCI/PCIE、FPGA及SF-MODULE为PCI密码卡部分；PCI/PCIE为PCI密码卡的接口，FPGA为PCI密码卡内的FPGA芯片，SF-MODULE为密码算法模块。PCI密码卡用于当接收到主机发送的多个通知消息时，根据通知消息分别获取主机中对应的待处理密码数据，并按接收的先后顺序将待处理密码数据存入预先建立的第一缓存区；当第一缓存区中存储有待处理密码数据时，在按第一缓存区存储的先后顺序处理第一缓存区存储的待处理密码数据后，按处理的先后顺序将已处理密码数据存入预先建立的第二缓存区；当第二缓存区中存储有已处理密码数据时，按第二缓存区存储的先后顺序向主机返回第二缓存区中的已处理密码数据；

主机用于当启动多进程请求时，获取每一进程的待处理密码数据，按获取的先后顺序将待处理密码数据存储到预先创建的第一存储区；根据每一进程的请求分别生成对应的通知消息，发送通知消息至PCI密码卡；按存储的先后顺序发送第一存储区的待处理密码数据至PCI密码卡；接收PCI密码卡经处理后返回的已处理密码数据，按接收的先后顺序将已处理密码数据存储到预先创建的第二存储区；

其中，第一缓存区、第二缓存区、第一存储区及第二存储区为按序执行的高速存储空间，优选地，第一缓存区与第二缓存区为FI FO缓存区，第一存储区及第二存储区为环形存储区。其中，第一缓存区与第一存储区的存储大小相对应，第二缓存区与第二存储区的存储大小相对应。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种PCI密码卡数据处理的方法，应用于所述PCI密码卡中，其特征在于，包括并行执行的步骤S1、S2及S3：

S1，当接收到主机发送的多个通知消息时，根据所述通知消息分别获取所述主机中对应的待处理密码数据，并按接收的先后顺序将所述待处理密码数据存入预先建立的第一缓存区；

S2，当所述第一缓存区中存储有待处理密码数据时，在按所述第一缓存区存储的先后顺序处理所述第一缓存区存储的待处理密码数据后，按处理的先后顺序将已处理密码数据存入预先建立的第二缓存区；

S3，当所述第二缓存区中存储有已处理密码数据时，按所述第二缓存区存储的先后顺序向所述主机返回所述第二缓存区中的已处理密码数据。

2.根据权利要求1所述一种PCI密码卡数据处理的方法，其特征在于，在所述步骤S2之前还包括：

S12，定时对所述第一缓存区进行轮询，以确认所述第一缓存区中是否存储有所述待处理密码数据。

3.根据权利要求1或2所述一种PCI密码卡数据处理的方法，其特征在于，所述第一缓存区及所述第二缓存区均为FIFO缓存区。

4.一种PCI密码卡数据处理的方法，应用于主机中，其特征在于，包括：

S10，当启动多进程请求时，获取每一进程的待处理密码数据，按获取的先后顺序将所述待处理密码数据存储到预先创建的第一存储区；

S20，根据每一进程的请求分别生成对应的通知消息，发送所述通知消息至所述PCI密码卡；

S30，按存储的先后顺序发送所述第一存储区的待处理密码数据至所述PCI密码卡；

S40，接收所述PCI密码卡经处理后返回的已处理密码数据，按接收的先后序将所述已处理密码数据存储到预先创建的第二存储区。

5.根据权利要求4所述一种PCI密码卡数据处理的方法，其特征在于，所述第一存储区及所述第二存储区均为环形存储区。

6.一种PCI密码卡，其特征在于，所述PCI密码卡包括主动逻辑核，所述主动逻辑核包括：

获取模块，用于当接收到主机发送的多个通知消息时，根据所述通知消息分别获取所述主机中对应的待处理密码数据，并按接收的先后顺序将所述待处理密码数据存入预先建立的第一缓存区；

处理模块，用于当所述第一缓存区中存储有待处理密码数据时，在按所述第一缓存区存储的先后顺序处理所述第一缓存区存储的待处理密码数据后，按处理的先后顺序将已处理密码数据存入预先建立的第二缓存区；

反馈模块，用于当所述第二缓存区中存储有已处理密码数据时，按所述第二缓存区存储的先后顺序向所述主机返回所述第二缓存区中的已处理密码数据。

7.根据权利要求6所述一种PCI密码卡，其特征在于，所述主动逻辑核还包括：轮询模块，用于定时对所述第一缓存区进行轮询，以确认所述第一缓存区中是否存储有所述待处理密码数据。

8.根据权利要求6或7所述一种PCI密码卡，其特征在于，所述第一缓存区及所述第二缓存区均为FIFO缓存区。

9.一种主机，其特征在于，包括：

存储模块，用于当启动多进程请求时，获取每一进程的待处理密码数据，按获取的先后顺序将所述待处理密码数据存储到预先创建的第一存储区；

第一发送模块，用于根据每一进程的请求分别生成对应的通知消息，发送所述通知消息至所述PCI密码卡；

第二发送模块，用于按存储的先后顺序发送所述第一存储区的待处理密码数据至所述PCI密码卡；

接收模块，用于接收所述PCI密码卡经处理后返回的已处理密码数据，按接收的先后顺序将所述已处理密码数据存储到预先创建的第二存储区。

10.根据权利要求9所述一种主机，其特征在于，所述第一存储区及所述第二存储区均为环形存储区。

11.一种***，其特征在于，所述***包括6-8任一项所述的PCI密码卡及9或10所述的主机；

其中，所述第一缓存区与所述第一存储区的存储大小相对应，所述第二缓存区与所述第二存储区的存储大小相对应。