CN105990482A - 发光元件及其制造方法 - Google Patents
发光元件及其制造方法 Download PDFInfo
- Publication number
- CN105990482A CN105990482A CN201610157415.9A CN201610157415A CN105990482A CN 105990482 A CN105990482 A CN 105990482A CN 201610157415 A CN201610157415 A CN 201610157415A CN 105990482 A CN105990482 A CN 105990482A
- Authority
- CN
- China
- Prior art keywords
- district
- deterioration
- group
- concave regions
- convex surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 230000006866 deterioration Effects 0.000 claims description 280
- 238000000034 method Methods 0.000 claims description 24
- 230000003287 optical effect Effects 0.000 claims description 8
- 238000003475 lamination Methods 0.000 claims description 7
- 235000008429 bread Nutrition 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 description 17
- 239000010980 sapphire Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 9
- 230000002542 deteriorative effect Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 210000001364 upper extremity Anatomy 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种发光元件及其制造方法，该发光元件包含：一基板，包含一上表面、一下表面、一第一侧表面连接上表面和下表面、一第一组劣化区，以及一第二组劣化区；以及一半导体叠层形成在基板的上表面，其中，第一侧表面包含一第一组凸面区以及一第一组凹面区，其中，第一组凸面区包含第一组劣化区，第一组凹面区包含第二组劣化区。
Description
技术领域
本发明涉及一种发光元件，特别是涉及包含亮度提升的发光元件。
背景技术
发光二极管(light emitting diode,LED)的发光原理在于当提供适当的电压予发光二极管时，电子可以与空穴在发光二极管内进行复合，以光的形式放出能量。因为发光二极管的发光原理与经由灯丝加热的白炽灯不同，因此又被称为冷光源。再者，发光二极管具有较佳的环境耐受度、更长的使用寿命、轻巧及便携性、以及较低的耗能让它被视为照明市场中光源的新世代产品。发光二极管的亮度增强以及制作工艺良率改善一直是该领域两大重点。
发明内容
本发明提供一种发光元件，包含：一基板，包含一上表面、一下表面、一第一侧表面连接上表面和下表面、一第一组劣化区，以及一第二组劣化区；以及一半导体叠层形成在基板的上表面，其中，第一侧表面包含一第一组凸面区以及一第一组凹面区，其中，第一组凸面区包含第一组劣化区，第一组凹面区包含第二组劣化区。
一种发光元件制造方法，包含步骤:提供一晶片；定义一预定切割区于晶片中；定义一预定切割面，其中预定切割面包含一第一侧，以及一第二侧相反于第一侧；施加一第一激光制作工艺用于形成一第一劣化区在预定切割面的第一侧于晶片中；施加一第二激光制作工艺用于形成一第二劣化区在预定切割面的第二侧于晶片中；以及提供一劈裂力用于分离晶片。
附图说明
图1A为本发明一实施例中制造发光元件的流程图；
图1B为本发明一实施例的晶片上视图；
图1C为图1B中部分晶片的放大上视图；
图1D～图1F为本发明一实施例中晶片的立体图；
图1G～图1H为本发明一实施例中晶片通过C方向的剖视图；
图1I(a)～图1I(c)为本发明一实施例中第一发光元件的立体图、第一发光元件的剖视图，以及第二发光元件通过A方向的剖视图；
图2A为本发明一实施例中制造发光元件的流程图；
图2B(a)～图2B(b)为本发明一实施例中第一发光元件的立体图及第二发光元件通过A方向的剖视图；
图2C为本发明一实施例中发光元件的扫描式电子显微镜(Scanning ElectronMicroscopy，SEM)部分放大立体图；
图2D为本发明一实施例中制造发光元件的流程图；
图3A～图3D为本发明实施例中四个发光元件的扫描式电子显微镜(SEM)侧面图；
图4A～图4B为本发明实施例中第一发光元件的立体图与通过A方向的剖视图；
图5A～图5B为本发明实施例中第一发光元件的立体图与通过A方向的剖视图。
符号说明
晶片2000、3000
第一发光元件2000’、3000’、4000’、5000’
第二发光元件2000”、3000”
预定切割区211R、311R
预定切割面211、311
预定切割线211a
晶片基板200
第一基板200’、300’、400’、500’
第二基板200”、300”
半导体叠层201
第一半导体叠层201’、301’、401’、501’
第二半导体叠层201”、301”、
第一半导体层2011
第二半导体层2012
第三半导体层2013
第一电极2014
第二电极2015
纵向方向A
厚度方向B
横向方向C
上表面200a、300a’
下表面200b、300b’
第一侧表面200c、300c、400c、500c
第二侧表面400c’、500c’
第一劣化区221、321、421、521
第二劣化区222、322、422、522
第三劣化区323、423、523
第四劣化区324、424、524
第五劣化区425、525
第六劣化区426、526
第七劣化区427、527
第八劣化区428、528
第一组劣化区320、420
第二组劣化区320’、420’
第三组劣化区430、530
第四组劣化区430’、530’
第一凹面区441、541
第一凸面区451、551
第二凹面区442、542
第二凸面区452、552
第三凹面区453、543
第三凸面区443、553
第四凹面区454、544
第四凸面区444、554
水平距离H、H’
垂直距离V
具体实施方式
本发明说明书为确保更好及更精确的解释，相同名称或相同索引号码在不同段落或图示出现时，首次定义后在说明书其他地方出现将具有相同或等同的意义。
本发明实施例中，一基板为含图案化结构的蓝宝石基板，基板的上表面为C面(0001)表面。基板具有100～300μm的厚度。基板也可包含材料选自于硅(Si)、碳化硅(SiC)、氮化镓(GaN)，以及砷化镓(GaAs)。一半导体叠层包含一第一半导体层、一第二半导体层，以及一主动层位于第一半导体层与第二半导体层之间。第一半导体层可为n型，第二半导体可为p型，主动层可为单异质结构(single heterostructure,SH)、双异质结构(doubleheterostructure,DH)、双面双异质结构(double-side double heterostructure,DDH)、多重量子阱结构(multi-quantum well structure,MQW)。半导体叠层的材料可包含硅(Si)、镓(Ga)、铝(Al)、铟(In)、氮(N)、磷(P)，以及砷(As)元素。第一电极与第二电极可置于半导体叠层或基板上，并且经由芯片焊接(die bonding)或导线焊接(wire bonding)方式连接到次载板(submount)上。次载板可进一步连接到外部电源上。在本发明实施例中，发光元件可包含发光二极管和激光二极管，但不仅限于此。光电元件包含光电二极管、太阳能电池、或半导体元件包含高电子迁移率晶体管(high electron mobility transistor,HEMT)、场效晶体管(field effect transistor,FET)或半导体集成电路，都可被包含在本发明实施例中。一激光可为一隐形激光，包含皮秒激光(picosecond laser)或飞秒激光(femtosecond laser)。在本发明一实施例中，一隐形激光的激发能量可为0.3～0.5千瓦(KW)。在本发明一实施例中，一激光制作工艺包含施以一激光光束聚焦在一物体上以于物件上进行包含标记、切割、雕刻或钻孔等流程。一劣化区包含经激光制作工艺处理的一区域。在本发明的实施例中，劣化区是在激光制作工艺中经由激光光束处理进而在结构上弱化或分解的区域。在本发明的实施例中，劣化区包含一在激光制作工艺中经由激光光束处理的粗化表面。在本发明一实施例中，劣化区可为不透明。一劈裂制作工艺包含一分离一整个物体，例如:晶片，至数个部分的制作工艺。在本发明一实施例中，劈裂制作工艺可为通过一劈裂力以机械锯切或切割所完成。劈裂力在劈裂制作 工艺中可来自机械锯齿机或钻石针头。实施例并不仅限于此，任何变化或替换能达成相同功能或结果者都包含在本发明内。
图1A～图1I(c)显示本发明第一实施例中一制造一第一发光元件2000’，以及一第二发光2000”的方法。如图1A所示，制造方法的步骤包含提供一晶片，施以一平台制作工艺，施以一第一激光制作工艺以形成一个或多个第一劣化区，施以一第二激光制作工艺以形成一个或多个第二劣化区，以及提供一劈裂力以分离晶片。详细的步骤描述如下:
图1B为一晶片2000的上视图，图1C为晶片2000的部分放大上视图，图1D为晶片2000的部分放大立体图。如图1B～图1D所示，在提供一晶片的步骤中，提供一晶片基板200包含一上表面200a以及一下表面200b，以形成一以外延成长的半导体叠层201。半导体叠层201以及晶片基板200构成晶片2000。半导体叠层201包含一第一半导体层2011、一主动层2012位于第一半导体层2011上，以及一第二半导体层2013位于主动层2012上。在另一实施例中，半导体叠层201可经由晶片转移技术形成在晶片基板200上。半导体叠层201以及晶片基板200可经由一中间层贴合，其中中间层包含例如胶或介电材料。在本实施例中，一第一电极2014形成在第一半导体层2011上，一第二电极2015形成在第二半导体层2013上。在另一实施例中，第一电极2014可位于晶片基板200的下表面200b上。晶片2000的形状并不仅限于圆形，形状或尺寸可以被本制作工艺方法所分离者都可被包含在本发明中。
在施以一平台制作工艺的步骤中，一部分的半导体叠层201可被移除以形成一个或多个沟槽201b以及包含半导体叠层201的平台。沟槽201b包含一底面。沟槽201b的底面以及一投影至晶片2000的下表面可定义为一预定切割区211R。平台制作工艺可在形成半导体叠层201后进行。如图1C～图1D所示，在平台制作工艺中，第二半导体层2013以及主动层2012可经由黄光显影制作工艺以及蚀刻制作工艺(如感应耦合等离子体离子(inductivelycoupled plasma,ICP))蚀刻后以移除部分结构，使部分第一半导体层2011露出并形成沟槽201b。在一实施例中，第一半导体层2011露出的表面为沟槽201b的底面，第一半导体层2011露出的表面以及其投影区被定义成一预定切割区211R。在另一实施例中，第一半导体层2011更可在平台制作工艺中被蚀刻至露出晶片基板以形成沟槽201b。如图1D所示，预定切割面211被 定义在两个半导体叠层201的平台之间。预定切割面211和沟槽201b的底面以及晶片200的剖面产生两个交界，此二交界可定义为预定切割线211a。在本实施例中，预定切割面211被定义在预定切割区211R的中间。换句话说，从上视图观之，预定切割线211a位于预定切割区211R也就是沟槽201b的底面的中间。从上视图观之，沟槽201b可形成在晶片2000的纵向方向A或/及横向方向C，预定切割区211R、预定切割面211，以及预定切割线211a从而被定义。多个沟槽201b可垂直交错遍布晶片2000，如图1B～图1D所示，多个发光单元因而被多个预定切割面211所定义出。如图1B所示，一晶片平边S可作为校准，沟槽201b通过对准晶片平边S于纵向方向A或横向方向C而形成。在实施例中，多个沟槽201b垂直且水平于晶片平边S。在另一实施例中，多个沟槽201b可斜向交错。预定切割区211R为一区域用以作为一缓冲区以确保半导体叠层201，特别是主动层2012，不会在劈裂制作工艺中受到损害。
预定切割区具有一宽度1～60μm。在实施例中，预定切割区211R具有一宽度20μm。在另一实施例中，一部分的晶片基板200可露出以形成沟槽201b，沟槽201b的一上部分具有一宽度24～30μm，预定切割区211R的一下部分为露出晶片基板200具有一宽度约为18-20μm。预定切割区211R可避免半导体叠层201在后续劈裂制作工艺中受到损害。
如图1E所示，在平台制作工艺步骤之后施以第一激光制作工艺步骤。在本实施例中，激发一激光光束并从上表面200a一侧进入预定切割区211R。激光光束的激光焦点位于晶片基板200的第一位置，可影响并改变晶片基板200的特性，例如晶片基板200的机械强度或透明度。经由激光光束处理以形成第一劣化区221于第一位置。在实施例中，第一位置位于预定切割区211R内的预定切割面211的第一侧。上表面200a至第一劣化区221的下缘可定义为第一深度。预定切割面211至第一劣化区221的中心可定义为第一距离。在实施例中，第一深度可为40μm，第一距离可为2μm。在另一实施例中，激光光束可从下表面200b侧激发进入，且下表面200b至第一劣化区221的上缘可被定义为第一深度。
图1G为多个第一劣化区221通过横向方向C的剖视图。在第一位置形成第一劣化区221后，激光焦点从第一位置，沿着纵向方向A、第一深度以及第一距离，位移至预定切割区211R的后续各个位置，并且反复实施第一 激光制作工艺以形成从剖面观之位于一第一垂直平面上的多个第一劣化区221。在实施例中，激光焦点可通过位移激光光束或晶片2000来沿着纵向方向A位移。
图1F显示第一实施例中施以一第二激光制作工艺以形成一个或多个第二劣化区222的步骤如下。如图1F所示，在施以第一激光制作工艺后，激光焦点可位移到位于预定切割面211的一第二侧相反于预定切割面211的第一侧的第二位置。激光光束从上表面200a侧激发进入，并聚焦于晶片基板200内的预定切割区211R的第二位置。通过激光光束处理，一第二劣化区222形成在第二位置。上表面200a至第二劣化区222的下缘可定义为第二深度。预定切割面211至第二劣化区222的中心可定义为第二距离。在实施例中，在厚度方向B，第二深度较第一深度深。第二距离与第一距离实质上相同。接着，激光焦点从第二位置，沿着纵向方向A、第二深度以及第二距离，位移至预定切割区211R的后续各个位置，并且反复实施第二激光制作工艺以形成从剖面观之位于一第二垂直平面上的多个第二劣化区222，如图1H所示。在实施例中，第二劣化区222的第二深度从上表面200a至第二劣化区下缘可为60μm，且第二劣化区222的第二距离从预定切割面211至第二劣化区中心可为2μm。
从图1F观之，第一劣化区221的中心至一通过第二劣化区222的中心的垂直线定义为一水平距离H，第一劣化区221的下缘至第二劣化区的下缘定义为一垂直距离V。在实施例中，水平距离H为4μm，垂直距离V为20μm。每一个第一劣化区221或第二劣化区222的长度为10μm。在一实施例中，水平距离H可为1μm～30μm，垂直距离V可为1μm～30μm。每一个第一劣化区221或第二劣化区222的长度为1μm～30μm。劣化区的长度可通过激光光束的脉冲时间与输出功率调整。在实施例中，第一劣化区221以及第二劣化区222，从剖面观之，分别位于第一垂直面和第二垂直面，换句话说，他们不在同一垂直平面上。第一劣化区221以及第二劣化区222位于预定切割面211的相反侧，以确保半导体叠层201，特别是主动层2012，在后续劈裂制作工艺中不会受到损害。
接着，如图1F～图1I(c)图所示，提供一劈裂力F，并施以于下表面200b上以分离晶片2000形成至少包含第一发光元件2000’以及第二发光元件2000”。在一实施例中，施予劈裂力F时对准在预定切割线211a。在另一 实施例中，提供劈裂力F从上表面200a侧，并施以于位于预定切割区211R内的沟槽201b的底面。
当施予劈裂力F在下表面200b时，晶片基板200被挤压且裂开，因而形成一个或多个第一裂面231。在一实施例中，于第一激光制作工艺与第二激光制作工艺形成第一劣化区221及第二劣化区222之时或之后，第一裂面231可根据晶片基板200的晶格结构自然形成。多个第一裂面231可延伸与连接分别位于第一劣化区221与第二劣化区222、第一劣化区221以及上表面200a，以及第二劣化区222以及下表面220b之间，以形成一实际切割面。在本实施例中，多个第一裂面231通过劈裂力F形成。通过一个交错激光制作工艺包含第一激光制作工艺与第二激光制作工艺，第一劣化区221以及第二劣化区222交错位于预定切割区的相反侧，使得一个或多个第一裂面与预定切割面211相交。交错激光制作工艺通过形成第一劣化区222在第一位置，且位移激光焦点到第二位置，借着位移激光光束或晶片2000一水平距离H与垂直距离V至第二劣化区222，可以确保在劈裂制作工艺中实际切割面不会延伸至预定切割区211R之外，以致损伤半导体叠层201，因而造成良率与元件可靠度。
如图1I(a)～图1I(c)所示，第一发光元件2000’以及第二发光元件2000”在劈裂制作工艺后形成。从图1I(a)观之，第一发光元件2000’包含一第一基板200’以及一第一半导体叠层201’形成在第一基板200’上，其中第一基板200’包含一上表面200a’，一下表面200b’，以及一第一侧表面200c连接上表面200a以及下表面200b’，第一半导体叠层201’形成在上表面200a’上。第一侧表面200c包含第一劣化区221、第二劣化区222以及第一裂面231连接第一劣化区221以及第二劣化区222。第一侧表面200c为其中一实际切割面。第一裂面231可分别延伸并连接第一劣化区221与上表面200a’之间，以及第二劣化区222与下表面200b’之间。如图1G、图1H、图1I(a)所示，第一劣化区221以及第二劣化区222位于不同的垂直平面上。第一侧表面200c包含一凹凸面。凹凸面包含一凹凸结构由第一劣化区221、第二劣化区222，以及第一裂面231所组成。凹凸结构包含一凸面区240以及一凹面区250。凸面区240由第一裂面231以及第一劣化区221所组成；凹面区250由第一裂面231以及第二劣化区222所组成。凸面区240的顶部至一穿过凹面区250底部的垂直线为一水平距离H’。在实施例中，凸面区240的顶部 为第一劣化区221，凹面区250的底部为第二劣化区222。水平距离H’与水平距离H实质上相同。在本实施例中，水平距离H’为4μm。在另一实施例中，水平距离H’可为1～30μm。经此凹凸结构，可提升第一发光元件2000’以及第二发光元件2000”的光摘出。第二发光元件2000”与第一发光元件2000’类似。第二发光元件2000”包含一第二基板200”以及一第二半导体叠层201”。第二基板200”包含一第二侧表面200c’，包含第一劣化区221、第二劣化区222，以及第一裂面231。第二发光元件2000”为第一发光元件2000’的互补。因此，第二发光元件2000”的一凹凸结构为第一发光元件2000’的相反。在本发明另一实施例中，凹凸结构可形成在第一基板200’以及第二基板200”的其他侧表面上。因此，本实施例中每一个发光元件2000’、2000”可包含四个具有凹凸结构的凹凸侧表面。发光元件2000’、2000”的形状并不限于矩形，形状像是方形、钻石型、三角形或六角形都可以被包含在本发明内。
图2A～图2C显示本发明第二实施例中一制造发光元件3000’以及3000”的方法。如图2A所示，在第二实施例中，与第一实施例相似，其步骤包含提供一晶片、施以一平台制作工艺、施以一第一激光制作工艺以形成一个或多个劣化区、施以一第二激光制作工艺以形成一个或多个劣化区、以及提供一劈裂力以分离晶片等。第二实施例的步骤还包含交错地施以一第三激光制作工艺以及一第四激光制作工艺。如同第一实施例，经由第一激光制作工艺与第二激光制作工艺，分别形成一个或多个第一劣化区321于一预定切割面311的一第一侧的一第一位置，以及形成一个或多个第二劣化区322于预定切割面311的一第二侧的一第二位置。第一位置和第二位置为激光焦点的位置。每一个第一劣化区321位于具有第一深度与第一距离的位置，其中第一深度定义为上表面300a’至第一劣化区321下缘的距离；第一距离定义为预定切割面311至第一劣化区321中心的距离。每一个第二劣化区322位于具有第二深度与第二距离的位置，其中第二深度定义为上表面300a’至第二劣化区322下缘的距离，以及第二距离定义为预定切割面311至第二劣化区322中心的距离。第一劣化区321以及第二劣化区322形成在预定切割面311的相反侧。
在施以第二激光制作工艺步骤后，激光焦点可被位移到与第一劣化区321相同的预定切割面311的第一侧。激光光束从上表面300a侧激发，并聚 焦在劈裂制作工艺前原先为一第一基板300’以及一第二基板300”的一晶片基板内的一第三位置。第三位置位于预定切割面311的第一侧并且相反于第二位置以及第二劣化区322，通过激光光束处理，在第三位置形成一个第三劣化区323。在实施例中，第三深度定义为上表面300a’至第三劣化区323下缘的距离，其在厚度方向B较第一劣化区的第一深度以及第二劣化区的第二深度深；第三距离定义为预定切割面311至第三劣化区323中心的距离，与预定切割面311至第一劣化区321中心的第一距离大致上相同。
在实施例中，第三深度是从上表面300a’至第三劣化区323的下缘可为80μm，第三距离可为2μm。在一实施例中，当激光光束从下表面300b’侧激发进入时，第三深度可计算自下表面300b’至第三劣化区323的上缘。
在施以第三激光制作工艺步骤后，激光焦点可位移至与第二劣化区322同侧的预定切割面311的第二侧。激光光束从上表面300a’侧激发进入，并聚焦在晶片基板内的一第四位置。第四位置位于预定切割面311的第二侧且相反于第三位置以及第三劣化区323。经由激光光束处理，在第四位置形成一第四劣化区324。在实施例中，第四深度定义为上表面300a’至第四劣化区324的下缘的距离，其在厚度方向B较第一劣化区321、第二劣化区322及第三劣化区323的深度深；第四距离定义为预定切割面311至第四劣化区324中心的距离，与预定切割面311至第二劣化区322中心的第二距离大致上相同。
在实施例中，第四深度是从上表面300a’至第四劣化区324的下缘可为100μm，第四距离可为2μm。在一实施例中，当激光光束从下表面300b’侧激发进入时，第四深度可计算自下表面300b’至第四劣化区324的上缘。
从图2B观之，在分离第一、第二发光元件3000’、3000”之前，一水平距离H可定义为第一劣化区321中心至穿过第二劣化区322中心的垂直线的距离，或是第三劣化区323中心至穿过第四劣化区324中心的垂直线的距离。一垂直距离V可定义为第一劣化区321下缘至第二劣化区322下缘的距离、第二劣化区322下缘至第三劣化区323下缘的距离，或是第三劣化区323下缘至第四劣化区324下缘的距离。在实施例中，水平距离H为4μm，垂直距离V为20μm。劣化区的长度为10μm。在一实施例中，水平距离H可为1μm～30μm，垂直距离V可为1μm～30μm。劣化区的长度可为1μm～30μm。劣化区的长度可由激光光束的脉冲时间与输出功率控制。在本实施例 中，第一劣化区321与第三劣化区323在第一垂直平面上，第二劣化区322与第四劣化区324在第二垂直平面上。因此，第一劣化区321、第二劣化区322、第三劣化区323以及第四劣化区324交错位于预定切割面311的相反侧，以确保半导体叠层301’、301”不会在后续劈裂制作工艺中受到损害。
接着，劈裂制作工艺与第一实施例相同，提供一劈裂力并挤压在晶片基板的下表面上以分离晶片形成至少包含第一发光元件3000’以及第二发光元件3000”。
如图2B(a)～图2B(b)所示，在劈裂制作工艺后形成第一发光元件3000’以及第二发光元件3000”。如图2B(a)观之，第一发光元件3000’包含一第一基板300’以及一第一半导体层301’形成在第一基板300’上，其中第一基板300’包含一上表面300a’、一下表面300b’以及一第一侧表面300c连接上表面300a’以及下表面300b’，第一半导体叠层301’形成在上表面300a’上。第一侧表面300c包含第一劣化区321、第二劣化区322、第三劣化区323、第四劣化区324，以及第一裂面331延伸并连接第一劣化区321与第二劣化区322、第二劣化区322与第三劣化区323，以及第三劣化区323与第四劣化区324。第一劣痕331可延伸并连接第一劣化区321与上表面300a’，以及第四劣化区324与下表面300b’。第一劣化区321以及第三劣化区323在第一垂直面上，第二劣化区322以及第四劣化区324在第二垂直面上。第一垂直面不同于第二垂直面。第一侧表面300c包含一凹凸表面，凹凸表面包含一凹凸结构具有至少一凸面区与一凹面区，由第一劣化区321、第二劣化区322、第三劣化区323、第四劣化区324，以及第一裂面331所组成。一个或多个第一劣化区321以及一个或多个第三劣化区323形成在凸面区的顶部。一个或多个第二劣化区322以及一个或多个第四劣化区324形成在凹面区的底部。由此凹凸结构，第一发光元件3000’的光摘出得以提升。第二发光元件3000”与第一发光元件3000’相似。第二发光元件3000”包含一第二基板300”以及一第二半导体叠层301”。第二基板300”包含一第二侧表面300c’包含第一劣化区321、第二劣化区322、第三劣化区323、第四劣化区324，以及第一裂面331。第二发光元件3000”为第一发光元件3000’的互补。因此，第二发光元件3000”的一凹凸结构与第一发光元件3000’相反。在本发明其他实施例中，凹凸结构可以形成在第一基板300’以及第二基板300”的其他侧表面上。因此，第二实施例中每一个发光元件3000’、3000”都可以包含具有凹 凸结构的四个凹凸侧表面。发光元件3000’、3000”的形状不仅限于矩形，形状像是方形、钻石型、三角形或是六角形都可以被包含在本发明内。
在另一实施例中，施以第一激光制作工艺、第二激光制作工艺、第三激光制作工艺以及第四激光制作工艺等步骤的顺序可以互相交换。
图2C为第二实施例中发光元件3000’的部分放大立体图的SEM图。如图2C所示，发光元件3000’包含第一基板300’、第一半导体叠层301’、第一劣化区321、第二劣化区322、第三劣化区323以及第四劣化区324。发光元件3000’包含多个凹凸侧表面。凹凸侧表面包含多个凹凸结构可提升发光元件3000’的光摘出。
在另一实施例中包含不同制作工艺，如图2D所示，激光可为多光束激光，像是双光束激光或单光束激光结合分光器，在同一时间以同一激光制作工艺形成多个劣化区，进而提升激光制作工艺的效率。因此，通过多光束激光，第一组劣化区320可在同一时间、同一第一激光制作工艺形成在预定切割区311的第一侧。通过多光束激光，第二组劣化区320’可在同一时间、同一第一激光制作工艺形成在预定切割区311的第一侧。在实施例中，如图2D所示，第一组劣化区320包含第一劣化区321以及第三劣化区323，第二组劣化区320’包含第二劣化区322以及第四劣化区324。在一实施例中，第一组劣化区320可以仅包含第一劣化区321或第三劣化区323其中之一，第二组劣化区320’可以仅包含第二劣化区322或第四劣化区324其中之一。
图3A～图3D显示四个发光元件的SEM侧面图。四个发光元件都采激光制作工艺方法形成。在实施例中，四个发光元件为以氮化镓为基础且包含蓝宝石基板的发光二极管。如图3A所示，一发光二极管A是使用纳秒激光(nanosecond laser)的激光制作工艺所形成。发光二极管A中，其蓝宝石基板的厚度约为120μm。纳秒激光光束从蓝宝石基板的上表面激发进入以分离蓝宝石基板。经过激光制作工艺后，蓝宝石基板的一侧表面包含一粗化区从上表面延伸一深度，蓝宝石基板的另一侧表面为实质上平坦。如图3B所示，一发光二极管B是使用皮秒激光(picosecond laser)的双光束激光(dual-beam laser)制作工艺形成。在发光二极管B中，其蓝宝石基板的厚度约为120μm。皮秒激光光束从蓝宝石基板的下表面激发进入，在蓝宝石基板的侧表面于同一垂直平面上形成多个第一和第二劣化区。此部分的侧表面，在介于上表面与第一劣化区之间、第一劣化区与第二劣化区之间，以及第二劣化区与下表 面之间为平坦。如图3C所示，一发光二极管C是使用皮秒激光(picosecond laser)的双光束激光(dual-beam laser)制作工艺形成。在发光二极管B中，其蓝宝石基板的厚度约为200μm。皮秒激光光束从蓝宝石基板的下表面激发进入，类似于发光二极管B，多个第一和第二劣化区形成在蓝宝石基板的侧表面于同一垂直平面上。其中一差异点在于侧表面，发光二极管C侧表面介于上表面与第一劣化区之间的距离大于发光二极管B侧表面介于上表面与第一劣化区之间的距离。如图3D所示，一发光二极管D是使用本发明一实施例中的交错激光制作工艺。在发光二极管D中，其蓝宝石基板厚度约为200μm。在经过交错激光制作工艺后，蓝宝石基板的侧表面包含多个第一、第二、第三及第四劣化区形成在蓝宝石基板的侧表面。蓝宝石基板包含一凹凸表面包含多个凹凸结构。四个劣化区组成凹凸结构。在120mA电流注入下，发光二极管A、B、C、D的输出功率分别为132.14、134.70、136.23以及139.11mW。在顺向电压特性上，此四个发光二极管没有太大的变化。相较于发光二极管A，发光二极管B、C、D的光强度分别提升1.94％、3.10％以及5.28％。光强度提升归因于侧表面面积的增加以及侧表面的粗化区，特别是经由交错激光制作工艺形成的凹凸结构。
图4A～图4B显示本发明第三实施例的一第一发光元件4000’。如图4A所示，第一发光元件4000’包含一第一基板400’、一半导体叠层401’、一第一侧表面400c，以及一第二侧表面400c’。第一侧表面包含一第一组劣化区420、一第二组劣化区420’，以及多个第一裂面431延伸并连接第一组劣化区420以及第二组劣化区420’。第一组劣化区420包含第一劣化区421以及第三劣化区423形成在一第一垂直平面。第二组劣化区420’包含第二劣化区422以及第四劣化区424形成在一第二垂直平面。第二侧表面400c’包含一第三组劣化区430、一第四组劣化区430’，以及多个第二裂面432延伸并连接第三组劣化区430以及第四组劣化区430’。第三组劣化区430包含第五劣化区425以及第七劣化区427形成在一第三垂直平面。第四组劣化区430’包含第六劣化区426以及第八劣化区428形成在一第四垂直平面。在实施例中，如图4A与图4B所示，第一侧表面400c包含一第一凹凸表面。第一凹凸表面包含一第一凹凸结构。第二侧表面400c’包含一第二凹凸表面，第二凹凸表面具有一第二凹凸结构。第一凹凸结构包含一第一组凹面区以及一第一组凸面区。第二凹凸结构包含一第二组凹面区以及一第二组凸面区。第一组凹 面区包含一第一凹面区441以及一第二凹面区442，第一组凸面区包含一第一凸面区451以及一第二凸面区452。第一凹面区441的底部包含一个或多个第一劣化区421，第一凸面区451的顶部包含一个或多个第二劣化区422。第二凹面区442的底部包含一个或多个第三劣化区423，第二凸面区452的顶部包含一个或多个第四劣化区424。第二组凸面区包含一第三凸面区443以及一第四凸面区444，第二组凹面区包含一第三凹面区453以及一第四凹面区454。第三凸面区443的顶部包含一个或多个第五劣化区425，第三凹面区453的底部包含一个或多个第六劣化区426。第四凸面区444的顶部包含一个或多个第七劣化区427，第四凹面区454的底部包含一个或多个第八劣化区428。四个劣化区421-424以及第一裂面431组成第一凹凸结构形成于第一侧表面400c。四个劣化区425-428以及第二裂面432组成第二凹凸结构形成于第二侧表面400c’。第一侧表面400c以及第二侧表面400c’为凹凸表面。在本实施例中，第一凸面区451以及第三凹面区453为共平面，第一凹面区441以及第三凸面区443为共平面，第二凸面区452以及第四凹面区454为共平面，第二凹面区442以及第四凸面区444为共平面。
激光制作工艺以及劈裂制作工艺是使用类似第一或第二实施例的制作工艺。在实施例中，如图4A所示，第一组劣化区420是在同一水平面上对准第三组劣化区430，第二组劣化区420’是在同一水平面上对准第四组劣化区430’。第一侧表面400c的四个劣化区421-424分别在同一水平面上对准第二侧表面400c’的四个劣化区425-428。
同样在图4A，第一组劣化区420以及第四组劣化区430’分别位于第一侧表面400c及第二侧表面400c’的凹面区。第二组劣化区420’以及第三组劣化区430分别位于第一侧表面400c及第二侧表面400c’的凸面区。
在本实施例中，第一侧表面400c以及第二侧表面400c’可形成在第一基板400’的其他侧表面上。因此，本实施例中第一发光元件4000’可包含四个侧表面，每一个侧表面包含第一侧表面400c或第二侧表面400c’的表面形状。第一发光元件4000’的形状并不仅限于矩形，形状像是方形、钻石型、三角形或六角形也可包含在本发明中。
图5A～图5B显示本发明第四实施例中一第一发光元件5000’。如图5A所示，第一发光元件5000’可包含一第一基板500’、一第一半导体叠层501’、一第一侧表面500c，以及一第二侧表面500c’。第一侧表面500c包含一第一 组劣化区520、一第二组劣化区520’，以及多个第一裂面531延伸并连接第一组劣化区520以及第二组劣化区520’。第一组劣化区520包含一第一劣化区521以及一第三劣化区523形成在一第一垂直平面。第二组劣化区520’包含一第二劣化区522以及一第四劣化区524形成在一第二垂直平面。第二侧表面500c’包含一第三组劣化区530、一第四组劣化区530’，以及多个第二裂面532延伸并连接第三组劣化区530以及第四组劣化区530’。第三组劣化区530包含一第五劣化区525以及一第七劣化区527形成在一第三垂直平面。第四组劣化区530’包含一第六劣化区526以及一第八劣化区528形成在一第四垂直平面。在实施例中，如图5A～图5B所示，第一侧表面500c包含一第一凹凸表面。第一凹凸表面包含一第一凹凸结构。第二侧表面500c’包含一第二凹凸表面包含一第二凹凸结构。第一凹凸结构包含一第一组凹面区以及一第一组凸面区。第二凹凸结构包含一第二组凹面区以及一第二组凸面区。第一组凹面区包含一第一凹面区541以及一第二凹面区542，第一组凸面区包含一第一凸面区551以及一第二凸面区552。第一凹面区541的底部包含一个或多个第一劣化区521，第一凸面区551的顶部包含一个或多个第二劣化区522。第二凹面区542的底部包含一个或多个第三劣化区523，第二凸面区552的顶部包含一个或多个第四劣化区524。第二组凹面区包含一第三凹面区543以及一第四凹面区544，第二组凸面区包含一第三凸面区553以及一第四凸面区554。第三凹面区543的底部包含一个或多个第五劣化区525，第三凸面区553的顶部包含一个或多个第六劣化区526。第四凹面区544的底部包含一个或多个第七劣化区527，第四凸面区554的顶部包含一个或多个第八劣化区528。四个劣化区521-524以及第一裂面531组成第一侧表面500c的凹凸结构。四个劣化区525-528以及第二裂面532组成第二侧表面500c’的凹凸结构。第一侧表面500c以及第二侧表面500c’为凹凸表面。在本实施例中，第一凸面区551以及第三凸面区553为共平面，第一凹面区541以及第三凹面区543为共平面，第二凸面区552以及第四凸面区554为共平面，第二凹面区542以及第四凹面区544为共平面。
激光制作工艺以及劈裂制作工艺是使用类似第一或第二实施例的制作工艺。在实施例中，如图5A所示，第一组劣化区520是在同一水平面上对准第三组劣化区530，第二组劣化区520’是在同一水平面上对准第四组劣化区530’。第一侧表面500c的四个劣化区521-524分别对准第二侧表面500c’ 的四个劣化区525-528形成在同一水平面上。
同样在图5A，第一组劣化区520以及第三组劣化区530分别位于第一侧表面500c及第二侧表面500c’的凹面区。第二组劣化区520’以及第四组劣化区530’分别位于第一侧表面500c及第二侧表面500c’的凸面区。
在本实施例中，第一侧表面500c以及第二侧表面500c’可形成在第一基板500’的其他侧表面上。因此，本实施例中第一发光元件5000’可包含四个侧表面，每一个侧表面包含第一侧表面500c或第二侧表面500c’的表面形状。第一发光元件5000’的形状并不仅限于矩形，形状像是方形、钻石型、三角形或六角形也可包含在本发明中。
本发明实施例及其优点已说明于前述，任何在不违背本发明实施例的精神与范围或牺牲其所有材料的优点下，均可对实施例进行变化。
Claims (10)
1.一种发光元件，包含：一基板，包含一上表面、一下表面、一第一侧表面连接该上表面和该下表面、一第一组劣化区，以及一第二组劣化区；以及一半导体叠层形成在该基板的该上表面，其中，该第一侧表面包含一第一组凸面区以及一第一组凹面区，其中，该第一组凸面区包含一第一组劣化区，该第一组凹面区包含一第二组劣化区。
2.如权利要求1所述的发光元件，其中该第一组劣化区包含一个或多个第一劣化区，该第二组劣化区包含一个或多个第二劣化区；其中该第一组凸面区包含一具有一顶部的第一凸面区，该第一组凹面区包含一具有一底部的第一凹面区，其中该第一凸面区的顶部包含该一个或多个第一劣化区，以及该第一凹面区的底部包含该一个或多个第二劣化区。
3.如权利要求2所述的发光元件，其中该第一组劣化区还包含一个或多个第三劣化区，该第二组劣化区还包含一个或多个第四劣化区；其中该第一组凸面区还包含一有一顶部的第二凸面区，该第一组凹面区还包含一具有一底部的第二凹面区，其中该第二凸面区的顶部包含该一个或多个第三劣化区，该第二凹面区的底部包含该一个或多个第四劣化区。
4.如权利要求3所述的发光元件，其中该基板还包含一第二侧表面相反于该第一侧表面，并且连接该上表面以及该下表面，一第三劣化区，以及一第四劣化区；其中该第二侧表面包含一第二组凸面区以及一第二组凹面区，其中该第二组凸面区包含该第三组劣化区，以及该第二组凹面区包含该第四组劣化区。
5.如权利要求4所述的发光元件，其中该第二组凸面区包含一有一顶部的第三凸面区，该第二组凹面区包含一有一底部的第三凹面区，其中该第三组劣化区包含该一个或多个第五劣化区，该第四组劣化区包含一个或多个第六劣化区，其中该第三凸面区的顶部包含该一个或多个第五劣化区，该第三凹面区的底部包含该一个或多个第六劣化区。
6.如权利要求5所述的发光元件，其中该第二组凸面区包含一有一顶部的第四凸面区，该第二组凹面区包含一有一底部的第四凹面区，其中第三组劣化区还包含一个或多个第七劣化区，该第四组劣化区还包含一个或多个第八劣化区，其中该第四凸面区的顶部包含一个或多个第七劣化区，该第四凹面区的底部包含一个或多个第八劣化区。
7.如权利要求6所述的发光元件，其中该第一凸面区以及该第三凹面区为共平面，该第一凹面区以及该第三凸面区为共平面，该第二凸面区以及该第四凹面区为共平面，以及该第二凹面区以及该第四凸面区为共平面；或该第一凸面区以及该第三凸面区为共平面，该第一凹面区以及该第三凹面区为共平面，该第二凸面区以及该第四凸面区为共平面，以及该第二凹面区以及该第四凹面区为共平面。
8.一种制造一发光元件的制造方法，包含步骤:
提供一晶片；
定义一预定切割区于该晶片内；
定义一预定切割面，其中该预定切割面包含一第一侧以及一第二侧相反于该第一侧；
施以一第一激光制作工艺以形成一第一劣化区在该预设切割面的该第一侧于该晶片内；
施以一第二激光制作工艺以形成一第二劣化区在该预设切割面的该第二侧于该晶片内；以及
提供一劈裂力以分离该晶片。
9.如权利要求8所述的制造方法，还包含一步骤施以一平台制作工艺，其中该平台制作工艺形成一沟槽于该晶片内，该沟槽包含一第一底面，该晶片包含一第二底面，该预定切割区包含一投影区从该第一底面至该第二底面于该晶片内，其中该预定切割面与该沟槽的该第一底面具有一交界定义为一预定切割线，该劈裂力施加在该预定切割线上。
10.如权利要求8所述的制造方法，其中在该第一激光制作工艺中，一激光光束的一激光焦点位于该预定切割区的一第一位置，在该第二激光制作工艺中，该激光光束的该激光焦点位于该预定切割区的一第二位置；其中，通过移动该激光光束或该晶片，移动该激光焦点从该第一位置至该第二位置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562135447P | 2015-03-19 | 2015-03-19 | |
| US62/135,447 | 2015-03-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105990482A true CN105990482A (zh) | 2016-10-05 |
Family
ID=56925613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610157415.9A Pending CN105990482A (zh) | 2015-03-19 | 2016-03-18 | 发光元件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20160276535A1 (zh) |
| CN (1) | CN105990482A (zh) |
| TW (1) | TW201705528A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630743A (zh) * | 2017-03-21 | 2018-10-09 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967815A (zh) * | 2005-11-16 | 2007-05-23 | 株式会社电装 | 晶片产品及其处理方法 |
| CN1967805A (zh) * | 2005-11-16 | 2007-05-23 | 株式会社电装 | 半导体器件和半导体基板切分方法 |
| CN101071790A (zh) * | 2006-05-12 | 2007-11-14 | 松下电器产业株式会社 | 半导体衬底和半导体器件以及该半导体器件的制造方法 |
| CN101083292A (zh) * | 2006-05-31 | 2007-12-05 | 丰田合成株式会社 | 半导体发光器件以及用于分离半导体发光器件的方法 |
| US8518730B2 (en) * | 2010-09-30 | 2013-08-27 | Disco Corporation | Sapphire wafer dividing method |
| US20150064824A1 (en) * | 2013-09-04 | 2015-03-05 | Disco Corporation | Optical device and manufacturing method therefor |
| CN104795478A (zh) * | 2014-01-21 | 2015-07-22 | 株式会社迪思科 | 光器件及光器件的加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7838331B2 (en) * | 2005-11-16 | 2010-11-23 | Denso Corporation | Method for dicing semiconductor substrate |
| US20070298529A1 (en) * | 2006-05-31 | 2007-12-27 | Toyoda Gosei, Co., Ltd. | Semiconductor light-emitting device and method for separating semiconductor light-emitting devices |
| WO2015010706A1 (de) * | 2013-07-23 | 2015-01-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren und vorrichtung zur trennung eines flachen werkstücks in mehrere teilstücke |
-
2016
- 2016-03-18 CN CN201610157415.9A patent/CN105990482A/zh active Pending
- 2016-03-18 TW TW105108599A patent/TW201705528A/zh unknown
- 2016-03-18 US US15/074,193 patent/US20160276535A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1967815A (zh) * | 2005-11-16 | 2007-05-23 | 株式会社电装 | 晶片产品及其处理方法 |
| CN1967805A (zh) * | 2005-11-16 | 2007-05-23 | 株式会社电装 | 半导体器件和半导体基板切分方法 |
| CN101071790A (zh) * | 2006-05-12 | 2007-11-14 | 松下电器产业株式会社 | 半导体衬底和半导体器件以及该半导体器件的制造方法 |
| CN101083292A (zh) * | 2006-05-31 | 2007-12-05 | 丰田合成株式会社 | 半导体发光器件以及用于分离半导体发光器件的方法 |
| US8518730B2 (en) * | 2010-09-30 | 2013-08-27 | Disco Corporation | Sapphire wafer dividing method |
| US20150064824A1 (en) * | 2013-09-04 | 2015-03-05 | Disco Corporation | Optical device and manufacturing method therefor |
| CN104795478A (zh) * | 2014-01-21 | 2015-07-22 | 株式会社迪思科 | 光器件及光器件的加工方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630743A (zh) * | 2017-03-21 | 2018-10-09 | 东芝存储器株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201705528A (zh) | 2017-02-01 |
| US20160276535A1 (en) | 2016-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6047989B2 (ja) | 半導体発光素子及びその製造方法 | |
| CN102233479B (zh) | 激光处理方法和激光处理设备 | |
| KR101259483B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| US10340413B2 (en) | Semiconductor light emitting element | |
| JP2007087973A (ja) | 窒化物半導体素子の製法およびその方法により得られる窒化物半導体発光素子 | |
| US9966498B2 (en) | Method for manufacturing light-emitting element | |
| US20040115845A1 (en) | Light-emitting diode and the manufacturing method of the same | |
| JP7222991B2 (ja) | 半導体発光素子の製造方法 | |
| US8697463B2 (en) | Manufacturing method of a light-emitting device | |
| KR20080030404A (ko) | 발광 다이오드 칩 제조방법 | |
| JP2021504933A5 (zh) | ||
| CN105990482A (zh) | 发光元件及其制造方法 | |
| CN106981553B (zh) | 发光元件及其制造方法 | |
| US20150076540A1 (en) | Nitride semiconductor light emitting device | |
| US10418513B2 (en) | Compound semiconductor device and method of fabricating the same | |
| JP2012043863A (ja) | Ｌｅｄデバイスチップの製造方法 | |
| JP2009032795A (ja) | 窒化物半導体発光素子の製造方法 | |
| KR20100054594A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| JP2005175291A (ja) | 半導体発光素子およびその製造方法 | |
| KR20120031344A (ko) | 발광 다이오드 칩 및 그 제조 방법 | |
| JP2020141051A (ja) | 発光装置及びその製造方法 | |
| KR20070117808A (ko) | 발광 다이오드 칩 제조방법 | |
| TW201320383A (zh) | 半導體發光元件及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161005 |
|
| WD01 | Invention patent application deemed withdrawn after publication |