CN105990216A - 互连结构的形成方法 - Google Patents

Abstract

一种互连结构的形成方法，包括：提供衬底，在所述衬底上形成介质层；在所述介质层上依次形成停止层和牺牲层；在所述牺牲层、停止层和介质层内形成第一开口；在所述第一开口的侧壁和底部形成功能膜层，形成功能膜层的工艺包括物理气相沉积；在所述形成有所述功能膜层的第一开口内填充介质材料；去除所述牺牲层；去除所述介质材料，形成第二开口；向所述第二开口内填充导电材料，以形成插塞。本发明所提供的形成方法减少了插塞中形成的空腔，提高了形成插塞的质量，提高了器件制造的良品率。

Description

互连结构的形成方法

技术领域

本发明涉及半导体制造领域，特别涉及一种互连结构的形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小。

参考图1至图2，示出了现有技术一种互连结构形成方法的示意图。

如图1所示，首先提供衬底10，在衬底10上形成介质层20。在所述介质层20内形成开口30。在所述开口30的底部以及侧壁依次形成阻挡层41、粘附层42和种子层51。

如图2所示，向所述开口中30填充导电材料。然后通过化学机械研磨(Chemical Mechanical Polishing，CMP)的方式去除多余的导电材料，保留在开口30中的导电材料构成插塞50a。

然而，采用现有技术形成互连结构中，插塞50a中容易出现空洞。

发明内容

本发明解决的问题是提供一种互连结构的形成方法，以减少插塞中的空洞。

为解决上述问题，本发明提供一种互连结构的形成方法，包括如下步骤：

提供衬底，在所述衬底上形成介质层；

在所述介质层上依次形成停止层和牺牲层；

在所述牺牲层、停止层和介质层内形成第一开口；

在所述第一开口的侧壁和底部形成功能膜层，形成功能膜层的工艺包括物理气相沉积；

在所述形成有所述功能膜层的第一开口内填充介质材料；

去除所述牺牲层；

去除所述介质材料，形成第二开口；

向所述第二开口内填充导电材料，以形成插塞。

可选的，所述停止层的材料为四氧乙基硅酸盐、氮化硅、氮氧化硅中的一种或几种。

可选的，所述牺牲层材料为低K介质材料。

可选的，所述牺牲层材料为含碳的氧化硅。

可选的，所述停止层厚度为2-50nm。

可选的，所述牺牲层厚度为10-100nm。

可选的，形成功能膜层的步骤包括：在所述第一开口侧壁和底部依次形成阻挡层、粘附层和种子层。

可选的，所述阻挡层的材料为氮化钽，所述粘附层材料为钽。

可选的，在所述第一开口侧壁和底部依次形成阻挡层、粘附层和种子层的步骤包括：在所述第一开口侧壁上形成第一阻挡层；在所述第一开口侧壁的第一阻挡层上以及所述第一开口的底部形成第二阻挡层；在所述第二阻挡层表面覆盖粘附层；在所述粘附层表面覆盖种子层。

可选的，形成第一阻挡层的步骤包括：采用原子层沉积的方式在所述开口侧壁形成第一阻挡层。

可选的，所述第一阻挡层的厚度在到范围内。

可选的，形成第二阻挡层的步骤包括：采用物理气相沉积的方式在所述第一开口侧壁的第一阻挡层上以及所述第一开口的底部形成第二阻挡层。

可选的，所述第二阻挡层的厚度在到范围内。

可选的，形成粘附层的步骤包括：采用物理气相沉积的方式在所述阻挡层上形成粘附层。

可选的，所述粘附层的厚度在到范围内。

可选的，导电材料为铜，所述种子层为铜种子层。

可选的，所述种子层厚度在到范围内。

可选的，去除所述牺牲层的步骤包括：采用化学机械研磨的方式去除所述牺牲层，使剩余的介质材料与所述停止层齐平。

可选的，所述介质材料为碳掺杂的氧化硅。

可选的，所述向所述第二开口内填充导电材料以形成插塞的步骤之后，所述形成方法还包括对所述插塞进行退火处理。

与现有技术相比，本发明的技术方案具有以下优点：

通过在介质层上形成停止层和牺牲层。在所述牺牲层、所述停止层和所述介质层内形成开口，开口贯穿所述牺牲层和所述停止层；之后在开口内依次形成阻挡层、粘附层和种子层；在填充导电材料形成插塞之前，去除所述牺牲层。去除所述牺牲层的同时，也去除了开口上端所形成的所述阻挡层、所述粘附层和所述种子层，扩大了所述开口，有利于向开口内填充导电材料，避免了由于开口过小，而在插塞内部形成空腔，提高形成的插塞的质量，提高了器件制造的良品率。

附图说明

图1和图2是现有技术一种互连结构形成方法的示意图；

图3是现有技术由于收口现象在插塞中形成空洞的示意图；

图4至图10是本发明所提供互连结构形成方法的示意图。

具体实施方式

由背景技术可知，现有技术形成的互连结构中，形成的插塞容易出现空洞的问题，结合互连结构的形成过程分析空洞出现的原因：如1所示，在介质层中形成开口之后，在向开口内填充导电材料之前，还需要在开口的侧壁和底部形成阻挡层41、粘附层42和种子层51。现有技术中通过物理气相沉积(Physical Vapor Deposition，PVD)的工艺形成阻挡层41、粘附层42和种子层51。

如图3所示，由于现有技术中PVD工艺的台阶覆盖性较差，在形成阻挡层41a、粘附层42a和种子层51a的时候，会出现收口现象，即在开口上部形成所述阻挡层41a、所述粘附层42a和所述种子层51a时会形成凸出于所述开口侧壁的凸起70。由于所述凸起70的形成，因此在向开口内填充导电材料形成插塞50b的时候，导电材料较难进入开口内部，从而在开口还未填满时凸起70处已被完全填充满，进而在插塞50b内部形成空腔90。所述空腔90的存在容易使插塞50b的导电性能、机械强度受到影响，降低了器件制造的良品率。

为解决所述技术问题，本发明提供一种互连结构的形成方法，包括如下步骤：

提供衬底，在所述衬底上形成介质层；在所述介质层上依次形成停止层和牺牲层；在所述牺牲层、停止层和介质层内形成第一开口；在所述第一开口的侧壁和底部形成功能膜层，形成功能膜层的工艺包括物理气相沉积；在所述形成有所述功能膜层的第一开口内填充介质材料；去除所述牺牲层；去除所述介质材料，形成第二开口；向所述第二开口内填充导电材料，以形成插塞。

本发明通过在介质层之上形成牺牲层和停止层，加高所述第一开口侧墙的高度，填充导电材料形成插塞之前，去除所述牺牲层，扩大了所述开口，有利于向开口内填充导电材料，避免了由于开口过小，而在插塞内部形成空腔，提高形成的插塞的质量，提高了器件制造的良品率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图10是本发明所提供的半导体互连结构形成方法一实施例中各个步骤的结构示意图。

参考图4，提供衬底100，在所述衬底100上形成介质层110。

所述衬底100材料选自单晶硅、多晶硅或非晶硅；所述半导体衬底100也可以选自硅、锗、砷化镓或硅锗化合物；所述半导体衬底100还可以选自具有外延层或外延层上硅结构；所述半导体衬底100还可以是其他半导体材料，本发明对此不作任何限定。本实施例中所述衬底100材料为硅。

所述介质层110用于实现器件隔离。所述介质层110的材料为低K介质材料。具体的，本实施例中，所述介质层110材料含碳的氧化硅，介电常数在2到3范围内。所述介质层110还可以是其他低K介质材料或超低K介质材料，例如二氧化硅，掺杂二氧化硅，有机聚合物和多孔材料等，所述本发明在此不做任何限定。

所述介质层110可以采用原子层沉积(Atomic Layer Deposition，ALD)、物理气相沉积(Physical Vapor Deposition,PVD)、化学气相沉积(Chemicalvapor deposition,CVD)或者炉管等方式形成，本发明对此不作任何限定。本步骤与现有技术相同，在此不再赘述。

继续参考图4，在所述介质层110上依次形成停止层120和牺牲层130。

所述停止层120在后续形成开口的制程中保护所述介质层110免受刻蚀工艺的损伤。所述停止层120的材料为四氧乙基硅酸盐、氮化硅、氮氧化硅中的一种或几种。具体的，本实施例中，所述停止层120材料为氮化硅。

所述停止层120可以采用PVD、CVD或ALD等方式形成，本发明对此不作任何限制。具体的，本实施例中，所述停止层120采用PVD工艺形成。

需要说明的是，所述停止层120的厚度过小，难以在后续刻蚀形成开口的步骤中起到停止层的作用；如果停止层120的厚度过大，则容易造成材料的浪费或者增加工艺难度。可选的，所述停止层120的厚度在2-50nm之间。

所述牺牲层130的作用提高后续形成开口的深度，也就是说，相对于开口底部相对抬高了开口顶部位置处的侧壁，从而在开口侧壁形成阻挡层时使造成收口现象的凸起形成在牺牲层130的部分，进而可以去除牺牲层130的同时去除所述凸起部分。

本实施例中，所述牺牲层130的材料为低K介质材料。具体的，所述牺牲层130的材料为含碳的氧化硅，介电常数在2到3范围内。所述牺牲层130还可以是其他低K介质材料或超低K介质材料，例如二氧化硅、掺杂二氧化硅，、有机聚合物或多孔材料等，所述本发明在此不做任何限定。

所述牺牲层130可以采用PVD、CVD或ALD等方式形成，本发明对此不作任何限制。具体的，本实施例中，所述牺牲层130采用PVD方式形成。

需要说明的是，所述牺牲层130的厚度过小，在去除牺牲层的时候，无法完全去除凸起，以增大开口顶部的尺寸；如果牺牲层130厚度过大，则容易造成材料的浪费或者增加工艺难度。可选的，所述牺牲层130的厚度在10-100nm之间。

参考图5，在所述牺牲层130、所述停止层120和所述介质层110内形成第一开口200。

具体的，采用干法刻蚀的方法在所述牺牲层130、所述停止层120和所述介质层110内形成第一开口200。具体地，形成第一开口200的步骤包括：在所述牺牲层130上形成图形化的掩模层，所述掩膜层材料可以为PVD方式生长的氮化钛或者CVD方式生长的氮化硅以及氮氧化硅，厚度在10nm到100nm范围内；以所述掩模层为掩模，对所述牺牲层130、所述停止层120和所述介质层110进行干法刻蚀，形成第一开口200。

需要说明的是，所述第一开口200的宽度在20nm到80nm范围内，所述第一开口200的深度在20nm到200nm范围内。所述第一开口200可以是作为实现层间器件电连接接触孔的通孔(Via)，也可以是实现层内器件连接插塞孔的沟槽(trench)。当第一开口200是通孔的时候，所述第一开口200贯穿所述介质层110，露出所述衬底100表面；当第一开口200是沟槽的时候，所述第一开口200在所述介质层110内，并露出所述衬底100表面。

由于在所述介质层110上形成有所述停止层120和所述牺牲层130。因此由所述牺牲层130、所述停止层120和所述介质层110形成的所述第一开口200的侧壁比现有技术中所形成的侧壁更高。

参考图6，在所述第一开口200侧壁以及底部形成功能膜层140。

具体的，形成所述功能膜层140的步骤包括：在所述第一开口侧壁和底部依次形成阻挡层141、粘附层142和种子层143。

所述阻挡层141的作用是防止后续第一开口200内填充的导电材料的原子扩散到衬底100以及介质层110内。具体的，所述阻挡层141的材料为氮化钽。本实施例中，所述阻挡层141包括第一阻挡层1411、第二阻挡层1412。

需要说明的是，所述形成阻挡层141的步骤包括：在所述第一开口200侧壁形成第一阻挡层1411；之后在所述第一开口200侧壁的第一阻挡层1411上以及所述第一开口200的底部形成第二阻挡层1412。本实施例中，采用ALD方式在所述第一开口200侧壁形成第一阻挡层1411后，采用PVD方式在所述第一开口200侧壁以及底部形成第二阻挡层1412。为了降低在第一开口200内填充的导电材料与衬底100或者介质层110的接触电阻，因此采用ALD形成氮化钽的时候，不在第一开口200的底部形成，但是如果只生长ALD形成的氮化钽对导电材料原子的阻挡效果不好，所以后续在第一开口200侧壁和底部采用PVD再形成一层氮化钽。本实施例中，所述ALD方式形成的氮化钽厚度在到范围内，所述PVD方式形成的氮化钽厚度在到范围内。

所述粘附层142的作用是改善形成插塞的导电材料与第一开口200侧壁以及底部的界面结合性质。具体的，本实施例中，所述粘附层142的材料为钽，采用PVD方式形成。进一步，本实施例中，所述粘附层142的厚度在到范围内。

需要说明的是，氮化钽的机械性更好，但是电阻比较大；钽的电阻较小，但是机械性能不如氮化钽。而且钽与导电材料的界面结合性质比氮化钽要好。因此采用两种工艺形成阻挡层141，接着在阻挡层141上形成粘附层142，都是能够提高互连结构的可靠性。

继续参考图6，在所述粘附层142上形成种子层143。

所述种子层143的作用是为了在填充导电材料的时候实现电流导通。本实施例中，后续采用电镀(Electro Chemical Plating，ECP)工艺填充导电材料，在电镀时需要实现电流导通，因此必须在阻挡层141表面覆盖一层种子层143用以导电。具体的，本实施例中后续形成的导电材料为铜，所述种子层143的材料为铜种子层，所述种子层143的厚度在到范围内。

需要说明的是，由于PVD工艺的台阶覆盖较差，因此在功能膜层140形成的过程中，在第一开口200的上端会形成凸起150。

参考图7，在所述第一开口200内填充介质材料160。

所述介质材料160的作用是在后续工艺中保护所述第一开口200的侧壁免受损伤。所述介质材料160的材料为低K材料。具体的，本实施例中，所述介质材料160的材料为碳掺杂的氧化硅，介电常数在2到3范围内。所述介质材料160还可以是其他低K介质材料或超低K介质材料，例如二氧化硅，掺杂二氧化硅，有机聚合物和多孔材料等，所述本发明在此不做限定。

需要说明的是，由于凸起150的形成，因此第一开口200上端被收小。由于较小的上端，而且第一开口200的深宽比较大，所以在形成介质材料180的时候，介质材料较难进入开口内部，从而在开口还未填满时凸起150处已经被填充满，因此在第一开口200内会形成空洞(void)170。但是本发明所提供的技术方案中，所述介质材料160在后续工艺中会去除，因此不会对所形成的半导体器件有影响。

结合参考图8，去除所述牺牲层130。

具体的，采用化学机械研磨的方式去除所述牺牲层130，所述化学机械研磨停止在停止层120表面，从而使所述介质材料180的表面与所述停止层120表面齐平。

需要说明的是，采用化学机械研磨去除所述牺牲层130的同时，在所述停止层120以上的所有膜层结构均被去除，即形成在所述牺牲层130上的部分填充介质160和部分功能膜层140(包括部分种子层143、粘附层142以及阻挡层141)。此外由于凸起150形成在所述停止层120以上牺牲层130内，因此在去除所述牺牲层130的同时，所述凸起150也被一并去除。

在此之后，结合参考图9，去除所述剩余介质材料160a，形成第二开口200a。

具体的，以所述停止层120为刻蚀停止层，采用湿法刻蚀工艺去除所述剩余介质材料160a。形成第二开口200a。所述第二开口200a位于原来第一开口200的位置。

需要说明的是，与第一开口200相比，由于形成侧墙的牺牲层130被去除了，因此所述第二开口200a的深度小于所述第一开口200。但是在去除所述牺牲层130的同时，引起收口现象的凸起150也被一并去除了，所以所述第二开口200a的上端宽度比所述第一开口200的上端宽度大。因此，所述第二开口200a的深宽比小于所述第一开口200，有利于提高后续第二开口200a内填充导电材料的质量。

参考图10，向所述第二开口200a内填充导电材料，以形成插塞300。

由于在去除所述牺牲层130的同时，形成收口现象的凸起150被一并去除，因此填充导电材料的第二开口200a的上端较宽，第二开口200a的深宽比小于所述第一开口200，因此导电材料的填充质量较好，减少了导电材料填充时形成空洞，能够有效的提高所形成的插塞300的质量，提高了器件的良品率，降低了器件制造成本。

所述插塞300的材料自钨、铝、银、铬、钼、镍、钯、铂、钛、钽或者铜中的一种或多种，本发明对此不作任何限定。具体的，本实施例中，所述插塞300的材料为铜。

具体的，形成插塞300的步骤包括：采用ECP工艺向所述第二开口200a内填充导电材料，以形成插塞300。

本实施例中，形成所述插塞300的电镀工艺具体参数为：电镀液选用CuSO₄溶液，Cu²⁺浓度为30g/L至50g/L。并且在此溶液中加入多种无机和有机添加剂，无机添加剂为氯离子，其浓度为40mg/L至60mg/L；有机添加剂包含加速剂、抑止剂和平坦剂，其浓度分别为7ml/L至10ml/L、1ml/L至3ml/L、以及3mL/L至6ml/L；电镀的电流为4.5安培至45安培。需要说明的是，本实施例中，所述电镀工艺具体参数仅为一示例，本发明对此不做任何限制。

需要说明的是，在向所述第二开口200a内填充导电材料之后，所述形成方法还包括采用化学机械研磨方式对所述互连结构进行平坦化处理，所述化学机械研磨停止在露出所述剩余停止120a表面的时候停止。

还需要说明的是，所述导电材料的填充能力受到填充工艺的影响，还受到第二开口200a形貌的影响。因此，可选的，在导电材料填充完成以后，对导电材料进行一退火工艺，进一步去除所述导电材料内可能形成的空洞。

本发明通过在介质层之上形成牺牲层和停止层，加高所述第一开口侧墙的高度，填充导电材料形成插塞之前，去除所述牺牲层，扩大了所述开口，有利于向开口内填充导电材料，避免了由于开口过小，而在插塞内部形成空腔，提高形成的插塞的质量，提高了器件制造的良品率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种互连结构的形成方法，其特征在于，包括：

提供衬底，在所述衬底上形成介质层；

在所述介质层上依次形成停止层和牺牲层；

在所述牺牲层、停止层和介质层内形成第一开口；

在所述第一开口的侧壁和底部形成功能膜层，形成功能膜层的工艺包括物理气相沉积；

在所述形成有所述功能膜层的第一开口内填充介质材料；

去除所述牺牲层；

去除所述介质材料，形成第二开口；

向所述第二开口内填充导电材料，以形成插塞。

2.如权利要求1所述的形成方法，其特征在于，所述停止层的材料为四氧乙基硅酸盐、氮化硅、氮氧化硅中的一种或几种。

3.如权利要求1所述的形成方法，其特征在于，所述牺牲层的材料为低K介质材料。

4.如权利要求3所述的形成方法，其特征在于，所述牺牲层的材料为含碳的氧化硅。

5.如权利要求1所述的形成方法，其特征在于，所述停止层的厚度为2-50nm。

6.如权利要求1所述的形成方法，其特征在于，所述牺牲层的厚度为10-100nm。

7.如权利要求1所述的形成方法，其特征在于，形成功能膜层的步骤包括：在所述第一开口侧壁和底部依次形成阻挡层、粘附层和种子层。

8.如权利要求7所述的形成方法，其特征在于，所述阻挡层的材料为氮化钽，所述粘附层的材料为钽。

9.如权利要求7所述的形成方法，其特征在于，在所述第一开口侧壁和底部依次形成阻挡层、粘附层和种子层的步骤包括：

在所述第一开口侧壁上形成第一阻挡层；

在所述第一开口侧壁的第一阻挡层上以及所述第一开口的底部形成第二阻挡层；

在所述第二阻挡层表面覆盖粘附层；

在所述粘附层表面覆盖种子层。

10.如权利要求9所述的形成方法，其特征在于，形成第一阻挡层的步骤包括：采用原子层沉积的方式在所述开口侧壁形成第一阻挡层。

11.如权利要求9所述的形成方法，其特征在于，所述第一阻挡层的厚度在范围内。

12.如权利要求9所述的形成方法，其特征在于，形成第二阻挡层的步骤包括：采用物理气相沉积的方式在所述第一开口侧壁的第一阻挡层上以及所述第一开口的底部形成第二阻挡层。

13.如权利要求9所述的形成方法，其特征在于，所述第二阻挡层的厚度在到范围内。

14.如权利要求7所述的形成方法，其特征在于，形成粘附层的步骤包括：采用物理气相沉积的方式在所述阻挡层上形成粘附层。

15.如权利要求7所述的形成方法，其特征在于，所述粘附层的厚度在范围内。

16.如权利要求7所述的形成方法，其特征在于，导电材料为铜，所述种子层为铜种子层。

17.如权利要求7所述的形成方法，其特征在于，所述种子层厚度在范围内。

18.如权利要求1所述的形成方法，其特征在于，去除所述牺牲层的步骤包括：采用化学机械研磨的方式去除所述牺牲层，使剩余的介质材料与所述停止层齐平。

19.如权利要求1所述的形成方法，其特征在于，所述介质材料为碳掺杂的氧化硅。

20.如权利要求1所述的形成方法，其特征在于，所述向所述第二开口内填充导电材料以形成插塞的步骤之后，所述形成方法还包括对所述插塞进行退火处理。