CN105990113B - 晶体管及其形成方法 - Google Patents

Abstract

一种晶体管及其形成方法，晶体管包括：提供表面具有伪栅膜的衬底；刻蚀部分厚度的伪栅膜；刻蚀部分厚度的伪栅膜，形成第二初始伪栅层以及位于第二初始伪栅层表面的若干第一初始伪栅层，相邻第二初始伪栅层之间形成第一开口；对第一初始伪栅层的侧壁和位于第一开口底部的第二初始伪栅层进行氧化，在第一初始伪栅层的侧壁表面形成第一氧化层，使第一开口底部的第二初始伪栅层形成第二氧化层，剩余的第二初始伪栅层和第一初始伪栅层形成伪栅极，伪栅极的底部尺寸大于顶部尺寸；在衬底表面形成介质层，介质层暴露出伪栅极的顶部表面；去除伪栅极，在介质层内形成第二开口；在第二开口内形成栅极结构。所形成的晶体管性能改善。

Description

晶体管及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管及其形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件是MOS器件中的重要组成部分之一。

对于晶体管器件来说，随着晶体管的尺寸持续缩小，现有技术以氧化硅或氮氧化硅材料形成的栅介质层时，已无法满足晶体管对于性能的要求。尤其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和稳定性下降。

为解决以上问题，提出了一种以高K栅介质层和金属栅构成的晶体管，即高K金属栅(HKMG，High K Metal Gate)晶体管。所述高K金属栅晶体管采用高K(介电常数)材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K金属栅晶体管能够在缩小尺寸的情况下，能够减小漏电流，降低工作电压和功耗，以此提高晶体管的性能。

然而，采用后栅工艺形成的高K栅金属栅晶体管形貌不佳、性能差。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，所形成的晶体管性能改善。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底表面具有伪栅膜；刻蚀部分厚度的伪栅膜，形成第二初始伪栅层以及位于第二初始伪栅层表面的若干第一初始伪栅层，相邻第一初始伪栅层之间形成第一开口；对所述第一初始伪栅层的侧壁和位于第一开口底部的第二初始伪栅层进行氧化，在第一初始伪栅层的侧壁表面形成第一氧化层，使第一开口底部的第二初始伪栅层形成第二氧化层，未被氧化的第二初始伪栅层和第一初始伪栅层形成伪栅极，所述伪栅极的底部尺寸大于顶部尺寸；在所述伪栅极的侧壁形成侧墙；在所述伪栅极和侧墙两侧的衬底内形成源区和漏区；在所述衬底表面形成介质层，所述介质层暴露出所述伪栅极的顶部表面；去除所述伪栅极，在所述介质层内形成第二开口；在所述第二开口内形成栅极结构，所述栅极结构包括位于第二开口侧壁和底部表面的栅介质层、以及位于栅介质层表面且填充满第二开口的栅极层。

可选的，所述第二初始伪栅层的厚度为10埃～30埃。

可选的，所述第二初始伪栅层的厚度为第一氧化层厚度的1/2。

可选的，所述第一氧化层的厚度为10埃～30埃。

可选的，在形成所述侧墙之前，去除所述第一氧化层，所述侧墙形成于伪栅极暴露出的表面。

可选的，在去除所述第一氧化层时，去除所述第二氧化层，并暴露出衬底表面。

可选的，还包括：在形成所述侧墙之后，在所述伪栅极和侧墙两侧的衬底内形成应力层；在所述应力层内掺杂P型离子或N型离子，形成源区和漏区。

可选的，所述应力层的形成步骤包括：在所述伪栅极和侧墙两侧的衬底内形成第三开口；采用选择性外延沉积工艺在所述第三开口内形成应力层。

可选的，所述应力层的材料为硅锗，所述源区和漏区内掺杂由P型离子；所述应力层的材料为碳化硅，所述源区和漏区内掺杂由N型离子。

可选的，在形成所述侧墙之后，去除所述第二氧化层，并暴露出衬底表面。

可选的，还包括：在形成侧墙之前，在伪栅极和第一氧化层两侧的衬底内形成轻掺杂区。

可选的，所述伪栅膜和衬底之间还具有伪栅介质膜；在形成第一氧化层之后，以所述伪栅极为掩膜，刻蚀所述伪栅介质膜直至暴露出衬底表面为止，形成伪栅介质层；在去除所述伪栅极之后，去除所述伪栅介质层，暴露出第二开口底部的衬底表面。

可选的，所述栅极结构的形成步骤包括：在所述介质层表面以及第二开口的侧壁和底部表面形成栅介质膜；在所述栅介质膜表面形成填充满第二开口的栅极膜；平坦化所述栅极膜和栅介质膜，直至暴露出介质层表面为止，形成栅极层和栅介质层。

可选的，还包括：在形成栅介质膜之前，在第二开口的底部表面形成屏蔽介质层；所述屏蔽介质层的材料为氧化硅或氮氧化硅；所述屏蔽介质层的形成工艺为热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺；所述屏蔽氧化层的厚度为5埃～10埃。

可选的，在形成所述栅极膜之前，在所述栅介质膜表面形成覆盖层；在所述覆盖层表面形成阻挡层；在所述阻挡层表面形成功函数层；在所述功函数层表面形成栅极膜。

可选的，所述衬底包括第一区域和第二区域；在阻挡层表面形成第一功函数层之后，去除第二区域的部分第一功函数层，直至暴露出阻挡层表面为止；在去除第二区域的部分第一功函数层之后，在阻挡层和第一功函数层表面形成第二功函数层；在所述第二功函数层表面形成栅极膜。

可选的，还包括：在形成栅极膜之前，去除第一区域的部分第二功函数层。

可选的，所述栅介质层的材料为高k介质材料，所述高k介质材料的介电系数大于或等于4；所述栅极层的材料为金属，所述金属包括铜或铝。

可选的，所述衬底为平面基底，所述伪栅层位于所述平面基底表面；或者，所述衬底包括：基底、位于基底表面的鳍部以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面。

相应的，本发明还提供一种采用上述任一项方法所形成的晶体管，包括：衬底；位于衬底表面的介质层，所述介质层内第二开口，所述第二开口的底部尺寸大于顶部尺寸；位于所述第二开口内的栅极结构，所述栅极结构包括位于第二开口侧壁和底部表面的栅介质层、以及位于栅介质层表面且填充满第二开口的栅极层；位于所述栅极结构侧壁的侧墙；位于所述栅极结构和侧墙两侧衬底内的源区和漏区。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，在刻蚀部分厚度的伪栅极膜之后，形成第二初始伪栅层，而第二初始伪栅层表面具有若干第一初始伪栅层，相邻第一初始伪栅层之间形成第一开口。对第一初始伪栅层的侧壁以及第一开口底部的第二初始伪栅层进行氧化，能够在第一初始伪栅层侧壁表面形成第一氧化层，使第一开口底部的第二初始伪栅层形成第二氧化层。由于所述氧化工艺在各方向上的氧化速率相同，在所述第一初始伪栅层侧壁到第二初始伪栅层表面的拐角处，所述氧化工艺在垂直于衬底表面和平行于衬底表面的方向上均具有氧化速率；因此，能够使所形成的第一氧化层和第二氧化层的连接处与伪栅极之间的接触界面相对于衬底表面具有倾斜角度，而且，所形成的伪栅极的底部尺寸大于顶部尺寸。当后续于衬底内形成源区和漏区了之后，去除介质层内的伪栅极并在介质层内形成第二开口，所述第二开口的底部尺寸大于顶部尺寸，且所述第二开口底部与侧壁构成的顶角相对于第二开口的侧壁凸起；当在所述第二开口内形成栅极结构时，能够使栅极结构的材料充分填充于所述第二开口底部凸起的顶角内，所述凸起的顶角内所填充的栅极结构材料较多，有利于避免所述栅极结构在所述第二开口侧壁和底部所构成的拐角处形成空隙，而且能够避免在所述第二开口的侧壁和底部所构成的拐角处使得栅介质层或栅极层的材料厚度过薄。因此，所述栅极层到衬底之间的阈值电压均衡，所形成的晶体管性能稳定。

进一步，所述第二初始伪栅层的厚度为10埃～30埃。所述第二初始伪栅层的厚度较薄，有利于通过氧化工艺使第二开口底部的第二初始伪栅层完全转化为第二氧化层，因此，所述衬底上不会保留部分厚度的伪栅膜，能够避免所形成的相邻无伪栅极底部之间由剩余的伪栅膜连接，从而避免后续形成的相邻栅极层之间发生电连接。

进一步，所述第二初始伪栅层的厚度为第一氧化层厚度的1/2。所述第一氧化层形成于第一初始伪栅层的侧壁表面，而且事实上第一初始伪栅层的侧壁与所述第二初始伪栅层同时进行氧化；由于所述第二初始伪栅层的厚度小于所形成的第一氧化层的厚度，因此能够保证所述氧化工艺能够完全将第一开口底部的第二初始伪栅层转化为第二氧化层，从而避免后续所形成的相邻栅极层底部由剩余的伪栅膜引起电连接而短路。

进一步，在形成所述侧墙之前，去除所述第一氧化层，所述侧墙形成于伪栅极暴露出的表面。由于所述伪栅极的底部尺寸大于顶部尺寸，而且，由所述第二初始伪栅层形成的部分伪栅极侧壁、相对于由所述第一初始伪栅层形成的部分伪栅极侧壁突出；当去除所述第一氧化层之后再形成所述侧墙时，能够使位于第一初始伪栅层侧壁表面的侧墙厚度较厚，而位于第二初始伪栅层侧壁表面的侧墙厚度较薄；在所述伪栅极和侧墙两侧的衬底内形成应力层之后，能够使所述应力层到所述伪栅极底部的距离较小，即所述应力层到后续形成的栅极层底部的距离较小；从而使所述应力层能够对位于栅极层底部的沟道区提供更大的应力，有利于减少短沟道效应、提供晶体管的工作电流、提高晶体管的性能。

本发明的结构中，所述第二开口的底部尺寸大于顶部尺寸，且所述第二开口底部与侧壁构成的顶角相对于第二开口的侧壁凸起，因此，位于第二开口内的栅极结构的材料能够充分填充于所述第二开口底部凸起的顶角内，所述凸起的顶角内所填充的栅极结构材料较多，有利于避免所述栅极结构在所述第二开口侧壁和底部所构成的拐角处形成空隙，而且能够避免在所述第二开口的侧壁和底部所构成的拐角处的栅介质层或栅极层的材料厚度过薄。因此，所述栅极层到衬底之间的阈值电压均衡，所形成的晶体管性能稳定。

附图说明

图1至图3是本发明实施例以后栅工艺形成高K金属栅晶体管的过程的剖面结构示意图；

图4至图15是本发明实施例的晶体管的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，采用后栅工艺形成的高K栅金属栅晶体管形貌不佳、性能不良。

具体请参考图1至图3，图1至图3是本发明实施例以后栅工艺形成高K金属栅晶体管的过程的剖面结构示意图。

请参考图1，提供衬底100，所述衬底100表面具有伪栅层101；在所述衬底100表面形成介质层102，所述介质层102覆盖所述伪栅层101的侧壁，且所述介质层102暴露出所述伪栅层101的顶部表面。

请参考图2，去除所述伪栅层101(如图1所示)，在所述介质层102内形成开口103。

请参考图3，在所述介质层102表面、以及所述开口103的侧壁和底部表面形成栅介质膜104；在所述栅介质膜104表面形成覆盖膜105；在所述覆盖膜105表面形成阻挡膜106；在所述阻挡膜106表面形成功函数膜107；在所述功函数膜107表面形成栅极膜108。

后续通过对所述栅极膜108、功函数膜107、阻挡膜106、覆盖膜105和栅介质膜104进行化学机械抛光工艺直至暴露出介质层102表面，以在开口103内形成栅极层、功函数层、阻挡层、覆盖层和栅介质层。其中，所述覆盖层用于阻止后续形成的功函数层或栅极层的材料向栅介质层内扩散；所述覆盖膜用于在形成功函数膜时，作为刻蚀停止层。

然而，随着半导体器件的特征尺寸不断缩小、器件密度不断提高，所形成的伪栅层投影于衬底表面的尺寸也相应缩小，而所述伪栅极层101的厚度不会随之减小，以保证所形成的栅极层具有足够的厚度，使所形成的晶体管的阈值电压符合技术需求。因此，当去除所述伪栅极层101之后，所述开口103的深宽比较大，使得形成所述栅极膜108、功函数膜107、阻挡膜106、覆盖膜105和栅介质膜104的难度较大，不仅容易使所形成的栅极膜108、功函数膜107、阻挡膜106、覆盖膜105和栅介质膜104的厚度不均匀，而且容易使所形成的栅极膜108、功函数膜107、阻挡膜106、覆盖膜105或栅介质膜104覆盖能力变差。由于所形成的栅极膜108、功函数膜107、阻挡膜106、覆盖膜105或栅介质膜104的覆盖所述开口103的侧壁和底部表面的能力变差、且厚度不均匀，容易导致形成于开口103内的栅极层衬底100之间的阈值电压不均衡。

以位于所述功函数膜107和覆盖膜105之间的阻挡膜106为例，由于所述阻挡膜106的材料通常为氮化钽、钽或钽铝合金，所述阻挡膜106的形成工艺通常为物理气相沉积工艺，而所述物理气相沉积工艺形成的阻挡膜106阶梯覆盖能力较差，因此容易使形成于开口103侧壁和底部表面的阻挡膜106的厚度不均匀，且容易在开口103侧壁和底部的拐角处使所形成的阻挡膜106厚度较薄；而且，位于所述开口103的侧壁和底部的拐角处的阻挡膜106与所述覆盖膜105之间容易形成空隙。由于所述覆盖膜105无法充分填充于所述开口103侧壁和底部之间的拐角处，使得后续形成于所述阻挡膜106表面的功函数膜107和栅极膜108与阻挡膜106之间的接触性能变差，则形成于开口103内的栅极层边缘与中心到衬底100之间的阈值电压存在差异，则所形成的晶体管的性能不稳定、均一性较差、可靠性较低。

为了解决上述问题，本发明提供一种晶体管及其形成方法。其中，在刻蚀部分厚度的伪栅极膜之后，形成第二初始伪栅层，而第二初始伪栅层表面具有若干第一初始伪栅层，相邻第一初始伪栅层之间形成第一开口。对第一初始伪栅层的侧壁以及第一开口底部的第二初始伪栅层进行氧化，能够在第一初始伪栅层侧壁表面形成第一氧化层，使第一开口底部的第二初始伪栅层形成第二氧化层。由于所述氧化工艺在各方向上的氧化速率相同，在所述第一初始伪栅层侧壁到第二初始伪栅层表面的拐角处，所述氧化工艺在垂直于衬底表面和平行于衬底表面的方向上均具有氧化速率；因此，能够使所形成的第一氧化层和第二氧化层的连接处与伪栅极之间的接触界面相对于衬底表面具有倾斜角度，而且，所形成的伪栅极的底部尺寸大于顶部尺寸。当后续于衬底内形成源区和漏区了之后，去除介质层内的伪栅极并在介质层内形成第二开口，所述第二开口的底部尺寸大于顶部尺寸，且所述第二开口底部与侧壁构成的顶角相对于第二开口的侧壁凸起；当在所述第二开口内形成栅极结构时，能够使栅极结构的材料充分填充于所述第二开口底部凸起的顶角内，所述凸起的顶角内所填充的栅极结构材料较多，有利于避免所述栅极结构在所述第二开口侧壁和底部所构成的拐角处形成空隙，而且能够避免在所述第二开口的侧壁和底部所构成的拐角处使得栅介质层或栅极层的材料厚度过薄。因此，所述栅极层到衬底之间的阈值电压均衡，所形成的晶体管性能稳定。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图15是本发明实施例的晶体管的形成过程的剖面结构示意图。

请参考图4，提供衬底200，所述衬底200表面具有伪栅膜201。

本实施例中，所述衬底200具有第一区域I和第二区域II；所述第一区域I和第二区域II能够相邻或不相邻。本实施例中，所述第一区域I和第二区域II相邻，且所述第一区域I和第二区域II之间的衬底200内具有隔离层(未标示)进行隔离，所述隔离层的材料为氧化硅、氮氧化硅或低K介质材料(介电常数为2.5～3.9的材料)。

在本实施例中，所述衬底200的第一区域I用于形成PMOS晶体管，所述衬底200的第二区域II用于形成NMOS晶体管。在另一实施例中，所述衬底200的第一区域I用于形成核心器件，所述衬底200的第二区域II用于形成***器件，例如输入输出(I/O)器件；所述第二区域II的器件密度低于所述第一区域I的器件密度。

在一实施例中，所述衬底200为平面基底；所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)；所述衬底200内的隔离层形成浅沟槽隔离结构(ShallowTrench Isolation，简称STI)。

在另一实施例中，所述衬底200包括：基底、位于基底表面的鳍部以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面。后续形成的伪栅层横跨于所述鳍部上，而且，所述伪栅层还覆盖部分所述鳍部顶部和侧壁表面，则后续以栅极层替代所述伪栅极层之后，所述栅极层也能够横跨于所述鳍部表面、且覆盖部分所述鳍部顶部和侧壁表面。

在一实施例中，所述基底和鳍部能够由半导体衬底刻蚀形成；所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；通过刻蚀部分所述半导体衬底，能够在所述半导体衬底内形成若干沟槽，相邻沟槽之间的半导体衬底形成鳍部，而且位于鳍部底部的半导体衬底形成基底。

在另一实施例中，所述鳍部还能够通过外延工艺形成于基底表面；所述基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；所述鳍部的材料为硅、硅锗、锗或碳化硅。

所述伪栅膜201用于形成伪栅层，所述伪栅层用于为后续形成的栅极层和栅介质层占据空间和位置，后续需要以高k介质材料的栅介质层、以及金属材料的栅极层替代所述伪栅层。

所述伪栅膜201的材料为多晶硅、无定形硅、无定形碳或氮化硅；所述伪栅膜201的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述伪栅膜201的厚度为500埃～1500埃，所述伪栅膜201的厚度决定了后续所形成的栅极层的厚度。

在本实施例中，在形成伪栅膜201之前，在衬底200表面形成伪栅介质膜202；在所述伪栅介质膜202表面形成所述伪栅膜201。所述伪栅介质膜202的材料为氧化硅；所述伪栅介质膜202的形成工艺为热氧化工艺、ISSG(原位蒸汽生成，In-Situ Steam Generation)氧化工艺或化学气相沉积工艺。所述伪栅介质膜202用于形成伪栅介质层，当后续形成介质层之后，去除伪栅层时，所述伪栅介质层能够用于保护层衬底表面，避免去除伪栅层的刻蚀工艺对衬底造成过度损伤，从而保证了所形成的晶体管的性能稳定。

请参考图5，在所述伪栅膜201表面形成掩膜层203。

所述掩膜层203定义了需要形成栅极层的对应区域位置。

在本实施例中，所述掩膜层203的材料为氮化硅、氮氧化硅、掺碳的氮氧化硅、掺硼的氮氧化硅中的一种或多种；所述掩膜层203的厚度为10埃～200埃。所述掩膜层203的形成工艺包括：在所述伪栅极膜201表面形成掩膜材料膜；在所述掩膜材料膜表面形成图形化层，所述图形化层覆盖需要形成伪栅层的对应区域；以所述图形化层为掩膜，刻蚀所述掩膜材料膜，直至暴露出伪栅膜201表面为止，形成掩膜层203。

其中，所述掩膜材料膜的形成工艺为原子层沉积工艺或化学气相沉积工艺；所述图形化层能够为图形化的光刻胶层，也能够为采用多重图形掩膜工艺形成的掩膜，例如自对准双重图形(Self-Aligned Double Patterning，简称SADP)掩膜。

在另一实施例中，所述掩膜层203为图形化层。所述图形化层能够为图形化的光刻胶层，所述图形化的光刻胶层的形成步骤包括：在所述伪栅极膜201表面涂布光刻胶膜；对所述光刻胶膜进行曝光显影工艺，使所述光刻胶膜图形化，形成光刻胶层。所述图形化层还能够采用多重图形掩膜工艺形成，例如自对准双重图形(Self-Aligned DoublePatterning，简称SADP)工艺。

请参考图6，以所述掩膜层203为掩膜，刻蚀部分厚度的伪栅膜201(如图5所示)，形成第二初始伪栅层203b以及位于第二初始伪栅层203b表面的若干第一初始伪栅层203a，相邻第一初始伪栅层203a之间形成第一开口204。

刻蚀所述伪栅膜201的工艺为各向异性的干法刻蚀工艺。在本实施例中，所述伪栅膜201的材料为多晶硅，所述各向异性的干法刻蚀工艺的参数包括：刻蚀气体包括碳氟气体、O₂、Ar、He、N₂中的一种或几种，刻蚀气体的流量为50sccm～1000sccm，气体压力为1mtorr～50mtorr，偏置电压为10V～800V，功率为100W～800W，温度为40℃～200℃；所述碳氟气体包括CF₄、C₃F₈、C₄F₈、CH₂F₂、CH₃F、CHF₃中的一种或多种。

所形成的第一初始伪栅层203a以及位于所述第一初始伪栅层203a底部的部分第二初始伪栅层203b用于形成伪栅极，所述伪栅极为后续形成的栅极结构占据空间位置。而位于第一开口204底部的部分伪栅膜201未被刻蚀去除，并形成第二初始伪栅层230b，而且，所述位于第一开口204底部的部分第二初始伪栅层230b在后续被完全氧化并转化为第二氧化层，而所述第二氧化层与后续形成于第一初始伪栅层230a侧壁表面的第一氧化层需要被去除。

为了保证后续的氧化工艺能够完全将第一开口204底部的第二初始伪栅层203b转化为第二氧化层，所述第二初始伪栅层203b的厚度需要小于后续需要形成于第一初始伪栅层230a侧壁表面的第一氧化层厚度，以便保证在形成足够厚度的第一氧化层之后，第一开口204底部的第二初始伪栅层203b能够完全转化为第二氧化层。

在本实施例中，所述第二初始伪栅层203b的厚度为后续形成的第一氧化层厚度的1/2，从而保证了后续形成第一氧化层和第二氧化层的氧化工艺在形成足够厚度的第一氧化层时，能够将位于第一开口204底部的第二初始伪栅层203b完全转化为第二氧化层；而且，能够避免所述氧化工艺对衬底200表面造成过多氧化，保证了后续去除第二氧化层之后，所述衬底200表面的形貌良好。在本实施例中，所述第二初始伪栅层203b的厚度为10埃～30埃。

请参考图7，对所述第一初始伪栅层203a的侧壁和位于第一开口204底部的第二初始伪栅层203b(如图6所示)进行氧化，在第一初始伪栅层203a的侧壁表面形成第一氧化层205，使第一开口204底部的第二初始伪栅层203b形成第二氧化层206，未被氧化的第二初始伪栅层203b和第一初始伪栅层203a形成伪栅极230，所述伪栅极230的底部尺寸大于顶部尺寸。

在本实施例中，所述伪栅膜201的材料为多晶硅，所形成的第一氧化层205和第二氧化层206的材料为氧化硅。所述氧化工艺为热氧化工艺或化学氧化工艺。在本实施例中，所述氧化工艺为热氧化工艺，所述热氧化工艺的参数包括：反应温度700℃～1000℃，反应气氛为O₂气体或O₂和N₂混合气体，反应气压为大气压；所形成的第一氧化层205的厚度为20埃～100埃。

本实施例中，所述第一氧化层205的厚度为10埃～30埃；而所述第二氧化层206的厚度即所述第二初始伪栅层203b被完全氧化之后的厚度。由于位于第一开口204底部的部分第二初始伪栅层203b被完全氧化，从而能够避免相邻伪栅极230底部之间存在残留的伪栅膜201材料，以此避免后续形成的相邻栅极结构之间因残留的伪栅膜201材料而发生短接。

在本实施例中，由于所述伪栅膜201与衬底200之间具有伪栅介质膜202，因此，在所述氧化工艺之后，所形成的第二氧化层206位于所述伪栅介质膜202表面。

由于所述氧化工艺各向同性，即在各个方向上均具有相近的氧化速率，因此，所述氧化工艺能够同时以垂直于第一初始伪栅层203a侧壁表面、以及垂直于第二初始伪栅层203b表面的方向进行氧化。而在所述第一初始伪栅层203a和第二初始伪栅层203b交接的拐角处，所述氧化硅工艺能够在垂直以及平行于衬底200表面的方向上均具有氧化速率分量；从而，在所形成的第二氧化层206与第一氧化层205的交接处，所述第二氧化层206的侧壁相接于所述第一氧化层205和第一初始伪栅层203a之间的接触界面，且所述第二氧化层206的侧壁相对于衬底200表面倾斜，而所形成的第二氧化层206与未被氧化的第二初始伪栅层203b的交接界面相对于衬底200表面呈锐角；因此，未被氧化硅的部分第二初始伪栅层203b的底部尺寸大于顶部尺寸，且未被氧化的部分第二初始伪栅层203b侧壁相对于衬底200表面倾斜，而且，未被氧化的第二初始伪栅层203b的侧壁相对于第一初始伪栅层203a的侧壁突出，即所形成的伪栅极230的底部尺寸大于顶部尺寸。

由于所形成的伪栅极230的底部尺寸大于顶部尺寸，当后续去除所述伪栅极230之后，形成于介质层内的第二开口底部尺寸大于底部尺寸，且第二开口底部的侧壁相对于顶部的侧壁凹陷；后续在所述第二开口内形成栅极结构时，能够在所述第二开口的侧壁和底部的拐角处形成厚度更厚的栅介质层或覆盖层，从而避免因第二开口深宽比过大，而使所述第二开口侧壁和底部的拐角处所形成的栅介质层、覆盖层或阻挡层的厚度过薄的问题，从而保证了所形成的栅极层与衬底之间的阈值电压稳定，则所形成的晶体管性能稳定、可靠性提高。

请参考图8，在伪栅极230和第一氧化层205两侧的衬底200内形成轻掺杂区207。

在本实施例中，在形成后续的侧墙之前，在所述衬底200内形成轻掺杂区207。所述轻掺杂区207内的掺杂离子与后续形成的源区和漏区内的掺杂离子类型相同；所述轻掺杂区207用于抑制后续形成的源区和漏区内的掺杂离子发生扩散，避免产生短沟道效应，抑制漏电流，提高晶体管性能。

所述轻掺杂区207的形成工艺为离子注入工艺，所注入的离子为P型离子或N型离子。在所述离子注入工艺中，所述第二氧化层206能够用于保护衬底200，避免所述衬底200表面受到离子损伤。在本实施例中，所述第二氧化层206与衬底200之间还具有伪栅介质膜202，所述伪栅介质膜202能够与第二氧化层206共同用于保护所述衬底200表面。

请参考图9，去除所述第一氧化层205(如图8所示)。

在本实施例中，在后续形成侧墙之前，去除所述第一氧化层205，使得后续形成的侧墙直接位于所述伪栅极230的侧壁表面，则能够使后续形成的应力层到伪栅极230的距离减小，有利于提高沟道区的应力，以提高晶体管的性能。在其它实施例中，还能够不去除所述第一氧化层205，后续形成的侧墙位于所述第一氧化层205的表面。

在去除所述第一氧化层205时，去除所述第二氧化层206(如图8所示)，并暴露出衬底200表面。去除所述第一氧化层205和第二氧化层206的工艺为干法刻蚀工艺或湿法刻蚀工艺；所述干法刻蚀工艺为各向同性的刻蚀工艺。

在本实施例中，所述第二氧化层206和衬底200之间还具有伪栅介质膜202(如图8所示)；所述伪栅介质膜202的材料为氧化硅，在去除所述第一氧化层205和第二氧化层206之后，还去除位于第二氧化层206底部的伪栅介质膜202，并暴露出衬底200表面。在去除所述第一氧化层205之后，以所述伪栅极230为掩膜，刻蚀所述伪栅介质膜202直至暴露出衬底200表面为止，形成伪栅介质层202a。

在一实施例中，去除所述第一氧化层205的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为氢氟酸。在另一实施例中，去除所述第一氧化层205的工艺为干法刻蚀工艺，所述干法刻蚀工艺的气体包括氯气和溴化氢气体中的一种或两种混合，偏置电压小于10V，偏置功率小于100W。

请参考图10，在所述伪栅极230暴露出的侧壁表面形成侧墙208。

所述侧墙208用于定义源区和漏区相对于伪栅极230的距离和位置。所述侧墙208的材料为SiN、SiON、SiOBN、SiOCN、SiO₂中的一种或多种组合；所述侧墙208的厚度为10埃～30埃。

所述侧墙208的形成步骤包括：在衬底200、伪栅极230和掩膜层203表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出掩膜层203和衬底200表面为止，形成侧墙208。其中，所述侧墙208的形成工艺为热氧化工艺、原子层沉积工艺、化学气相沉积工艺中的一种或多种；所述回刻蚀工艺为各向异性的过刻蚀工艺。

在另一实施例中，在形成侧墙之前，不去除所述第一氧化层205如图8所示)，在所述第一氧化层205表面形成侧墙；在形成所述侧墙之后，去除所述第二氧化层，并暴露出衬底表面。

请参考图11，在所述伪栅极230和侧墙208两侧的衬底200内形成源区和漏区。

在所述伪栅极230和侧墙208两侧的衬底200内形成应力层209；在所述应力层209内掺杂P型离子或N型离子，形成源区和漏区。所述应力层209的形成步骤包括：在衬底200表面形成暴露出掩膜层203、侧墙208以及伪栅极230两侧的部分衬底200表面的图形化层；以所述图形化层为掩膜，刻蚀所述衬底200，在所述伪栅极230和侧墙208两侧的衬底200内形成第三开口；采用选择性外延沉积工艺在所述第三开口内形成应力层209。

在本实施例中，由于在去除所述第一氧化层205(如图8所示)之后，在伪栅极230的侧壁表面形成侧墙208，在伪栅极230和侧墙208两侧形成应力层，由于去除了第一氧化层205，使得应力层到伪栅极230的距离更近，能够对沟道区提供更大的应力。而且，在所述伪栅极230中，由第二初始伪栅层203b(如图6所示)构成部分侧壁、相对于由第一初始伪栅层203a(如图6所示)构成的部分侧壁突出，即所述伪栅极230靠近底部的侧壁突出与靠近顶部的侧壁；则形成于第二初始伪栅层203b(如图6所示)部分侧壁表面的侧墙208厚度较薄，形成于第一初始伪栅层203a部分侧壁表面的侧墙208厚度较厚，形成于衬底200内的应力层到伪栅极230底部的距离更小，使得沟道区能够获得更大的应力，晶体管的性能得到进一步提高。

其中，所述应力层209的材料包括硅锗或碳化硅；所述应力层209的形成工艺为选择性外延沉积工艺；而且，当所形成的晶体管为PMOS晶体管时，所述应力层209的材料为硅锗，当所形成的晶体管为NMOS晶体管时，所形成的应力层209的材料为碳化硅。

在本实施例中，所述第一区域I用于形成PMOS晶体管，因此，第一区域I形成的应力层209材料为硅锗，且所述应力层209内需要掺杂P型离子可以形成源区和漏区。

在本实施例中，所述第一区域I的第三开口的侧壁与衬底200的顶部表面呈“Σ”(Sigma，西格玛)形，所述第一区域I的第三开口侧壁具有顶角，所述顶角向伪栅极230底部的衬底200内延伸。所述衬底200表面的晶向为<100>或<110>，所述第一区域I的第三开口形成工艺包括：形成覆盖第二区域II的图形化层，所述图形化层暴露出第一区域I的掩膜层203、侧墙208以及伪栅极230两侧的部分衬底200表面；以所述图形化层为掩膜，采用各向异性的干法刻蚀工艺在侧墙208以及伪栅极230两侧的衬底200内形成初始开口，所述第二开口侧壁相对于衬底200的顶部表面垂直；在所述各向异性的干法刻蚀工艺之后，采用各向异性的湿法刻蚀工艺刻蚀所述初始开口的侧壁和底部，形成第三开口，使形成的第三开口侧壁与衬底200的顶部表面呈“Σ”形。

在第一区域I的应力层209材料为硅锗，所述应力层209的形成工艺为选择性外延沉积工艺。在一实施例中，在采用所述选择性外延沉积工艺形成应力层209时，还能够以原位掺杂工艺在应力层209内掺杂P型离子。在另一实施例中，在形成应力层209之后，采用离子注入工艺在所述伪栅极230两侧的应力层209和部分衬底200内形成源区和漏区，所注入的掺杂离子为P型离子。

本实施例中，所述第二区域II用于形成NMOS晶体管，因此，第二区域IE形成的应力层209材料为碳化硅，且所述应力层209内需要掺杂N型离子以形成源区和漏区。

所述第二区域II的第三开口侧壁垂直于衬底200的表面；在所述第二区域II的第三开口形成工艺包括为各向异性的干法刻蚀工艺。在第二区域II的应力层209材料为碳化硅，所述应力层209的形成工艺为选择性外延沉积工艺。在一实施例中，在采用所述选择性外延沉积工艺形成应力层209时，以原位掺杂工艺在应力层209内掺杂N型离子。在另一实施例中，在形成应力层209之后，采用离子注入工艺在所述伪栅极230两侧的应力层209和部分衬底200内形成源区和漏区，所注入的掺杂离子为N型离子。

当所述源区和漏区采用离子注入工艺形成时，还能够在形成应力层209之后，去除所述侧墙208；在去除所述侧墙208之后，在所述伪栅极230的侧壁表面形成第二侧墙；以所述第二侧墙和掩膜层203为掩膜，在伪栅极230两侧的应力层209和部分衬底200内掺杂离子，以形成源区和漏区。

由于在形成第三开口和应力层209的过程中，暴露出的侧墙208容易因受到损伤而减薄，继而会造成所形成的源区和漏区到伪栅极230的距离过近，容易产生短沟道效应，因此，需要去除所述侧墙208，并形成厚度尺寸更为精确的第二侧墙，以精确控制源区和漏区到伪栅层的距离。

请参考图12，在所述衬底200表面形成介质层210，所述介质层210暴露出所述伪栅极230的顶部表面。

所述介质层210的形成步骤包括：在所述衬底200、侧墙208和掩膜层203(如图11所示)表面形成介质膜；平坦化所述介质膜和掩膜层203，直至暴露出伪栅极230的顶部表面为止。在本实施例中，所述平坦化工艺为化学机械抛光工艺。

所述介质层210的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数为2.5～3.9)或超低K介质材料(介电常数小于2.5)；形成所述介质膜的工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所形成的介质膜的厚度大于或等于所述伪栅极230的厚度。

在本实施例中，为了使所述介质膜的材料能够充分填充于相邻伪栅极230之间的沟槽内，形成所述介质膜的工艺为流体化学气相沉积工艺(FCVD)，所形成的介质膜的材料为氧化硅。在其它实施例中，形成所述介质膜的工艺还能够为高密度等离子体沉积工艺(HDP)或高深宽比沉积工艺(HARP)。

在一实施例中，在形成所述介质膜之前，在所述衬底200、源区、漏区和伪栅极230表面形成停止层，所述介质膜形成于所述停止层表面；所述停止层的材料与所述介质膜的材料不同，所述停止层用于在后续形成栅极层之后，在源区和漏区表面形成导电结构时，作为刻蚀工艺的停止层。所述平坦化工艺还去除位于伪栅极230顶部的部分停止层。所述停止层的材料为SiN、SiON、SiOCN、SiOBN中的一种或多种组合；所述停止层的厚度为10埃～200埃；所述停止层的形成工艺包括原子层沉积工艺或化学气相沉积工艺。

请参考图13，去除所述伪栅极230(如图12所示)，在所述介质层210内形成第二开口211。

所述第二开口211用于形成栅极结构。去除所述伪栅极230的工艺为湿法刻蚀工艺或干刻蚀工艺，所述干法刻蚀工艺为各向同性的干法刻蚀或各向异性的干法刻蚀，所述湿法刻蚀为各向同性的湿法刻蚀。

本实施例中，所述伪栅极230的材料为多晶硅，所述干法刻蚀的刻蚀气体包括氯气和溴化氢气体中的一种或两种混合；所述湿法刻蚀的刻蚀液包括硝酸溶液和氢氟酸溶液中的一种或两种混合。

在本实施例中，所述伪栅极230与衬底200之间还具有为伪栅介质层202a，在去除所述伪栅极230之后，去除所述伪栅介质层202a(如图12所示)，暴露出第二开口211底部的衬底200表面。

请参考图14，在所述介质层210表面以及第二开口211(如图13所示)的侧壁和底部表面形成栅介质膜212；在所述栅介质膜212表面形成填充满第二开口211的栅极膜213。

本实施例中，在形成栅介质膜212之前，在第二开口211的底部表面形成屏蔽介质层214。所述屏蔽介质层214用于提高栅介质膜212与衬底200之间的粘附力。所述屏蔽介质层214的材料为氧化硅或氮氧化硅；所述屏蔽介质层214的形成工艺为热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺；所述屏蔽氧化层214的厚度为5埃～10埃。而采用沉积工艺形成的屏蔽介质层214具有更低的等效氧化厚度，能够适应更小尺寸晶体管的设计需求，例如低于20纳米工艺节点的晶体管。

在形成所述栅极膜213之前，在所述栅介质膜212表面形成覆盖层215；在所述覆盖层215表面形成阻挡层216；在所述阻挡层216表面形成功函数层；在所述功函数层表面形成栅极膜213。由于所述第二开口211底部与侧壁构成的拐角处相对于第二开口211靠近顶部侧壁凹陷，使得所述凹陷处能够更多地积累栅介质膜212、覆盖层215或阻挡层216的材料，则所述凹陷处形成的栅介质膜212、覆盖层215或阻挡层216的厚度更厚，从而避免了因栅介质层、覆盖层215或阻挡层216在开口底部拐角处覆盖力较弱而使得栅极结构的功函数发生偏移的问题，保证了所形成的栅极结构与衬底200之间的阈值电压稳定。

所述栅介质膜212的材料为高k介质材料，所述高k介质材料的介电系数大于或等于4；所述栅介质膜212的材料包括：LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO₃(简称BST)、Al₂O₃、Si₃N₄、SiON中的一种或多种；所述栅介质膜212的形成工艺为化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺；所述覆盖层215的厚度为10埃～30埃。本实施例中，所述栅介质膜212的形成工艺为原子层沉积工艺，所述原子层沉积工艺具有良好的覆盖能力，能够使栅介质膜212填充于第二开口211侧壁和底部构成的拐角凹陷处。

所述覆盖层215的材料包括La₂O₃、Al₂O₃、Ga₂O₃、In₂O₃、MoO、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、Ti_xN_1-x中的一种或多种；所述覆盖层215的形成工艺为化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺；所述覆盖层215的厚度为5埃～20埃。所述阻挡膜216的材料包括TaN、Ta、TaAl中的一种或多种；所述阻挡膜216的形成工艺为化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺；所述阻挡膜216的厚度为5埃～20埃。本实施例中，所述覆盖层215的形成工艺为原子层沉积工艺，所述原子层沉积工艺具有良好的覆盖能力，能够使覆盖层215填充于第二开口211侧壁和底部构成的拐角凹陷处。

本实施例中，所述衬底200包括第一区域I和第二区域II；在阻挡层216表面形成第一功函数层之后，去除第二区域II的部分第一功函数层，直至暴露出阻挡层216表面为止；在去除第二区域II的部分第一功函数层之后，在阻挡层216和第一功函数层表面形成第二功函数层217b；在所述第二功函数层217b表面形成栅极膜213。本实施例中，在形成栅极膜213之前，去除第一区域I的部分第二功函数层217b。在其它实施例中，还能够不去除第一区域I的第二功函数层217b。

在本实施例中，第一区域I用于形成PMOS晶体管，所述第一功函数层的材料为P型功函数材料，包括Ti_xN_1-x、TaC、MoN、TaN；所述第一功函数层的形成工艺为化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺；所述第一功函数层的厚度为10埃～80埃；去除第二区域II部分第一功函数层的工艺为干法刻蚀工艺或湿法刻蚀工艺，且所述刻蚀工艺需要对与阻挡膜216具有较高的刻蚀选择性，所述阻挡膜216作为刻蚀停止层。第二区域II用于形成NMOS晶体管，所述第二功函数层217b的材料为N型功函数材料，包括TaC、Ti、Al、Ti_xAl_1-x；所述第二功函数层217b的形成工艺为化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺；所述第二功函数层217b的厚度为10埃～80埃。

所述栅极膜213的材料为金属，所述金属包括铜或铝，形成工艺为化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺，所述形成工艺需要为钨空洞工艺，即所形成的栅极膜213内部不宜产生空洞。

请参考图15，平坦化所述栅极膜213和栅介质膜212，直至暴露出介质层210表面为止，在所述第二开口211(如图13所示)内形成栅极结构，所述栅极结构包括位于第二开口211侧壁和底部表面的栅介质层212a、以及位于栅介质层212a表面且填充满第二开口211的栅极层213a。

本实施例中，所述平坦化工艺为化学机械抛光工艺。

相应的，本发明实施例还提供一种采用所述方法所形成的晶体管，请继续参考图15，包括：衬底200；位于衬底200表面的介质层210，所述介质层210内第二开口，所述第二开口的底部尺寸大于顶部尺寸；位于所述第二开口内的栅极结构，所述栅极结构包括位于第二开口侧壁和底部表面的栅介质层212a、以及位于栅介质层212a表面且填充满第二开口的栅极层213a；位于所述栅极结构侧壁的侧墙208；位于所述栅极结构和侧墙208两侧衬底200内的源区和漏区。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：

提供衬底，所述衬底表面具有伪栅膜；

刻蚀部分厚度的伪栅膜，形成第二初始伪栅层以及位于第二初始伪栅层表面的若干第一初始伪栅层，相邻第一初始伪栅层之间形成第一开口；

对所述第一初始伪栅层的侧壁和位于第一开口底部的第二初始伪栅层进行氧化，在第一初始伪栅层的侧壁表面形成第一氧化层，使第一开口底部的第二初始伪栅层形成第二氧化层，未被氧化的第二初始伪栅层和第一初始伪栅层形成伪栅极，所述伪栅极的底部尺寸大于顶部尺寸；

在所述伪栅极的侧壁形成侧墙；

在所述伪栅极和侧墙两侧的衬底内形成源区和漏区；

在所述衬底表面形成介质层，所述介质层暴露出所述伪栅极的顶部表面；

去除所述伪栅极，在所述介质层内形成第二开口；

在所述第二开口内形成栅极结构，所述栅极结构包括位于第二开口侧壁和底部表面的栅介质层、以及位于栅介质层表面且填充满第二开口的栅极层。

2.如权利要求1所述的晶体管的形成方法，其特征在于，所述第二初始伪栅层的厚度为10埃～30埃。

3.如权利要求1所述的晶体管的形成方法，其特征在于，所述第二初始伪栅层的厚度为第一氧化层厚度的1/2。

4.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一氧化层的厚度为10埃～30埃。

5.如权利要求1所述的晶体管的形成方法，其特征在于，在形成所述侧墙之前，去除所述第一氧化层，所述侧墙形成于伪栅极暴露出的表面。

6.如权利要求5所述的晶体管的形成方法，其特征在于，在去除所述第一氧化层时，去除所述第二氧化层，并暴露出衬底表面。

7.如权利要求5所述的晶体管的形成方法，其特征在于，还包括：在形成所述侧墙之后，在所述伪栅极和侧墙两侧的衬底内形成应力层；在所述应力层内掺杂P型离子或N型离子，形成源区和漏区。

8.如权利要求7所述的晶体管的形成方法，其特征在于，所述应力层的形成步骤包括：在所述伪栅极和侧墙两侧的衬底内形成第三开口；采用选择性外延沉积工艺在所述第三开口内形成应力层。

9.如权利要求7所述的晶体管的形成方法，其特征在于，所述应力层的材料为硅锗，所述源区和漏区内掺杂由P型离子；所述应力层的材料为碳化硅，所述源区和漏区内掺杂由N型离子。

10.如权利要求1所述的晶体管的形成方法，其特征在于，在形成所述侧墙之后，去除所述第二氧化层，并暴露出衬底表面。

11.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：在形成侧墙之前，在伪栅极和第一氧化层两侧的衬底内形成轻掺杂区。

12.如权利要求1所述的晶体管的形成方法，其特征在于，所述伪栅膜和衬底之间还具有伪栅介质膜；在形成第一氧化层之后，以所述伪栅极为掩膜，刻蚀所述伪栅介质膜直至暴露出衬底表面为止，形成伪栅介质层；在去除所述伪栅极之后，去除所述伪栅介质层，暴露出第二开口底部的衬底表面。

13.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极结构的形成步骤包括：在所述介质层表面以及第二开口的侧壁和底部表面形成栅介质膜；在所述栅介质膜表面形成填充满第二开口的栅极膜；平坦化所述栅极膜和栅介质膜，直至暴露出介质层表面为止，形成栅极层和栅介质层。

14.如权利要求13所述的晶体管的形成方法，其特征在于，还包括：在形成栅介质膜之前，在第二开口的底部表面形成屏蔽介质层；所述屏蔽介质层的材料为氧化硅或氮氧化硅；所述屏蔽介质层的形成工艺为热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、原子层沉积工艺或物理气相沉积工艺；所述屏蔽介质层的厚度为5埃～10埃。

15.如权利要求13所述的晶体管的形成方法，其特征在于，在形成所述栅极膜之前，在所述栅介质膜表面形成覆盖层；在所述覆盖层表面形成阻挡层；

在所述阻挡层表面形成功函数层；在所述功函数层表面形成栅极膜。

16.如权利要求15所述的晶体管的形成方法，其特征在于，所述衬底包括第一区域和第二区域；在阻挡层表面形成第一功函数层之后，去除第二区域的部分第一功函数层，直至暴露出阻挡层表面为止；在去除第二区域的部分第一功函数层之后，在阻挡层和第一功函数层表面形成第二功函数层；在所述第二功函数层表面形成栅极膜。

17.如权利要求16所述的晶体管的形成方法，其特征在于，还包括：在形成栅极膜之前，去除第一区域的部分第二功函数层。

18.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅介质层的材料为高k介质材料，所述高k介质材料的介电系数大于或等于4；所述栅极层的材料为金属，所述金属包括铜或铝。

19.如权利要求1所述的晶体管的形成方法，其特征在于，所述衬底为平面基底，所述伪栅膜位于所述平面基底表面；或者，所述衬底包括：基底、位于基底表面的鳍部以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面。

20.一种采用如权利要求1至19任一项方法所形成的晶体管，其特征在于，包括：

衬底；

位于衬底表面的介质层，所述介质层内第二开口，所述第二开口的底部尺寸大于顶部尺寸；

位于所述第二开口内的栅极结构，所述栅极结构包括位于第二开口侧壁和底部表面的栅介质层、以及位于栅介质层表面且填充满第二开口的栅极层；位于所述栅极结构侧壁的侧墙；

位于所述栅极结构和侧墙两侧衬底内的源区和漏区。