CN105978302B - 一种pwm脉冲时序控制电路 - Google Patents

Abstract

本发明公开了一种PWM脉冲时序控制电路，包括：延时电路A，其输入端直接与外部PWM控制器输出信号相连；驱动电路A，其输入端直接与延时电路A的输出相连，输出端与负载相连；隔离电路，其输入进端直接与外部PWM控制器供电端相连，其输入出端直接与外部PWM控制器输出端相连；延时电路B，其输入端直接与隔离电路输出信号相连；驱动电路B，其输入端直接与延时电路B的输出相连，输出端与负载相连。本发明通过两个延时单元延迟参数的配合，实现了同步整流死区时间控制，提高了参数的一致性，降低了电路的启动空载电流，有利于提供启动电路的可靠性。

Description

一种PWM脉冲时序控制电路

技术领域

本发明涉及开关电源领域，尤其涉及一种PWM脉冲时序控制电路，它直接应用于控制两个或者两个以上的有源开关的开关电源领域。

背景技术

目前，开关电源广泛应用到各个领域，要求开关电源的可靠性越来越高，体积越来越小。开关电源小型化必然增加热设计难度，散热不良会严重影响开关电源的可靠性，解决上述难题的主要技术途径之一是提高开关电源的转换效率，降低开关电源自身的发热量，从源头上降低开关电源热设计难度，保证电路稳定可靠的工作。目前，提高转换效率的关键技术是采用同步整流技术、有源嵌位等技术，例如，用功率MOS管替代传统的二极管，实现整流功能。在大电流输出的情况下，同步整流技术比二极管整流技术效率有显著提升。

多个有源开关工作需要按照一定的时序有序的工作，在应用时，各个开关之间的共通是一个必须解决的难题。例如，采用功率MOS管取代二极管整流，需要设计相应的同步整流控制电路，保证电路内部各个开关按照一定的时序工作。同步整流根据MOS管的驱动方式，可分为他驱式和自驱式。自驱式同步整流如图1所示，工作原理是从变压器中直接获取驱动信号驱动次级整流MOS管，自驱动同步整流的电路所需的元件数量较少、结构简单、成本低廉的优点，其不足之处是死区时间无法控制，在开关切换期间可能会产生共通短路，降低效率，严重时对电路的可靠性造成影响，同时驱动电压大小无法控制，使用范围受到限制。

与自驱式同步整流的工作原理是通过外部的电路控制次级MOS管的导通时间，使同步整流管的驱动信号和主开关管得的驱动信号保持一定的死区时间，避免两个开关管同时进入导通状态，保证电路稳定可靠的工作，死区时间的长短，直接影响开关电源的转换效率；他驱式同步整流的主要缺点是电路结构相对复杂、所用的元件多、成本高。

专利文献1“用于反激式开关稳定压电源的副边同步整流电路”(CN2540657Y)，如图2所示。该电路主要针对副边同步整流电路设计，主要特点是通过外加驱动电路和驱动时移电路,解决自驱可能出现的共通问题，它的优点是利用磁性器件和驱动电路一起作用，提高电路效率，不足之处是磁性器件参数离散性大，变压器绕制参数一致性差，批量生产时对满足死区时间一致性要求；同时，采用集成电路方式实现延时，在混合集成电路中将大幅度增加电路的成本。

发明内容

鉴于此，本发明提供一种PWM脉冲时序控制电路。本发明是将一个脉冲信号变换为一个隔离的脉冲信号，并且对两个脉冲信号的死区时间进行设置，以满足不同功率变换拓扑结构对脉冲信号时序的要求，解决自驱式存在的共通问题，并提高转换效率。

为达到上述目的，本发明提供如下技术方案：一种PWM脉冲时序控制电路，包括

延时电路A，其输入端直接与外部PWM控制器输出信号相连；

驱动电路A，其输入端直接与延时电路A的输出相连，输出端与负载相连；

隔离电路，其输入进端直接与外部PWM控制器供电端相连，其输入出端直接与外部PWM控制器输出端相连；

延时电路B，其输入端直接与隔离电路输出信号相连；

驱动电路B，其输入端直接与延时电路B的输出相连，输出端与负载相连。

进一步，所述延时电路A包括晶体管M₁、电阻R₁、电阻R₂和电容C₁；所述驱动电路A包括集成电路U_{2_A}；所述隔离电路包括电阻R₃、电容C₂、电容C₃、脉冲变压器T₁和二极管D₁；所述延时电路B包括晶体管M₂、电阻R₄、电阻R₅和电容C₄；所述驱动电路B包括集成电路U_{2_B}；其中，电阻R₁的一端和C₁的一端分别与PWM控制器的输出端相连，晶体管M₁的漏极和集成电路U_{2_A}的输入端分别与电阻R₁的另一端相连，电容C₁的另一端和电阻R₂的一端分别与晶体管M₁的栅极相连，R₂的另一端和M₁的源极接地；U_{2_A}的输出端接负载；电阻R₃和电容C₂串联，串联支路的一端连PWM控制器的供电端，串联支路的另一端接脉冲变压器T₁初级的同名端，脉冲变压器T₁初级的另一端接PWM控制器的输出端，脉冲变压器T₁次级的同名端接电容C₃的一端，电容C₃的另一端分别与电阻R4的一端、电容C4的一端连接，电容C₄的另一端分别与晶体管M₂的栅极、电阻R₅一端相连，晶体管M₂的漏极分别与电阻R4的另一端、集成电路U_{2_B}的输入端相连，集成电路U_{2_B}的输出端接负载，脉冲变压器T₁次级的另一端分别与二极管D₁的阳极、晶体管M₂的源极、电阻R₅的一端连接。

由于采用了以上技术方案，本发明具有以下有益技术效果：

采用上述技术方案，使单端应用的PWM控制器可以作为同步整流应用，提高电路的转换效率。通过两个延时单元延迟参数的配合，实现了同步整流死区时间控制，提高了参数的一致性，降低了电路的启动空载电流，有利于提供启动电路的可靠性。

与传统的同步整流电路相比，本发明的PWM脉冲时序控制电路有以下特点：

1、采用较少的元器件实现反相互补的两路脉冲信号。传统的PWM信号生成电路一般采用数字反相或者模拟反相的方式，需要增加元件，而本技术方案利用PWM控制器输出端和供电端的关系，实现输出信号反相，不需要额外增加元件。并且反相信号和原信号不存在延时。

2、采用两路相同结构的延时单元电路有利于实现死区时间控制。通过改变延时单元R和C的值，可以设置不同的死区时间，与采用数字电路实现的延迟电路相比，排除了数字电路延时的影响，有利于保证电路在宽温度范围内的参数一致性。

3、本技术方案采用分离元件实现，无需增加额外的集成电路，适合在高可靠混合集成DC/DC变换器中应用。

附图说明

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：

图1为传统的自驱同步整流电路图；

图2为专利文献1的同步整流控制的电路图；

图3为本发明一种PWM脉冲时序控制电路的方框图；

图4为本发明一种PWM脉冲时序控制电路的电路图；

图5为本发明电路的延时电路时序图；

图6为本发明电路的反相隔离时序图；

图7为本发明电路的两路隔离驱动信号时序图；

图8为本发明电路在反激同步整流开关电源中的应用实例图；

图9为本发明电路在反激有源嵌位开关电源中的应用实例图。

具体实施方式

以下将结合附图，对本发明的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。

本发明一种PWM脉冲时序生成电路的方框图如图3所示，它包括延时电路A、驱动电路A、隔离电路、延时电路B和驱动电路B，

延时电路A，其输入端直接与外部PWM控制器输出信号相连，作用是将外部输入信号延时；

驱动电路A，其输入端直接与延时电路A的输出相连，输出端与负载相连。其作用是将经过延时后的脉冲信号进行电流放大，提高负载开关速度；

隔离电路，其输入进端直接与外部PWM控制器供电端相连，其输入出端直接与外部PWM控制器输出端相连，作用是实现两个脉冲信号的电隔离；

延时电路B，其输入端直接与隔离电路输出信号相连，作用是将隔离电路输出信号延时；

驱动电路B，其输入端直接与延时电路B的输出相连，输出端与负载相连。其作用是将经过延时后的脉冲信号进行电流放大，提高负载开关速度。

本发明的工作主要工作原理是利用两个或者两个以上的微分单元电路，通过选择不同的时间常数，控制不同的脉冲信号延迟，从而对不同脉冲信号的死区时间控制，使得不同脉冲信号满足功率开关的时序要求。

本发明的工作原理电路图如图4所示，所述延时电路A包括晶体管M₁、电阻R₁、电阻R₂和电容C₁；所述驱动电路A包括集成电路U_{2_A}；所述隔离电路包括电阻R₃、电容C₂、电容C₃、脉冲变压器T₁和二极管D₁；所述延时电路B包括晶体管M₂、电阻R₄、电阻R₅和电容C₄；所述驱动电路B包括集成电路U_{2_B}；

其中，电阻R₁的一端和C₁的一端分别与PWM控制器的输出端相连，晶体管M₁的漏极和集成电路U_{2_A}的输入端分别与电阻R₁的另一端相连，电容C₁的另一端和电阻R₂的一端分别与晶体管M₁的栅极相连，R₂的另一端和M₁的源极接地；U_{2_A}的输出端接负载；电阻R₃和电容C₂串联，串联支路的一端连PWM控制器的供电端，串联支路的另一端接脉冲变压器T₁初级的同名端，脉冲变压器T₁初级的另一端接PWM控制器的输出端，脉冲变压器T₁次级的同名端接电容C₃的一端，电容C₃的另一端分别与电阻R4的一端、电容C4的一端连接，电容C₄的另一端分别与晶体管M₂的栅极、电阻R₅一端相连，晶体管M₂的漏极分别与电阻R4的另一端、集成电路U_{2_B}的输入端相连，集成电路U_{2_B}的输出端接负载，脉冲变压器T₁次级的另一端分别与二极管D₁的阳极、晶体管M₂的源极、电阻R₅的一端连接。

PWM控制器的输出连接到延迟单元A，经由电容C₁微分后，流过电容C₁的位移电流在电阻R₂上产生压降，形成一个正脉冲尖峰和负脉冲尖峰，分别对应PWM输出信号的上升沿和下降沿。电阻R₂上的电压尖峰如下式所示：

V(R₂)＝R₂×C₁×dV_out/dt (1)

式中，dV_out/dt表示PWM控制器输出信号的上升沿或者下降沿的变化速率，其中C₁×dV_out/dt表示流过电容C₁的位移电流。

当正脉冲尖峰出现在M₁的栅极时，M₁导通并进入饱和，使集成电路U_{2_A}的输入保持低电平，此时电阻R₁上面通过的电流为(V_{OUT_H}-V_{SAT_M1})/R₁，为短时间的电流尖峰。V_{OUT_H}为PWM控制电路输出为高时的电压值，V_{SAT_M1}为晶体管M₁饱和时的电压值。当正脉冲尖峰消失后，晶体管M₁的栅极电压为低，晶体管M₁进入截止状态，PWM控制器输出信号经电阻R₁传递到集成电路U_{2_A}的输入；当负脉冲尖峰到来时，晶体管M₁的栅极处于反偏，晶体管M₁处于截止状态，不影响信号传输，因此，后面重点分析上升沿对电路的影响。晶体管M₁保持饱和的时间，就是PWM信号被延迟单元延迟的时间，延迟时间的大小可以用下面的关系表示：

设晶体管M₁的导通电压为V_th，则当大于V_th时，晶体管M₁处于饱和状态，即大于V_th的时间，就是延迟单元的延迟时间。为简化计算，假设PWM信号输出上升时间非常快，这样可以采用RC零输入响应来计算电路的延迟时间，那么电阻R₂上的电压公式可以简化表示为：

其中V_{OUT_H}为PWM控制器的输出高电平，τ为R₂和电容C₁的时间常数

上式化简为时间表达式为：

等于V_th时对应的时间，即是延迟单元的延迟时间

由上式可以看出，当脉冲信号上升沿固定时，t_delay的大小仅取决于电阻R₂和电容C₁的取值。

PWM控制器输出信号，一般以地为参考电位，高电平电压值约小于供电电压，当输出信号以供电电压为参考电平时，原来的高电平对应低电压，而低电平对应供电电压，与以地为参考时的信号反相；隔离电路以PWM控制电路输出单元的供电电压为参考电位，实现PWM控制电路输出信号的反相，经电容C₂隔值后，通过脉冲变压器T₁初级传递到次级，实现信号隔离，电阻R₃是脉冲变压器T₁初级的绕组等效电阻和串联电阻的总和，在初级电路工作起阻尼状态，防止初级电路振荡，脉冲变压器T₁次级绕组串联的电容C₃主要作用是恢复初级传递的次级的脉冲信号，二极管D₁是将低电平钳位在-V_D。经过隔离电路，实现PWM控制电路输出信号的反相隔离变换。

电阻R₄、电阻R₅，电容C₄和晶体管M₂的功能和电阻R₁，电阻R₂，电容C₁和晶体管M₁的功能相同，但是串联的电阻R₅和电容C₄的取值和电阻R₂，电容C₁不同，通过设置不同的取值，让两个延迟单元的延迟时间不同，从而将两个反相信号的死区时间设置到需要的值，满足功率电路控制的要求。

集成电路U_{2_A}和集成电路U_{2_B}接收延时单元的输出信号，经过电流放大后，输出直接驱动开关管，实现对功率回路的控制。

图5为本发明电路的限流保护时序控制图，其中，图5(a)是PWM控制电路的输出波形，图5(b)是经过电阻R₂和电容C₁后的电压尖峰波形，图5(c)是经过延时后的驱动器输入波形；图6(a)是PWM控制电路的输出波形，图6(b)经过反相隔离后在脉冲变压器T₁次级得到的互补波形，图6(c)是反相隔离后的波形经过电阻R₅和电容C₅后的电压尖峰波形；图7是经过驱动器后的两路波形时序图。

图7是本发明在反激同步整流开关电源中的应用实例，集成电路U_{2_A}的输出连接到初级开关管M₃，控制M₃的开关。集成电路U_{2_B}的输出连接到次级开关管M₄，控制M₄的开关，实现同步整流。

图8是本发明在反激有源嵌位开关电源中的应用实例，集成电路U_{2_A}的输出连接到初级开关管M₃，控制M₃的开关。集成电路U_{2_B}的输出连接到初级嵌位管M₄的漏极D，参考电位连接到M₄的源极S，控制M₄的开关，实现M₄的悬浮驱动。

以上实施例电路的基本参数为：

延迟电路A和延迟电路B中，晶体管M₁，M₂：普通小信号NMOS晶体管；电阻R₁、R₂、R₄、R₅，电容C₁、C₄为常规阻容；

隔离电路，脉冲变压器T₁匝比为1：1；D₁为普通二极管，电阻R₃、C₂、C₃为常规阻容；

驱动电路A和驱动电路B；利用UCC27324驱动器实现，该型电路内部包含两个驱动单元。

本发明在只有一路PWM信号的情况下，在不采用集成电路的情况下，仅采用2个晶体管和少量无源元件，即可实现同步整流和有源钳位拓扑的开关控制，提升电源转换效率6个百分点。因此本发明电路的电路简洁，适合应用在采用裸芯片设计的高可靠混合电源领域，用于实现同步整流。

以上所述仅为本发明的优选实施例，并不用于限制本发明，显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (1)

1.一种PWM脉冲时序控制电路，其特征在于：包括

延时电路A，其输入端直接与外部PWM控制器输出信号相连；

驱动电路A，其输入端直接与延时电路A的输出相连，输出端与负载相连；

隔离电路，其输入进端直接与外部PWM控制器供电端相连，其输入出端直接与外部PWM控制器输出端相连；

延时电路B，其输入端直接与隔离电路输出信号相连；

驱动电路B，其输入端直接与延时电路B的输出相连，输出端与负载相连；

所述延时电路A包括晶体管M₁、电阻R₁、电阻R₂和电容C₁；

所述驱动电路A包括集成电路U_{2_A}；

所述隔离电路包括电阻R₃、电容C₂、电容C₃、脉冲变压器T₁和二极管D₁；

所述延时电路B包括晶体管M₂、电阻R₄、电阻R₅和电容C₄；

所述驱动电路B包括集成电路U_{2_B}；

其中，电阻R₁的一端和C₁的一端分别与PWM控制器的输出端相连，晶体管M₁的漏极和集成电路U_{2_A}的输入端分别与电阻R₁的另一端相连，电容C₁的另一端和电阻R₂的一端分别与晶体管M₁的栅极相连，R₂的另一端和M₁的源极接地；U_{2_A}的输出端接负载；电阻R₃和电容C₂串联，串联支路的一端连PWM控制器的供电端，串联支路的另一端接脉冲变压器T₁初级的同名端，脉冲变压器T₁初级的另一端接PWM控制器的输出端；串联支路的一端即为输入进端，脉冲变压器T₁初级的另一端即为输入出端；

脉冲变压器T₁次级的同名端接电容C₃的一端，电容C₃的另一端分别与电阻R4的一端、二极管D₁的阴极、电容C4的一端连接，电容C₄的另一端分别与晶体管M₂的栅极、电阻R₅一端相连，晶体管M₂的漏极分别与电阻R4的另一端、集成电路U_{2_B}的输入端相连，集成电路U_{2_B}的输出端接负载，脉冲变压器T₁次级的另一端分别与二极管D₁的阳极、晶体管M₂的源极、电阻R₅的另一端连接；

PWM控制器的输出连接到延迟单元A，经由电容C₁微分后，流过电容C₁的位移电流在电阻R₂上产生压降，形成一个正脉冲尖峰和负脉冲尖峰，分别对应PWM输出信号的上升沿和下降沿；电阻R₂上的电压尖峰如下式所示：

V(R₂)＝R₂×C₁×dV_out/dt (1)

式中，dV_out/dt表示PWM控制器输出信号的上升沿或者下降沿的变化速率，其中C₁×dV_out/dt表示流过电容C₁的位移电流；

当正脉冲尖峰出现在M₁的栅极时，M₁导通并进入饱和，使集成电路U_{2_A}的输入保持低电平，此时电阻R₁上面通过的电流为(V_{OUT_H}-V_{SAT_M1})/R₁，为短时间的电流尖峰；V_{OUT_H}为PWM控制电路输出为高时的电压值，V_{SAT_M1}为晶体管M₁饱和时的电压值；当正脉冲尖峰消失后，晶体管M₁的栅极电压为低，晶体管M₁进入截止状态，PWM控制器输出信号经电阻R₁传递到集成电路U_{2_A}的输入；当负脉冲尖峰到来时，晶体管M₁的栅极处于反偏，晶体管M₁处于截止状态，不影响信号传输，只分析上升沿对电路的影响；晶体管M₁保持饱和的时间，就是PWM信号被延迟单元延迟的时间，延迟时间的大小用下面的关系表示：

设晶体管M₁的导通电压为V_th，则当大于V_th时，晶体管M₁处于饱和状态，即大于V_th的时间，就是延迟单元的延迟时间；为简化计算，假设PWM信号输出上升时间非常快，采用RC零输入响应来计算电路的延迟时间，那么电阻R₂上的电压公式简化为：

其中V_{OUT_H}为PWM控制器的输出高电平，τ为R₂和电容C₁的时间常数

上式化简为时间表达式为：

等于V_th时对应的时间，即是延迟单元的延迟时间

t_delay＝-R₂×C₁×ln(V_th/V_{OUT_H}) (4)

由上式得到，当脉冲信号上升沿固定时，t_delay的大小仅取决于电阻R₂和电容C₁的取值。