CN105956215A - 应用径向流分析pcb三维质量位移方法 - Google Patents

应用径向流分析pcb三维质量位移方法 Download PDF

Info

Publication number
CN105956215A
CN105956215A CN201610224483.2A CN201610224483A CN105956215A CN 105956215 A CN105956215 A CN 105956215A CN 201610224483 A CN201610224483 A CN 201610224483A CN 105956215 A CN105956215 A CN 105956215A
Authority
CN
China
Prior art keywords
pcb
little lattice
thickness
copper
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610224483.2A
Other languages
English (en)
Other versions
CN105956215B (zh
Inventor
琼迪克森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUSHI ELECTRONICS CO Ltd
Wus Printed Circuit Co Ltd
Original Assignee
HUSHI ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUSHI ELECTRONICS CO Ltd filed Critical HUSHI ELECTRONICS CO Ltd
Priority to CN201610224483.2A priority Critical patent/CN105956215B/zh
Publication of CN105956215A publication Critical patent/CN105956215A/zh
Application granted granted Critical
Publication of CN105956215B publication Critical patent/CN105956215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及PCB制作领域，具体涉及应用径向流分析PCB三维质量位移方法，通过径向流分析方法分析PCB测试板的填孔能力A值、奶油层厚D值和拉力E值，得到板子难度FR与A值、D值、E值之间的关系。根据待设计的PCB板的各层的板子难度FR，选取满足条件的各层PCB材料.另通过3DMD的填胶模型分析和迭加受压程度分析判断PCB板的可靠性是否存在风险,如存在,则可以对各层PCB材料/图型设计进行适当修改直至通过填胶模型分析和迭加受压程度分析判断PCB板的可靠性不存在风险。

Description

应用径向流分析PCB三维质量位移方法
技术领域
本发明涉及PCB制作领域，具体涉及应用径向流分析PCB三维质量位移方法。T
背景技术
印刷电路板行业中的多层层压工艺,需要结合铜/基板/铜箔的各种设计特质。但这些变动会使得半固化片结合层的绝缘层厚度产生差异。而至今当导入新型材料时仍应用计算粘合所需总树脂胶量是否足够的方法。
虽然已有很多不同的测算方式来估计新型材料的可靠性,但对那些含添加物如填充剂和不浴性阻燃剂的材料,是无法只依靠树脂含量百份比来精确地估算其流动状况的。加上一些高端设计会有大面积比例的铜面被去除(比如BGA零件区),需由结合用半固化胶片的胶来填充。当所需填充的面积大于可用的结合用树脂胶时,玻璃纱与铜的结合就会变弱，这较弱的区域会影响到整块PCB板的可靠性。
随着BGA零件尺寸的加大,BGA零件的线距跟着减少,使得以上效应更严重。
发明内容
为了解决上述问题，本发明提供一种可评估和校正PCB板的应用径向流分析PCB三维质量位移方法。
为了达到上述目的，本发明所采取的技术方案是：应用径向流分析PCB三维质量位移方法，包括如下步骤：
(1)径向流分法对材料分析：
a.切开PCB测试板获得PCB测试板的截面，读取截面的总孔数TH和被填满树脂孔数FH，填孔能力值A＝FH/TH；具体地，采用IPC_TM650-chapter2.1切开PCB测试板并进行测试。
b.测定PCB测试板的奶油层厚度D，奶油层为半固化片固化后存在于玻璃纤维布与铜层之间的环氧树脂；奶油层厚度＝(绝缘层厚度-玻璃纤维布标准厚度)/2；
c.测定PCB测试板的开槽区的最低剥离强度E，最低剥离强度E通过测量开槽区单位面积的铜箔拉力得到；最低剥离强度E的单位为lb/in(英磅每英寸)；
d.PCB板制作难度FR＝CT*(1-残铜率),CT为铜箔标准厚度；根据FR值确定所需的PCB材料的A值、D值、E值要求范围；这里的CT跟填胶模型中的CT(基板铜厚)相同，残铜率是指单层残铜率；具体操作时，根据每层的FR来确定每层的材料(一般同一产品,各层材料会用一样的,也有例外)；在产品图型不改变的情况下，残铜率以及铜厚均为固定；各层基板厚度会因玻璃纤维布和树脂材料的改变而有变化。同理,在已有固定基板厚度或铜厚要求下,玻璃纤维布和树脂材料的种类就已有限制,这时还要选择基板及半固化片的品牌,型号(不同化学成份)。宏观来说,当分析问题时,会打破所有限制,甚至挑战客户原稿设计上于铜厚、残铜率、各层厚度的规定。
(2)3DMD分析：
1)填胶模型分析:
a.将PCB多层板的各个单层半固化片分别切分为若干小格,计算某个小格残铜率即某个小格铜面积除以某个小格总面积；需要填胶体积v1＝(CT*(1-rcp％))*a，其中CT:基板铜厚，rcp％为单层残铜率，a为小格面积；
b.对比需要填胶体积v1、在PCB多层板的该单层半固化片的某个小格可提供填胶体积v2,判断该小格内是否提供足够的填胶体积；计算公式为可提供填胶体积v2＝(PPT-GFT-2F)*a，其中PPT为环氧树脂标准厚度，GFT为玻璃纤维布标准厚度，F为奶油层厚度，奶油层为半固化片固化后存在于玻璃纤维布与铜层之间的环氧树脂，a为小格面积；当v2>v1，即(PPT-GFT-2F)>CT*(1-rcp％)，则认为可提供足够的填胶体积；
2)迭加受压程度分析:
a.将PCB多层板一定区域划分成低分辨率的小格,并把PCB多层板各层铜厚加总，计算PCB多层板一定区域内总铜厚占总板厚的比例；计算公式为:受压程度P＝(TCT1–TCT2)/BT，其中BT为PCB板总厚，TCT1为某小格内各层原铜厚总和，TCT2为生成导电图型后某小格内各层铜厚总和；
b.把结果P值分成几个等级,于计算器内进行仿真,不同等级设置为不同颜色；当小格的P>10％,定义为低压格子区；X及Y轴方向同时出现低压格子区>＝2格,即表示低压面积过大，判定为PCB多层板的可靠性存在风险。在迭加受压程度分析之后，对于线路密集之PCB板区域划分为高分辨率小格并计算受压程度；把PCB多层板各层铜厚加总，计算PCB板一定区域内总铜厚占总板厚的比例；计算公式为:受压程度P＝(TCT1–TCT2)/BT，其中BT为PCB板总厚，TCT1为某小格内各层原铜厚总和，TCT2为生成图型后某小格内各层铜厚总和；所述的低分辨率的小格为长宽各为50-200mil之方格；所述的高分辨率小格为长宽各<50mil之方格；低分辨率的小格大小大于高分辨率的小格大小；当高分辨率小格的P>10％,定义为低压格子区，X及Y轴(X及Y轴分别为PCB板的长度和宽度方向)方向同时出现低压格子区>＝2格,即表示低压面积过大，判定为PCB多层板的可靠性存在风险。
线路密集之PCB板区域为BGA区或线距小于1.0mm的连接器区。
相对于现有技术，本发明的有益效果是：透过径向流测试板,分析各种材料不同组合之下,其填孔能力值A、奶油层厚度D和最低剥离强度E值.并应用现有的材料370HR做基准，得到不同设计的板子的难度FR对A值、D值、E值的要求，以定义出各种材料的综合能力.当要制作某PCB产品时,需选择能满足该PCB每一层所属的制作难度值FR的PCB材料,以确保该产品的材料可靠性.另外,通过3DMD模型中的填胶模型分析和迭加受压程度分析,以判断具体某PCB产品图型各局部设计是否存在可靠性风险，如存在，则要对PCB图型设计进行适当修改直至通过填胶模型分析和迭加受压程度分析判断PCB板的可靠性不存在风险。
附图说明
图1a为孔充满树脂胶的示意图；图1b为部分孔树脂胶未填满的示意图；
图2a是PCB多层板的原设计图的分析结果；
图2b为根据受力分析结果修改PCB多层板的layout布线得到的新的PCB多
层板设计的受力分析结果图。
具体实施方式
为进一步揭示本发明的技术方案，下面结合附图详细说明本发明的实施方式。
当PCB行业用Prepreg半固化片(含树脂胶+玻璃纤维布)于压合流程时从B-stage固化为C-stage时,会先溶化流动,并填入PCB各层铜(或金属)线路缝隙间以使各层粘合牢固可靠,再完全硬化。由于发现不同品牌,不同树脂/化学成份种类,不同树脂/玻璃比例,不同种类玻璃纤维布,对于不同的PCB图型设计,其流动填充状况都出现不同程度的差别。我们把这种半固化片从中央往周边流动的能力称径向流radial flow。
Radial flow tool是透过实验测量出各种半固化片的流动能力,对比不同类的PCB图型设计,径向流工具是一张能力说明表,以说明不同材料对比不同PCB设计难度时的表现，它的数据源自测试板结果及以370HR材料作基准。
测试板设计以某尺寸的PCB基板(尺寸:18”*24”；厚度:47mil,1/1oz铜),以下表1的内容钻出各种不同的孔径。表2中说明PCB基板的开槽区(slot区)的尺寸。
表1 PCB基板的孔数量及孔径.
Slot size 0.05*1” 0.05*2” 0.10*2” 0.20*2”
表2 开槽区尺寸
选择各种不同产牌,不同种类玻璃布,不同类型树脂含胶量(R/C)的半固化片,与已钻孔的基板压合成测试板。下表为以材料370HR(isola的FR4材质)为例的玻璃布对比不同含胶量的组合。其中，106、1080等的竖行用玻璃纤维布的型号指代PCB材料。
表3 370HR9的不同PCB材料的含胶量以及玻璃纤维布种类
填孔能力
切开PCB测试板(由基板和半固化片组成)获得PCB测试板的截面，读取截面的总孔数TH和被填满树脂孔数FH，填孔能力值A(Radial Flow Via Fill Factor)＝FH/TH，填孔能力为树脂胶能把孔填满的能力,结果为0-1之间，见图1a填满树脂的情形和图1b部分孔不填满树脂的情形。
Butter coat thickness树脂表面奶油层厚度(D值,单位:mil)
奶油层为半固化片固化后存在于玻璃纤维布与铜层之间的环氧树脂。若奶油层太薄,即用于粘合玻璃纤维与铜箔的胶很少,会影响粘合力。奶油层厚度＝(绝缘层厚度-玻璃纤维布标准厚度)/2。
Minimum Peel strength Slotted area模拟低压区最低剥离强度(E值:单位:lb/in)
有slot区需填入较多树脂,消耗多时故会影响与铜箔之结合力。模拟实验测量slot区铜箔拉力(依据标准IPC-TM-650 2.4.8)来衡量某材料树脂的可靠性。
板子难度分类：当内层铜愈厚,残铜面积愈少,表示需要用作填补空旷区域的树脂胶更多,也表示要求半固化片层所提供的胶量要更大。对半固化片层的选择会更严,即板子难度更高。我们参考常见的PCB种类,依其所需胶量为基准。把PCB内层设计分成4种难度，见表4:
公式:PCB板子制作难度FR＝CT*(1-残铜率),CT＝铜箔标准厚，PCB板子制作难度与需填胶量成正比。
表4 常见PCB内层设计与FR下限表
常见PCB内层设计 FR值下限
1/2oz铜箔+(1-残铜率)<50％ 0.6*(1-100％)＝0
1oz铜箔+(1-残铜率)>＝50％ 1.2*(1-50％)＝0.6
2oz铜箔+(1-残铜率)<50-80％ 2.4*(1-50％)＝1.2
2oz铜箔+(1-残铜率)>80％ 2.4*(1-80％)＝1.9
注:1oz铜箔＝1.2mil厚
利用以上公式即可对任何多层板的任一层换算出其FR值,即难度值。
参考目前业界应用中较稳定可靠的材料370HR的表现为基准,以其结果作为标准,对以上三项特性定出可接受标准,目前暂定如下表5:
表5板子难度FR对材料的要求
板子难度FR 0-0.6 0.6-1.2 1.2-1.9 1.9-2.4
对材料要求 A>0.8 A＝1.0 A>1.0&；D>＝0.3 A>1.0；D>＝0.3；E>4
对于每种可能应用的材料的各种玻璃布与胶含量组合,通过径向流实验得到其对应的A,D,E值，则可了解该种材料适合于哪种PCB设计。
填胶模型分析:
a将PCB多层板的各个单层半固化片分别切分为若干小格,计算某个小格残铜率即某个小格铜面积除以某个小格总面积；需要填胶体积v1＝(CT*(1-rcp％))*a，其中CT:基板铜厚，rcp％为单层残铜率，a为小格面积；比如a为1平方英寸；
b.对比需要填胶体积v1、在PCB多层板的该单层半固化片的某个小格可提供填胶体积v2,判断该小格内是否提供足够的填胶体积；计算公式为可提供填胶体积v2＝(PPT-GFT-2F)*a，其中PPT为环氧树脂标准厚度，GFT为玻璃纤维布标准厚度，F为奶油层厚度，奶油层为半固化片固化后存在于玻璃纤维布与铜层之间的环氧树脂，a为小格面积；当v2>v1，即(PPT-GFT-2F)>CT*(1-rcp％)，则认为可提供足够的填胶体积；
迭加受压程度分析:
a.将PCB多层板一定区域划分成低分辨率的小格,并把PCB多层板各层铜厚加总，计算PCB多层板一定区域内总铜厚占总板厚的比例；计算公式为:受压程度P＝(TCT1–TCT2)/BT，其中BT为PCB板总厚，TCT1为某小格内各层原铜厚总和，TCT2为生成导电图型后某小格内各层铜厚总和；其中当各层中铜在该小格处均被保留时,TCT1＝TCT2,即P值为0,表示受压最大；反之,如各层中铜在该小格处均被去除时,TCT2＝0,P值较大,表示受压较低。
b.把结果P值分成几个等级,于计算器内进行仿真,不同等级设置为不同颜色；当小格的P>10％,,定义为低压格子区；X及Y轴方向(X及Y轴分别为PCB板的长度和宽度方向)同时出现低压格子区>＝2格,即表示低压面积过大，判定为PCB多层板的可靠性存在风险，
然后可以修改图纸的铜的位置以改变导电图型或选择不同参数的PCB材料重新进行PCB多层板制备，也可以在未经修改的情况下，通过标准化的PCB测试证明PCB多层板(个案)合格可靠(比较罕见)。
目前分类方式见表6和图2。
表6 目前分类方式
P 颜色 受压程度
>10％ 粉色 低
10％-3％ 绿色 中
<3％ 蓝色 高
其中图2中，high risk指高风险(低受压程度)，optimum 3DMD对应于中风险(中受压程度)，high mass对应于低风险(高受压程度)，实际上，分类方式还可以为更多种。
对于线路密集之PCB板区域划分为高分辨率小格并计算受压程度；把PCB多层板各层铜厚加总，计算PCB板一定区域内总铜厚占总板厚的比例；计算公式为:受压程度P＝(TCT1–TCT2)/BT，其中BT为PCB板总厚，TCT1为某小格内各层原铜厚总和，TCT2为生成图型后某小格内各层铜厚总和；所述的低分辨率的小格为长宽各为50-200mil之方格；所述的高分辨率小格为长宽各<50mil之方格；低分辨率的小格大小大于高分辨率的小格大小。判定PCB板是否有风险的方法同上。
通过径向流分析方法分析不同材料(玻璃纤维布和树脂胶)的PCB测试板的A值、D值和E值，不同的PCB板材料(其为基板和半固化片组成，构成PCB多层板的单层结构),不同的材料组成，会得到不同的A值、D值、E值。
采用现有的材料370HR做实验，得到板子难度FR与A值、D值、E值之间的关系，当要制作某PCB产品时，需选择能满足该PCB每一层所属的制作难度值FR的PCB材料,以确保该产品的材料可靠性。根据待设计的PCB板的各层的板子难度FR，选取满足条件的各层PCB材料。3DMD通过填胶模型分析和迭加受压程度分析判断PCB板的可靠性是否存在风险，如存在，则可以对各层PCB材料进行适当修改直至通过填胶模型分析和迭加受压程度分析判断PCB板的可靠性不存在风险。
径向流和3DMD分析方法乃应用以上原则进行,并以PDCA循环,参考实际结果持续更新测量方法与要求标准。故不限以上提及之3种量测项目,4种板子难度标准。而会依据新材料开发,或新产品要求提出后，持续修改。
以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (4)

1.应用径向流分析PCB三维质量位移方法，包括如下步骤：
(1)径向流方法对材料分析：
a.切开PCB测试板获得PCB测试板的截面，读取截面的总孔数TH和被填满树脂孔数FH，填孔能力值A＝FH/TH；
b.测定PCB测试板的奶油层厚度D，奶油层为半固化片固化后存在于玻璃纤维布与铜层之间的环氧树脂；奶油层厚度＝(绝缘层厚度-玻璃纤维布标准厚度)/2；
c.测定PCB测试板的开槽区的最低剥离强度E，最低剥离强度E通过测量开槽区铜箔拉力得到；
d.PCB板制作难度FR＝CT*(1-残铜率),CT为铜箔标准厚度；根据FR值确定所需的PCB材料的A值,D值,E值的要求范围；
(2)3DMD分析:
1).填胶模型分析：
a.将PCB多层板的各个单层半固化片分别切分为若干小格,计算某个小格残铜率即某个小格铜面积除以某个小格总面积；需要填胶体积v1＝(CT*(1-rcp％))*a，其中CT:基板铜厚，rcp％为单层残铜率，a为小格面积；
b.对比需要填胶体积v1、在PCB多层板的该单层半固化片的某个小格可提供填胶体积v2,判断该小格内是否提供足够的填胶体积；计算公式为可提供填胶体积v2＝(PPT-GFT-2F)*a，其中PPT为环氧树脂标准厚度，GFT为玻璃纤维布标准厚度，F为奶油层厚度，奶油层为半固化片固化后存在于玻璃纤维布与铜层之间的环氧树脂，a为小格面积；当v2>v1，即(PPT-GFT-2F)>CT*(1-rcp％)，则认为可提供足够的填胶体积；
2)迭加受压程度分析:
a.将PCB多层板一定区域划分成低分辨率的小格,并把PCB多层板各层铜厚加总，计算PCB多层板一定区域内总铜厚占总板厚的比例；计算公式为:受压程度P＝(TCT1–TCT2)/BT，其中BT为PCB板总厚，TCT1为某小格内各层原铜厚总和，TCT2为生成导电图型后某小格内各层铜厚总和；
b.把结果P值分成几个等级,于计算器内进行仿真,不同等级设置为不同颜色；当小格的P>10％,定义为低压格子区；X及Y轴方向同时出现低压格子区>＝2格,即表示低压面积过大，判定为PCB多层板的可靠性存在风险。
2.根据权利要求1所述的应用径向流分析PCB三维质量位移方法，其特征在于，在迭加受压程度分析之后，对于线路密集之PCB板区域划分为高分辨率小格并计算受压程度；把PCB多层板各层铜厚加总，计算PCB板一定区域内总铜厚占总板厚的比例；计算公式为:受压程度P＝(TCT1–TCT2)/BT，其中BT为PCB板总厚，TCT1为某小格内各层原铜厚总和，TCT2为生成图型后某小格内各层铜厚总和；所述的低分辨率的小格为长宽各为50-200mil之方格；所述的高分辨率小格为长宽各<50mil之方格；低分辨率的小格大小大于高分辨率的小格大小；当小格的P>10％,定义为低压格子区，X及Y轴方向同时出现低压格子区>＝2格,即表示低压面积过大，判定为PCB多层板的可靠性存在风险。
3.根据权利要求1所述的应用径向流分析PCB三维质量位移方法，其特征在于：
相对于不同PCB设计难度,有不同的材料特性要求，
4.根据权利要求2所述的应用径向流分析PCB三维质量位移方法，其特征在于，线路密集之PCB板区域为BGA区或线距小于1.0mm的连接器区。
CN201610224483.2A 2016-04-12 2016-04-12 应用径向流分析pcb三维质量位移方法 Active CN105956215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610224483.2A CN105956215B (zh) 2016-04-12 2016-04-12 应用径向流分析pcb三维质量位移方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610224483.2A CN105956215B (zh) 2016-04-12 2016-04-12 应用径向流分析pcb三维质量位移方法

Publications (2)

Publication Number Publication Date
CN105956215A true CN105956215A (zh) 2016-09-21
CN105956215B CN105956215B (zh) 2018-11-16

Family

ID=56917523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610224483.2A Active CN105956215B (zh) 2016-04-12 2016-04-12 应用径向流分析pcb三维质量位移方法

Country Status (1)

Country Link
CN (1) CN105956215B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112365561A (zh) * 2020-11-03 2021-02-12 中国南方电网有限责任公司超高压输电公司检修试验中心 一种印制电路板组件电路原理图逆向绘制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
TW503681B (en) * 2001-10-04 2002-09-21 Wus Printed Circuit Co Ltd Manufacture method of resistor layer of multi-layer printed circuit board
TW200415965A (en) * 2003-02-06 2004-08-16 Wus Printed Circuit Co Ltd Micro blind hole of printed circuit board and manufacturing method thereofor
CN105129408A (zh) * 2015-09-15 2015-12-09 黄石沪士电子有限公司 Pcb板自动光学检验装置及方法
CN105334706A (zh) * 2015-11-19 2016-02-17 黄石沪士电子有限公司 一种基于样板治具薄膜对曝光治具薄膜的检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
TW503681B (en) * 2001-10-04 2002-09-21 Wus Printed Circuit Co Ltd Manufacture method of resistor layer of multi-layer printed circuit board
TW200415965A (en) * 2003-02-06 2004-08-16 Wus Printed Circuit Co Ltd Micro blind hole of printed circuit board and manufacturing method thereofor
CN105129408A (zh) * 2015-09-15 2015-12-09 黄石沪士电子有限公司 Pcb板自动光学检验装置及方法
CN105334706A (zh) * 2015-11-19 2016-02-17 黄石沪士电子有限公司 一种基于样板治具薄膜对曝光治具薄膜的检测方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112365561A (zh) * 2020-11-03 2021-02-12 中国南方电网有限责任公司超高压输电公司检修试验中心 一种印制电路板组件电路原理图逆向绘制方法

Also Published As

Publication number Publication date
CN105956215B (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
Xie et al. Electrical-thermal co-simulation of 3D integrated systems with micro-fluidic cooling and Joule heating effects
CN104765822B (zh) 电子器件三维数据库***及其应用
CN106852030B (zh) 一种确定pcb内层菲林补偿系数的方法
Kim et al. Inductance calculations for plane-pair area fills with vias in a power distribution network using a cavity model and partial inductances
CN102892257A (zh) 印制电路板局部埋入pcb子板的方法
CN105956215A (zh) 应用径向流分析pcb三维质量位移方法
CN103582324A (zh) 一种电路板的压合填胶方法及设备
US20090259984A1 (en) Method of printed circuit boards
Soltani et al. A novel approach for reliability investigation of LEDs on molded interconnect devices based on FE-analysis coupled to injection molding simulation
Gorelov et al. 3D printed solder masks for printed circuit boards
CN105163509B (zh) 一种在pcb上整板沉镍金的表面处理方法
CN107205314A (zh) 一种阶梯金手指pcb及其制备方法
CN209512704U (zh) 一种半固化片流胶溢胶长度的测试结构
US6973635B2 (en) Printed wiring board design aiding system, printed wiring board CAD system, and record medium
Guenin et al. Analysis of thermally enhanced SOIC packages
Bissuel et al. Impact of printed circuit board via and micro-via structures on component thermal performances
CN107484359A (zh) 印制电路板中内埋应变计的制备方法
CN217011285U (zh) 一种快速测试干膜填充性能的印制板
CN111982747B (zh) 一种测试pcb的半固化片流动性的方法
Sandborn et al. Using embedded resistor emulation and trimming to demonstrate measurement methods and associated engineering model development
Caswell et al. Automate 3D Modeling of Trace and Via Structures
CN211457492U (zh) 沉槽沉孔板、pcb板和电子设备
de Oca et al. Thermal sub-modeling of high density interconnect substrates
CN104636526B (zh) 硅通孔的失配模型方法
Kumano et al. High-accuracy thermal analysis methodology for semiconductor junction temperatures by considering line patterns of three-dimensional modules

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant