CN105954833A - 一种分光芯片及其制备方法 - Google Patents

一种分光芯片及其制备方法 Download PDF

Info

Publication number
CN105954833A
CN105954833A CN201610474081.8A CN201610474081A CN105954833A CN 105954833 A CN105954833 A CN 105954833A CN 201610474081 A CN201610474081 A CN 201610474081A CN 105954833 A CN105954833 A CN 105954833A
Authority
CN
China
Prior art keywords
substrate
light splitting
splitting chip
coated
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610474081.8A
Other languages
English (en)
Inventor
周东平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JINGXING PHOTOELECTRIC TECHNOLOGY Co.,Ltd.
Original Assignee
Shanghai Jingding Optoelectronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jingding Optoelectronic Technology Co Ltd filed Critical Shanghai Jingding Optoelectronic Technology Co Ltd
Priority to CN201610474081.8A priority Critical patent/CN105954833A/zh
Publication of CN105954833A publication Critical patent/CN105954833A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/125Bends, branchings or intersections

Abstract

本发明公开了一种分光芯片,以蓝宝石或者石英为基片,所述基片的一侧设置有截次峰膜系,所述基片另一侧设置有第一反射膜,所述第一反射膜上设置有复数个通道,相邻通道之间被黑铬隔开。同时公开了该芯片的制作方法步骤(1)在基片上光刻通道和对准标记;(2)基片上镀制第一反射膜;(3)镀制中间层;(4)镀制第二反射膜;(5)基片的背面镀制截次峰膜系。本分光芯片的工作波段在900~2500nm范围内,而且尺寸还可以根据实际需要进行调整,非常方便集成和家用,大大优于目前国内外同类型微型光谱仪的光谱分辨率的性能;实现真正的微型化;可提高仪器的可靠性、稳定性、和光学效率。

Description

一种分光芯片及其制备方法
技术领域
本发明公开了一种分光芯片,特别涉及一种可以根据要求设计工作波段的分光芯片及其制备方法。
背景技术
近红外光谱技术在化工、食品安全、健康等领域有着非常重要的领域,主要是通过光谱仪来对成分进行识别和分析,对光谱仪的便携性和工作速度的要求越来越高。目前在制作光谱仪时,主要通过光栅来实现光谱分光功能,但通过光栅分光时,光谱仪体积较大且扫描时间较长,难以实现真正的微型化。传统的集成滤光片需要对每个通道单独镀膜,且每次镀制需要特定的掩膜来完成,如果为64通道,则至少需64次光刻,过程非常繁琐,如果对其尺寸要求高的话,则其累计误差可能会非常大,其成品率会降低;另外,传统的集成滤光片的尺寸大。
发明内容
为了克服现有技术中的不足,本发明提供了可以设计工作波段的的分光芯片及其制备方法。
为达到目的,本发明通过如下的技术方案来实现:
一种分光芯片,以蓝宝石或者石英为基片,所述基片的一侧设置有截次峰膜系,所述基片另一侧设置有第一反射膜,所述第一反射膜上设置有复数个通道,相邻通道之间被黑铬隔开,每个通道的宽度为0.01-2mm,带宽为3.1-5.5nm,所述黑铬的宽度为0.001-1mm.。
进一步的,所述通道选自第一反射膜、中间层与第二反射膜共同组成中的一种。
进一步的,所述第一反射膜和第二反射膜由硅和二氧化硅或五氧化二铌和二氧化硅交替组成。
进一步的,所述中间层由二氧化硅组成。
进一步的,所述分光芯片的工作波长为900-2500nm进一步的,所述复数个通道为64通道、128通道、192通道、256通道或者320通道。
进一步的,从0通道到最后一个通道的中心波长逐渐增大,且中心波长的精度可以达到±1nm。
一种上述分光芯片的制作方法,包括如下步骤:
(1)在基片上光刻通道和对准标记,其中光刻包含以下步骤:
a)预处理:甩胶和前烘,在干净的基片上旋涂光刻胶,80℃-100℃烘烤10min以上;
b)曝光:把预处理好的基片置于掩膜板下进行紫外曝光;
c)显影和后烘:将曝光后的基片使用显影液进行显影,光刻胶遮挡通道,露出标记区域和通光通道。在烘箱中60℃-100℃烘干残留在基片表面的水分;
d)用真空镀膜方式镀制黑铬;
e)使用浓度为5%的NaOH溶液或丙酮去除光刻胶,留下通道分隔线和对准标记。
(2)在步骤(1)制备的基片上镀制第一反射膜;
(3)镀制中间层,根据需要在第一反射膜上重复光刻和去光刻胶的步骤,直至制备出想要的通道为止;
(4)在所说中间层上镀制第二反射膜;
(5)在所述基片的背面镀制截次峰膜系。
进一步的,所述镀制膜的方法为真空镀膜法。
本发明的有益效果如下:
1.分光芯片对光选择性通过,不同的位置透过不同的光谱,接收不同位置的光实现分光功能;
2.本分光芯片的工作波段在900~2500nm范围内,具体的工作波段可以调整和选择,分光芯片的工作范围基本覆盖了整个近红外光谱,分光通道达到了320个;分光芯片各通道的宽可以设计为0.188mm,通道之间的隔离区宽度为10μm宽,精度高,而且尺寸还可以根据实际需要进行调整,非常方便集成和家用,
3.实现相对带宽0.33%的光谱分辨率,大大优于目前国内外同类型微型光谱仪的光谱分辨率的性能;
4.分光芯片的尺寸远远小于传统的光谱分光器件,实现真正的微型化;
5.可以简化微型光谱仪的光路结构,减小光谱仪的体积,工作时,根据探测器不同位置接收到的信号即可得到其光谱,非常适用于微型光谱仪的制作;
6.可提高仪器的可靠性、稳定性、和光学效率;
7.采用组合镀膜法减少镀膜次数,降低成本,提高成品率。
附图说明
图1是本发明一具体实施例中的分光芯片的侧剖面结构示意图;
图2是本发明一具体实施例中的分光芯片的俯视图;
图3是本发明具体实施例一中制备的分光芯片的光谱图;
图4是本发明具体实施例二中制备的分光芯片的光谱图;
图5是本发明具体实施例三中制备的分光芯片的光谱图;
图6是本发明具体实施例四中制备的分光芯片的光谱图;
图7是本发明具体实施例五中制备的分光芯片的光谱图;
图8是本发明具体实施例六中的分光芯片的俯视图。
附图标记
101-截次峰膜系;102-基片;103-第一反射膜;104-第二反射膜;105-中间层。
具体实施方式
下面详细描述本发明的实施例,所述实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
参阅图1-2,一种分光芯片,以蓝宝石或者石英为基片,所述基片的一侧设置有截次峰膜系,所述基片另一侧设置有第一反射膜103,所述第一反射膜103上设置有复数个通道,相邻通道之间被黑铬隔开,每个通道的宽度为0.01-2mm,带宽为3.1-5.5nm,所述黑铬的宽度为0.001-1mm.。
所述通道选自第一反射膜103、中间层105与第二反射膜104共同组成中的一种。
所述第一反射膜103和第二反射膜104由硅和二氧化硅或五氧化二铌和二氧化硅交替组成。所示中间层由二氧化硅组成。
所述分光芯片的工作波长为900-2500nm。
所述复数个通道为64通道、128通道、192通道、256通道或320通道。
从0通道到最后一个通道的中心波长逐渐增大,且中心波长的精度可以达到±1nm。
一种上述分光芯片的制作方法,包括如下步骤:
(1)在蓝宝石或者石英基片102上光刻通道和对准标记,其中光刻包含以下步骤:
a)预处理:甩胶和前烘,在干净的基片102上旋涂光刻胶,80℃-100℃烘烤10min以上;
b)曝光:把预处理好的基片置于掩膜板下进行紫外曝光;
c)显影和后烘:将曝光后的基片使用显影液进行显影,光刻胶遮挡通道,露出标记区域和通光通道。在烘箱中60℃-100℃烘干残留在基片表面的水分;
d)用真空镀膜方式镀制黑铬;
e)使用浓度为5%的NaOH溶液或丙酮去除光刻胶,留下通道分隔线和对准标记。
(2)在步骤(1)制备的基片上镀制第一反射膜103;
(3)镀制中间层105,根据需要在第一反射膜103上重复光刻和去光刻胶的步骤,直至制备出想要的通道为止;
(4)在所说中间层上镀制第二反射膜104;
(5)在所述基片102的背面镀制截次峰膜系101。
所述镀制膜的方法为真空镀膜法。
制备出的分光芯片的结构示意图如图1、2和8所示。
实施例一:
工作波长为900-1100nm共64个通道的分光芯片,分别编号为0-63通道,带宽为3.1±1nm,中心波长精度为±1nm。从0通道到63通道的中心波长逐渐增大。各通道的宽度范围为0.01-2mm,相邻通道被黑铬隔开,铬线宽度范围为0.001-1mm。
分光芯片具体制作步骤为:
1.在蓝宝石基片上光刻通道和对准标记;其中光刻包含以下步骤:
a)预处理:甩胶和前烘,在干净的基片102上旋涂光刻胶,80℃-100℃烘烤10min以上;
b)曝光:把预处理好的基片置于掩膜板下进行紫外曝光;
c)显影和后烘:将曝光后的基片使用显影液进行显影,光刻胶遮挡通道,露出标记区域和通光通道。在烘箱中60℃-100℃烘干残留在基片表面的水分;
d)用真空镀膜方式镀制黑铬;
e)使用浓度为5%的NaOH溶液或丙酮去除光刻胶,留下通道分隔线和对准标记。
2.第一反射膜的结构为:λ=1000nm,H-Nb2O5,L-SiO2,H L H LH L H 3L。
3.利用组合镀膜法镀制中间层的制作步骤如下:
(a)光刻,露出1,3,5,...63单数通道;在1,3,5,...63单数通道镀2.58nm SiO2,去除光刻胶。
(b)光刻,露出:2,3,6,7,10,11,14,15,18,19,22,23,26,27,30,31,34,35,38,39,42,43,46,47,50,51,54,55,58,59,62,63通道,在以上通道镀制2.58*2nm SiO2,去除光刻胶。
(c)光刻,露出:4,5,6,7,12,13,14,15,20,21,22,23,28,29,30,31,36,37,38,39,44,45,46,47,52,53,54,55,60,61,62,63通道,在以上通道镀制2.58*4nm SiO2,去除光刻胶。
(d)光刻,露出:8,9,10,11,12,13,14,15,24,25,26,27,28,29,30,31,40,41,42,43,44,45,46,47,56,57,58,59,60,61,62,63通道,在以上通道镀制2.5*8nm SiO2,去除光刻胶。
(e)光刻,露出:16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制2.58*16nm SiO2,去除光刻胶。
(f)光刻,露出:32,33,34,35,36,37,38,39,40,41,42,43,44,45,46,47,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制2.58*32nm SiO2,去除光刻胶。
4.镀制第二反射膜,第二反射膜的的膜系结构为:λ=1000nm,H-Nb2O5,L-SiO2,H L H L H L H 2L。
5.镀制截次峰膜系。
镀制膜的方法为真空镀膜法。
将上述方法设计出的芯片进行计算,得到其光谱图如图3所示,证明本分光芯片工作波长为900-1100nm。
实施例二:
工作波长为1100-1400nm共64个通道的分光芯片,分别编号为0-63,带宽为4.5±1nm,中心波长精度为±1nm。从0通道到63通道的中心波长逐渐增大。各通道的宽度范围为0.01-2mm,相邻通道被黑铬隔开,铬线宽度范围为0.001-1mm,。
分光芯片具体制作步骤:
在蓝宝石基片上光刻通道和对准标记、镀制第一反射膜、镀制第二反射膜和镀制截次峰膜系的步骤与实施例一相同;
其中,第一反射膜的结构为:λ=1200nm,H-Nb2O5,L-SiO2,HL H L H L H 3L。
第二反射膜的的膜系结构为:λ=1200nm,H-Nb2O5,L-SiO2,HL H L H L H 2L。
利用组合镀膜法镀制中间层的制作步骤如下:
(a)光刻,露出1,3,5,...63单数通道;在1,3,5,...63单数通道镀3.75nm SiO2,去除光刻胶。
(b)光刻,露出:2,3,6,7,10,11,14,15,18,19,22,23,26,27,30,31,34,35,38,39,42,43,46,47,50,51,54,55,58,59,62,63通道,在以上通道镀制3.75*2nm SiO2,去除光刻胶。
(c)光刻,露出:4,5,6,7,12,13,14,15,20,21,22,23,28,29,30,31,36,37,38,39,44,45,46,47,52,53,54,55,60,61,62,63通道,在以上通道镀制3.75*4nm SiO2,去除光刻胶。
(d)光刻,露出:8,9,10,11,12,13,14,15,24,25,26,27,28,29,30,31,40,41,42,43,44,45,46,47,56,57,58,59,60,61,62,63通道,在以上通道镀制3.75*8nm SiO2,去除光刻胶。
(e)光刻,露出:16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制3.75*16nm SiO2,去除光刻胶。
(f)光刻,露出:32,33,34,35,36,37,38,39,40,41,42,43,44,45,46,47,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制3.75*32nm SiO2,去除光刻胶。
将上述方法设计出的芯片进行计算,,得到其光谱图如图4所示,证明本分光芯片工作波长为1100-1400nm。
实施例三:
工作波长为1400-1700nm共64个通道的分光芯片,分别编号为0-63,带宽为4.5±1nm,中心波长精度为±1nm。从0通道到63通道的中心波长逐渐增大。各通道的宽度范围为0.01-2mm,相邻通道被黑铬隔开,铬线宽度范围为0.001-1mm。
分光芯片具体制作步骤:
在蓝宝石基片上光刻通道和对准标记、镀制第一反射膜、镀制第二反射膜和镀制截次峰膜系的步骤与实施例一相同;
其中,第一反射膜的结构为:λ=1400nm,H-Nb2O5,L-SiO2,HL H L H L H 3L。
第二反射膜的的膜系结构为:λ=1400nm,H-Nb2O5,L-SiO2,HL H L H L H 2L。
利用组合镀膜法镀制镀制中间层步骤如下:
(a)光刻,露出1,3,5,...63单数通道;在1,3,5,...63单数通道镀3.75nm SiO2,去除光刻胶。
(b)光刻,露出:2,3,6,7,10,11,14,15,18,19,22,23,26,27,30,31,34,35,38,39,42,43,46,47,50,51,54,55,58,59,62,63通道,在以上通道镀制3.75*2nm SiO2,去除光刻胶。
(c)光刻,露出:4,5,6,7,12,13,14,15,20,21,22,23,28,29,30,31,36,37,38,39,44,45,46,47,52,53,54,55,60,61,62,63通道,在以上通道镀制3.75*4nm SiO2,去除光刻胶。
(d)光刻,露出:8,9,10,11,12,13,14,15,24,25,26,27,28,29,30,31,40,41,42,43,44,45,46,47,56,57,58,59,60,61,62,63通道,在以上通道镀制3.75*8nm SiO2,去除光刻胶。
(e)光刻,露出:16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制3.75*16nm SiO2,去除光刻胶。
(f)光刻,露出:32,33,34,35,36,37,38,39,40,41,42,43,44,45,46,47,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制3.75*32nm SiO2,去除光刻胶。
镀制截次峰膜系。
将上述方法设计出的芯片进行计算,,得到其光谱图如图5所示,证明本分光芯片工作波长为1400-1700nm。
实施例四:
工作波长为1700-2100nm共64个通道的分光芯片,分别编号为0-63,带宽为5.5±1nm,中心波长精度为±1nm。从0通道到63通道的中心波长逐渐增大。各通道的宽度范围为0.01-2mm,相邻通道被黑铬隔开,铬线宽度范围为0.001-1mm。
分光芯片具体制作步骤:
在蓝宝石基片上光刻通道和对准标记、镀制第一反射膜、镀制第二反射膜和镀制截次峰膜系的步骤与实施例一相同;
其中,第一反射膜的结构为:λ=1900nm,H-Si,L-SiO2,H L HL H L H 3L。
第二反射膜的的膜系结构为:λ=1900nm,H-Si,L-SiO2,H L HL H L H 2L。
利用组合镀膜法镀制中间层的制作步骤如下:
(a)光刻,露出1,3,5,...63单数通道;在1,3,5,...63单数通道镀5.2nm SiO2,去除光刻胶。
(b)光刻,露出2,3,6,7,10,11,14,15,18,19,22,23,26,27,30,31,34,35,38,39,42,43,46,47,50,51,54,55,58,59,62,63通道,在以上通道镀制5.2*2nm SiO2,去除光刻胶。
(c)光刻,露出:4,5,6,7,12,13,14,15,20,21,22,23,28,29,30,31,36,37,38,39,44,45,46,47,52,53,54,55,60,61,62,63通道,在以上通道镀制5.2*4nm SiO2,去除光刻胶。
(d)光刻,露出:8,9,10,11,12,13,14,15,24,25,26,27,28,29,30,31,40,41,42,43,44,45,46,47,56,57,58,59,60,61,62,63通道,在以上通道镀制5.2*8nm SiO2,去除光刻胶。
(e)光刻,露出:16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制5.2*16nm SiO2,去除光刻胶。
(f)光刻,露出:32,33,34,35,36,37,38,39,40,41,42,43,44,45,46,47,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制5.2*32nm SiO2,去除光刻胶。
将上述方法设计出的芯片进行计算,,得到其光谱图如图6所示,证明本分光芯片工作波长为1700-2100nm。
实施例五:
工作波长为2100-2500nm共64个通道的分光芯片,分别编号为0-63,带宽为5.5±1nm,中心波长精度为±1nm。从0通道到63通道的中心波长逐渐增大。各通道的宽度范围为0.01-2mm,相邻通道被黑铬隔开,铬线宽度范围为0.001-1mm。
分光芯片具体制作步骤:
在蓝宝石基片上光刻通道和对准标记、镀制第一反射膜、镀制第二反射膜和镀制截次峰膜系的步骤与实施例一相同;
其中,第一反射膜的结构为:λ=2300nm,H-Si,L-SiO2,H L HL H L H 3L。
第二反射膜的的膜系结构为:λ=2300nm,H-Si,L-SiO2,H L HL H L H 2L。
利用组合镀膜法镀制中间层的步骤如下:
(a)光刻,露出1,3,5,...63单数通道;在1,3,5,...63单数通道镀6.35nm SiO2,去除光刻胶。
(b)光刻,露出:2,3,6,7,10,11,14,15,18,19,22,23,26,27,30,31,34,35,38,39,42,43,46,47,50,51,54,55,58,59,62,63通道,在以上通道镀制6.35*2nm SiO2,去除光刻胶。
(c)光刻,露出:4,5,6,7,12,13,14,15,20,21,22,23,28,29,30,31,36,37,38,39,44,45,46,47,52,53,54,55,60,61,62,63通道,在以上通道镀制6.35*4nm SiO2,去除光刻胶。
(d)光刻,露出:8,9,10,11,12,13,14,15,24,25,26,27,28,29,30,31,40,41,42,43,44,45,46,47,56,57,58,59,60,61,62,63通道,在以上通道镀制6.35*8nm SiO2,去除光刻胶。
(e)光刻,露出:16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制6.35*16nm SiO2,去除光刻胶。
(f)光刻,露出:32,33,34,35,36,37,38,39,40,41,42,43,44,45,46,47,48,49,50,51,52,53,54,55,56,57,58,59,60,61,62,63通道,在以上通道镀制6.35*32nm SiO2,去除光刻胶。
将上述方法设计出的芯片进行计算,,得到其光谱图如图7所示,证明本分光芯片工作波长为2100-2500nm。
实施例六
可以选择以上两种或多种分光芯片进行组合,从而成为新的分光芯片,在特定的位置选择性透过特定波长的光。图8为工作波段为900-2500nm的分光芯片。其中,不同波段的分光芯片的排列有多种形式,芯片不同位置的工作波段可以根据需要进行调整组合,本实施例将上述实施例1-5中制备的分光芯片设计于一个基片上。
最后所应说明的是,以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,对本发明的技术方案进行修改或者等同替换,都不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种分光芯片,其特征在于,以蓝宝石或者石英为基片,所述基片的一侧设置有截次峰膜系,所述基片另一侧设置有第一反射膜,所述第一反射膜上设置有复数个通道,相邻通道之间被黑铬隔开,每个通道的宽度为0.01-2mm,带宽为3.1-5.5nm,所述黑铬的宽度为0.001-1mm.。
2.根据权利要求1所述的分光芯片,其特征在于所述通道选自第一反射膜、中间层与第二反射膜共同组成中的一种。
3.根据权利要求2所述的分光芯片,其特征在于所述第一反射膜和第二反射膜由硅和二氧化硅或五氧化二铌和二氧化硅交替组成。
4.根据权利要求2所述的分光芯片,其特征在于所述中间层由二氧化硅组成。
5.根据权利要求1所述的分光芯片,其特征在于所述分光芯片的工作波长为900-2500nm。
6.根据权利要求1所述的分光芯片,其特征在于所述复数个通道为64通道、128通道、192通道、256通道或者320通道。
7.根据权利要求6所述的分光芯片,其特征在于从0通道到最后一个通道的中心波长逐渐增大,且中心波长的精度可以达到±1nm。
8.一种权利要求1所述的分光芯片的制作方法,其特征在于包括如下步骤:
(1)在基片上光刻通道和对准标记,其中光刻包含以下步骤:
a)预处理:甩胶和前烘,在干净的基片上旋涂光刻胶,80℃-100℃烘烤10min以上;
b)曝光:把预处理好的基片置于掩膜板下进行紫外曝光;
c)显影和后烘:将曝光后的基片使用显影液进行显影,光刻胶遮挡通道,露出标记区域和通光通道。在烘箱中60℃-100℃烘干残留在基片表面的水分;
d)用真空镀膜方式镀制黑铬;
e)使用浓度为5%的NaOH溶液或丙酮去除光刻胶,留下通道分隔线和对准标记。
(2)在步骤(1)制备的基片上镀制第一反射膜;
(3)镀制中间层,根据需要在第一反射膜上重复光刻和去光刻胶的步骤,直至制备出想要的通道为止;
(4)在所说中间层上镀制第二反射膜;
(5)在所述基片的背面镀制截次峰膜系。
9.根据权利要求8所述的分光芯片的制作方法,其特征在于所述镀制膜的方法为真空镀膜法。
CN201610474081.8A 2016-06-24 2016-06-24 一种分光芯片及其制备方法 Pending CN105954833A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610474081.8A CN105954833A (zh) 2016-06-24 2016-06-24 一种分光芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610474081.8A CN105954833A (zh) 2016-06-24 2016-06-24 一种分光芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN105954833A true CN105954833A (zh) 2016-09-21

Family

ID=56904642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610474081.8A Pending CN105954833A (zh) 2016-06-24 2016-06-24 一种分光芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN105954833A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111337129A (zh) * 2020-03-17 2020-06-26 江苏芯欣光电科技有限公司 光谱芯片、芯片封装结构以及制作方法
CN111351574A (zh) * 2020-03-17 2020-06-30 江苏芯欣光电科技有限公司 光谱芯片、芯片封装结构以及制作方法
CN111351573A (zh) * 2020-03-17 2020-06-30 江苏芯欣光电科技有限公司 光谱芯片、芯片封装结构以及制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677137A (zh) * 2005-04-27 2005-10-05 中国科学院上海技术物理研究所 具有平整谐振腔层的滤光片列阵
CN1737613A (zh) * 2005-09-02 2006-02-22 中国科学院上海技术物理研究所 具有多腔结构的窄带滤光片列阵
CN1862296A (zh) * 2006-06-08 2006-11-15 上海欧菲尔光电技术有限公司 微型集成窄带滤光片阵列及其制备方法
US20070217045A1 (en) * 2006-03-16 2007-09-20 Wintek Corporation Color filter substrate
CN101266309A (zh) * 2008-04-25 2008-09-17 同济大学 具有宽的低反射旁通带的单峰窄带反射滤光片
US20100230615A1 (en) * 2009-02-27 2010-09-16 Charles Douglas Macpherson Security device
CN205920242U (zh) * 2016-06-24 2017-02-01 上海晶鼎光电科技有限公司 一种分光芯片

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1677137A (zh) * 2005-04-27 2005-10-05 中国科学院上海技术物理研究所 具有平整谐振腔层的滤光片列阵
CN1737613A (zh) * 2005-09-02 2006-02-22 中国科学院上海技术物理研究所 具有多腔结构的窄带滤光片列阵
US20070217045A1 (en) * 2006-03-16 2007-09-20 Wintek Corporation Color filter substrate
CN1862296A (zh) * 2006-06-08 2006-11-15 上海欧菲尔光电技术有限公司 微型集成窄带滤光片阵列及其制备方法
CN101266309A (zh) * 2008-04-25 2008-09-17 同济大学 具有宽的低反射旁通带的单峰窄带反射滤光片
US20100230615A1 (en) * 2009-02-27 2010-09-16 Charles Douglas Macpherson Security device
CN205920242U (zh) * 2016-06-24 2017-02-01 上海晶鼎光电科技有限公司 一种分光芯片

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111337129A (zh) * 2020-03-17 2020-06-26 江苏芯欣光电科技有限公司 光谱芯片、芯片封装结构以及制作方法
CN111351574A (zh) * 2020-03-17 2020-06-30 江苏芯欣光电科技有限公司 光谱芯片、芯片封装结构以及制作方法
CN111351573A (zh) * 2020-03-17 2020-06-30 江苏芯欣光电科技有限公司 光谱芯片、芯片封装结构以及制作方法

Similar Documents

Publication Publication Date Title
CN105954833A (zh) 一种分光芯片及其制备方法
JP6931351B2 (ja) 光学検出装置および光学検出装置の製造方法
TW200524150A (en) Solid state imaging device, process for fabricating solid state imaging device and camera employing same
JP5022221B2 (ja) 波長分割画像計測装置
JP5625614B2 (ja) 光フィルター、光フィルターモジュール、分光測定器および光機器
CN104597550B (zh) 一种线性渐变滤光片中间楔形谐振腔层的制备方法
CN102819058B (zh) 一种多通道集成滤光片的制作方法
US9157799B2 (en) Optical wavelength dispersion device and method of manufacturing the same
US11762137B2 (en) Photo resist as opaque aperture mask on multispectral filter arrays
TWI308647B (en) Guided-mode resonator and the method for manufacturing the same
JP2021167980A (ja) 迷光が低減された集束光を有するフィルタアレイ
CN108918433B (zh) 一种微流体检测装置
CN101303424B (zh) 三腔多通道光谱阶跃式集成滤光片
CN205920242U (zh) 一种分光芯片
US9715050B2 (en) Optical wavelength dispersion device and method of manufacturing the same
CN109932058A (zh) 一种基于阵列滤光片的微型光谱仪
CN104035177A (zh) 一种低温下应用的多波段滤光片窄缝拼接组件
JP7099279B2 (ja) 波長チェッカー
JP5999159B2 (ja) 光フィルター、光フィルターモジュール、分光測定器および光機器
US11536606B2 (en) Optical device and spectral detection apparatus
CN106443879B (zh) 一种低窜扰的阵列波导光栅
CN203965698U (zh) 低温下应用的多波段滤光片窄缝拼接组件
Emadi et al. CMOS-compatible LVOF-based visible microspectrometer
TW201321726A (zh) 製造光譜儀之方法
JP2006072343A (ja) 微小構造体及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200918

Address after: 215000 Jiangsu Province, Suzhou City Industrial Park, Lou Yang Road 6 new technology industrial workshop, three 2-1-B, 2-2-B

Applicant after: SUZHOU JINGXING PHOTOELECTRIC TECHNOLOGY Co.,Ltd.

Address before: 200082, Shanghai, Yangpu District Military Road No. 10, building 2, 1300 floor East

Applicant before: SHANGHAI JINGDING PHOTOELECTRIC TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20160921

RJ01 Rejection of invention patent application after publication