CN105914154A - 接合***和用于粘合地接合吸湿材料的方法 - Google Patents
接合***和用于粘合地接合吸湿材料的方法 Download PDFInfo
- Publication number
- CN105914154A CN105914154A CN201610095403.8A CN201610095403A CN105914154A CN 105914154 A CN105914154 A CN 105914154A CN 201610095403 A CN201610095403 A CN 201610095403A CN 105914154 A CN105914154 A CN 105914154A
- Authority
- CN
- China
- Prior art keywords
- moisture barrier
- reconstructed wafer
- hygroscopic material
- barrier layer
- mating system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 123
- 239000000853 adhesive Substances 0.000 claims description 39
- 230000001070 adhesive effect Effects 0.000 claims description 39
- 230000013011 mating Effects 0.000 claims description 32
- 239000012071 phase Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 241000446313 Lamella Species 0.000 claims description 10
- 239000011230 binding agent Substances 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000007792 gaseous phase Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 239000012790 adhesive layer Substances 0.000 abstract 3
- 239000010410 layer Substances 0.000 abstract 1
- WWTBZEKOSBFBEM-SPWPXUSOSA-N (2s)-2-[[2-benzyl-3-[hydroxy-[(1r)-2-phenyl-1-(phenylmethoxycarbonylamino)ethyl]phosphoryl]propanoyl]amino]-3-(1h-indol-3-yl)propanoic acid Chemical compound N([C@@H](CC=1C2=CC=CC=C2NC=1)C(=O)O)C(=O)C(CP(O)(=O)[C@H](CC=1C=CC=CC=1)NC(=O)OCC=1C=CC=CC=1)CC1=CC=CC=C1 WWTBZEKOSBFBEM-SPWPXUSOSA-N 0.000 description 12
- 229940126208 compound 22 Drugs 0.000 description 12
- 239000003795 chemical substances by application Substances 0.000 description 8
- 230000008595 infiltration Effects 0.000 description 5
- 238000001764 infiltration Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Laminated Bodies (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
Abstract
本发明涉及接合***和用于粘合地接合吸湿材料的方法。一种接合***包括重构晶片，该重构晶片包括吸湿材料。水分屏障层被布置在重构晶片的表面上方。粘合剂层被布置在水分屏障的与重构晶片相反的表面上方。载体被布置在粘合剂层的与水分屏障相反的表面上方。粘合剂层将重构晶片和载体粘合地接合在一起。
Description
技术领域
本公开涉及一种包括重构晶片和载体的接合***。本公开还涉及一种用于将重构晶片接合到载体的方法以及涉及一种用于将吸湿材料粘合地接合到基底的方法。
背景技术
吸湿材料吸收水分或湿气。可以从周围大气获得水分。当加热吸湿材料时，可以至少部分地释放吸收的水分。在真空工艺期间，也可以从吸湿材料至少部分地释放吸收的水分。随着变化的温度或在真空下从吸湿材料出来的水分可以使基底或载体和吸湿材料之间的粘性接合退化。施加到吸湿材料的粘合剂层可以例如脱层。在粘合工艺期间，由于从吸湿材料出来的水分，可能无法建立需要的粘合力。
由于这种原因和其它原因，存在对本发明的需要。
附图说明
包括附图以提供对示例的进一步理解，并且附图被并入在描述中并且构成描述的一部分。附图图示示例并且与描述一起用于解释示例的原理。将容易意识到其它示例和示例的许多预期优点，因为它们通过参照下面的详细描述而变得更好理解。
图1示意性地图示接合***的第一示例。
图2示意性地图示接合***的第二示例。
图3示意性地图示具有半导体芯片的暴露的接触区域的图2的接合***。
图4示意性地图示具有添加的重分布层的图3的接合***。
图5A至5D示意性地图示用于将重构晶片接合到载体的方法。
图6A至6C示意性地图示用于将吸湿材料粘合地接合到基底的方法。
图7示意性地图示包括根据本公开获得的载体的电子部件。
图8示意性地图示包括根据本公开获得的水分屏障层的电子部件。
具体实施方式
在下面的详细描述中，参照图示其中可以实践本公开的特定方面的附图。在这个方面，可以参照正在描述的附图的方位使用方向术语，诸如“顶”、“底”、“前”、“后”、“上”等。方向术语用于说明的目的，并且绝不是限制性的。
总结的各种方面可以被体现为各种形式。下面的描述通过说明的方式示出其中可以实践这些方面的各种组合和配置。应该理解，描述的方面和/或示例仅仅是示例，并且在不脱离本公开的概念的情况下，可以利用其它方面和/或示例并且可以做出结构和功能修改。因此，不要在限制性意义上进行下面的详细描述，并且由所附权利要求定义本公开的概念。另外，尽管可能仅参照几个实现方式之一公开例子的特定特征或方面，但这种特征方面可以被根据需要与其它实现方式的一个或多个其它特征或方面组合并且有益于任何给定或特定应用。
要意识到的是，为了简单和容易理解的目的，本文中描绘的特征和/或元件和/或层可以被图示为相对于彼此具有特定尺寸。特征和/或元件和/或层的实际尺寸可以不同于本文中图示的特征和/或元件和/或层的尺寸。
就在详细描述或权利要求中使用术语“包含”、“具有”、“带有”或它们的其它变型而言，这样的术语旨在以与术语“包括”类似的方式是包括的。而且，术语“示例性”仅仅表示“示例”，而非“最好”或“最佳”。
另外，关于例如形成在或位于物体的表面“上方”的材料层使用的词语“上方”可以在本文中被用于表示该材料层可以“直接”位于(例如，形成、沉积等)暗示的表面上，例如与暗示的表面直接接触。关于例如形成在或位于表面“上方”的材料层使用的词语“上方”也可以在本文中被用于表示该材料层可以“间接地”位于(例如，形成、沉积等)暗示的表面上，例如一个或多个附加的层被布置在暗示的表面和材料层之间。
根据本公开的重构晶片可以包括多个的两个或更多个半导体芯片。在重构晶片中，单体化的半导体芯片可以被嵌入在模制化合物中。重构晶片的示例是嵌入式晶片级球栅阵列(eWLB)。重构晶片可以包括半导体芯片，该半导体芯片可以彼此类似或者彼此不同。可以稍后在同一半导体器件中组合重构晶片中的两个或更多个半导体芯片。
在一个示例中，重构晶片可以具有圆形形式或形状。在另一示例中，重构晶片可以具有矩形形式。一般而言，重构晶片可以具有任何合适或任意的形式。重构晶片可以特别地允许并行执行处理步骤。然后，重构晶片可以最后被分离成不同的电子部件。
在一个示例中，重构晶片中所包括的模制化合物可以包括吸湿材料。另外或者替代地，模制化合物可以包括环氧树脂材料。
水分屏障层可以涉及可以阻碍或完全阻止水分的渗透的层。可以至少延迟水分通过屏障层的渗透。根据用于制造水分屏障层的材料，水分屏障层的可能的厚度可以不同。该厚度可以取决于使用的材料的水分渗透特性。水分能够越容易渗透屏障层材料，屏障层可以被制作得越厚。水分能够越慢渗透屏障层材料，屏障层可以被制作得越薄。在一个示例中，水分屏障层可以是氧化物层、氮化物层、碳化物层(或者可以包括氧化物层、氮化物层、碳化物层中的至少一种)。在另一示例中，水分屏障层可以另外或者替代地包括金属层。其它材料也可以被用于制造水分屏障。水分屏障层的厚度可以位于从大约200
nm到大约3 μm(微米)的范围中。屏障层的厚度也可以取决于在其上可以布置屏障层的吸湿材料的表面粗糙度。通常，较粗糙的表面可以导致选择较厚的屏障层。
根据本公开的用于形成粘合剂层的粘合剂可以是暂时粘合剂或永久粘合剂。如本文中使用的术语“暂时粘合剂”可以指代这样的粘合剂：该粘合剂可以旨在暂时地将两个部件接合在一起。两种不同机制可以针对暂时粘合剂而被使用。暂时粘合剂可以具有允许容易的机械分离的低粘合力，或者暂时粘合剂可以允许粘合力的受控破坏。两种机制也可以被组合。
如本文中使用的术语“永久粘合剂”可以指代这样的粘合剂：该粘合剂可以旨在永久地将两个物体接合在一起。永久粘合剂不必被提供有通过热、化学或机械方式而被容易地破坏的能力。与暂时粘合剂相比，永久粘合剂也可以提供更高的粘合力。
根据本公开的载体可以对应于旨在在另外的处理步骤期间支撑例如重构晶片的暂时载体。根据本公开的载体也可以对应于可以旨在永久地保持附着到重构晶片的模制化合物的载体。
用于载体的可能的材料可以包括金属(尤其是基本金属)、玻璃和/或陶瓷。载体材料可以被选择为刚性材料，并且载体的厚度可以足以提供期望的刚度。根据本公开的载体可以由任何其它合适的材料制成，或者可以包括任何其它合适的材料。也可以关于载体的材料的CTE(热膨胀系数)使载体的材料适应于重构晶片。
图1在横截面视图中示意性地图示根据第一示例的接合***10。接合***10包括载体12、粘合剂层14、水分屏障层16和重构晶片18。重构晶片18包括嵌入在模制化合物22中的半导体芯片20。在一个示例中，使用的模制化合物22可以基于环氧树脂。更一般地讲，模制化合物可以包括吸湿材料。
重构晶片18的形成可以包括：在模制形式或模制工具的底部上布置彼此远离的单体化的芯片20。模制化合物可以随后被以液体形式或以粉末形式填充到模制工具中并且压制成期望的形式，由此嵌入芯片20。例如，通过热或辐射，模制化合物可以被固化。
水分屏障16被布置在重构晶片18的表面上，并且更具体地讲，水分屏障16被布置在模制化合物22的表面上。水分屏障层16被布置在重构晶片18的要粘合地接合到载体12的表面上，即水分屏障层16被夹在重构晶片18和载体12之间。在一个示例中，水分屏障16可以是氧化物层(或者可以包括氧化物层)。在另一示例中，水分屏障层16可以是氮化物层(或者可以包括氮化物层)。在又另一示例中，水分屏障层16可以是碳化物层(或者可以包括碳化物层)。水分屏障层16也可以包括提及的层的任意组合。水分屏障层16可以具有大约200
nm至大约3000 nm的厚度d1。水分屏障层16可以具有足以防止水分渗透水分屏障层16的厚度。水分屏障层16可以具有足以显著延迟水分的渗透的厚度。水分屏障层16也可以完全阻止水分的渗透。水分屏障层厚度d1可以取决于模制化合物22的表面粗糙度。
水分屏障层16可以是金属层(或者可以包括金属层)。该金属层可以具有大约20 nm至大约1000 nm的厚度，特别是大约100 nm的厚度。如果重构晶片18的表面较粗糙，则水分屏障层16可以较厚(不管使用的材料如何)。水分屏障层16被以下述方式布置在重构晶片18上：水分屏障层16永久地粘贴或粘附于模制化合物22。氧化物层、氮化物层或碳化物层可以通过化学气相沉积(CVD)而被沉积在重构晶片18上。金属屏障可以通过溅射工艺而被沉积在重构晶片18上。被配置为将水分屏障层16牢固地沉积在模制化合物22上的其它沉积工艺是可能的。在沉积水分屏障层16之前，可以使吸湿材料(或者换句话说，模制化合物22)干燥。可以在氮保护气氛中使吸湿材料干燥。
粘合剂层14被布置在水分屏障16的与重构晶片18相反的表面上。粘合剂层14可以包括暂时粘合剂或永久粘合剂。粘合剂层14被夹在水分屏障16和载体12之间。水分屏障16被夹在重构晶片18和粘合剂层14之间。
载体12被布置在粘合剂层14的与水分屏障16相反并且因此与重构晶片18相反的表面上。粘合剂层14将重构晶片18和载体12接合在一起。将载体12粘合地接合到重构晶片18可能需要固化步骤。
模制化合物22可以是吸湿材料或者可以包括吸湿材料。重构晶片18可以从周围大气吸收水或湿气，并且当温度上升时或在真空工艺期间释放水或湿气或水分。这种水分能够在所有表面上从重构晶片18出来。然而，水分屏障16可以阻碍或阻止水分的渗透。因此，湿气可以在未被水分屏障层16覆盖的表面处出来。湿气未必出来或者未必在接合表面处被释放。因此，粘合剂层14的脱层未由于水分而发生。要理解的是，根据图1中示出的示例，水分屏障层16不阻止湿气进入重构晶片18。水分屏障层16被布置为仅防止在接合表面处的水分结果。
图2在横截面视图中示意性地图示根据第二示例的接合***30。接合***30包括载体12、粘合剂层14和重构晶片18。重构晶片18包括模制化合物22和半导体芯片20。在图1中使用的相同参考标记在图2中被用于相同或等同的部分。这指示：在接合***30中，可以使用与针对接合***10相同的种类的载体12、相同的种类的粘合剂层14和相同的种类的重构晶片18。接合***30可以在水分屏障层36方面不同于接合***10。与图1的水分屏障层16相比，图2的水分屏障层36完全包围重构晶片18。也就是说，水分屏障层36覆盖重构晶片18的下表面、上表面和侧表面。水分屏障层36不仅粘附于模制化合物22，而且粘附于半导体芯片20的上表面。
水分屏障层36可以包括与水分屏障层16相同的材料，或者可以由与水分屏障层16相同的材料形成。水分屏障层36可以是氧化物层、氮化物层、碳化物层、金属层(或者可以包括氧化物层、氮化物层、碳化物层、金属层中的至少一种)。参照图1提及的厚度也可以适用于图2的水分屏障层36的厚度。
因为水分屏障层36完全包围重构晶片18，所以吸湿材料22必然不能吸收任何另外的湿气。已经由吸湿材料吸收的湿气不能被释放出。因此，在沉积水分屏障层36之前，使重构晶片18干燥。
图3示出在开口38被提供到水分屏障层36中之后的图2的接合***。开口38暴露图3中未示出的半导体芯片20上的接触区域。开口38允许接触原本由水分屏障层36覆盖的半导体芯片20的接触区域。例如，可以通过掩蔽、蚀刻和/或光刻步骤来实现开口38。
图4示出具有施加在重构晶片18的顶上的重分布层40的接合***30。重分布层40可以包括隔离材料42和导电区域44以及焊球46。导电区域44可以在半导体芯片20的接触区域和各个焊球46之间建立电气接触。应该理解，类似的重分布层也可以被布置在如图1中图示的接合***10的顶上。与图4的示例相比，图1的示例不需要打开水分屏障层16的步骤，因为水分屏障层16未被布置在半导体芯片20的顶上，使得已经暴露半导体芯片20的接触区域。
结合图5A至5D描述根据本公开的方法。图5A示出包括嵌入在模制化合物22中的半导体芯片20的重构晶片18。重构晶片18可能需要用于在另外的处理步骤期间处理的载体。模制化合物22可以是吸湿材料或者可以包括吸湿材料。可以使重构晶片18干燥以去除由吸湿材料吸收的任何水分。可以在氮保护气氛炉中使重构晶片18干燥。特定干燥温度和干燥时间段可以取决于使用的模制化合物材料。示例性干燥温度可以是大约120°C。示例性干燥时间段可以是大约6个小时。要理解的是，可以使用其它温度和其它时间段。
图5B示出完全颠倒的图5A的重构晶片18。水分屏障层16被施加到重构晶片18的表面。更具体地讲，水分屏障层16被沉积在重构晶片18的与嵌入的半导体芯片20相反的表面上。可以使用化学气相沉积工艺沉积水分屏障层16。应该理解，水分屏障层16也可以覆盖重构晶片18的侧表面(图5B中未示出)。根据第一示例，水分屏障层16不覆盖重构晶片18的在其处布置半导体芯片20的表面。水分屏障层16可以是通过CVD沉积的氧化物层、氮化物层或碳化物层。
也可以通过溅射沉积水分屏障层16。金属层16可以被溅射到重构晶片18的与半导体芯片20相反的表面上。金属层也可以覆盖重构晶片18的侧表面。对于水分屏障层16，可以施加与以上讨论的厚度相同的厚度。
图5C示出在已施加粘合剂层14之后的图5B的重构晶片18。粘合剂层14被施加在水分屏障层16的与重构晶片18相反的表面上。粘合剂层14被选择为在水分屏障层16和载体之间提供期望的粘合力。粘合剂可以是永久粘合剂或暂时粘合剂。
图5D示出在载体12已被布置在粘合剂层14的与水分屏障层16相反的表面上之后获得的接合***10。应该理解，也可以可能首先将粘合剂层14施加到载体12，并且然后将具有载体12的粘合剂层14布置在水分屏障层16上。根据在粘合剂层14中使用的粘合剂，可以实行固化步骤。固化步骤可能需要例如加热该层或使该层经受辐射。载体12可以因此被粘合地接合到重构晶片18。应该理解，用于生产接合***30的方法可以类似于描述的用于生产接合***10的方法，不同之处在于：替代于水分屏障层16，施加完全包围重构晶片18的水分屏障层36。
图6A至6C还图示用于将吸湿材料粘合地接合到基底的方法。图6A示意性地示出吸湿材料50为固体块。吸湿材料50的固体块可以具有任意形式或形状。需要注意的是，该固体块不限于对应于重构晶片。吸湿材料的固体块要被接合到基底。优选地，以干燥的形式提供吸湿材料50。也就是说，吸湿材料50不必包含任何水分或者可以仅包含非常少的水分。
图6B示意性地图示吸湿材料50的块和施加到吸湿材料50的水分屏障层52。应该理解，虽然图6A至6C示意性地图示水分屏障层52和吸湿材料50为矩形，但吸湿材料50可以具有任何形式并且水分屏障层52覆盖要被接合的表面。因此，水分屏障层也可以具有任何形式。水分屏障层52可以包括如前面所讨论的适合防止水分渗透的任何材料。水分屏障层52可以通过任何合适的工艺(诸如例如，溅射或CVD)而被沉积。
图6C示意性地示出吸湿材料50，其中施加的水分屏障52通过粘合剂层54粘合地接合到基底56。应该理解，基底56可以是吸湿材料要被接合到的任何固体材料。粘合剂层54被布置在水分屏障层52上，并且更具体地讲，被布置在水分屏障层52的与吸湿材料50相反的表面上。粘合剂层54的粘合剂适应于基底56并且适应于用于水分屏障52的材料以提供期望的粘合强度。通过在吸湿材料50和粘合剂层54之间提供水分屏障层52，可以增强粘合地接合并且可以改进吸湿材料50和基底56之间的接合的质量。吸湿材料50仍可以吸收水分。可能不必阻碍湿气渗透到吸湿材料50中。相反地，水分屏障52保护接合界面。没有湿气在该界面处出来，使得粘合剂层的脱层未发生。
图7图示可以通过沿着垂直线切割图4的接合***30而获得的电子部件70。在图7的示例中，载体12是形成电子部件70的一部分的永久载体。半导体芯片20被嵌入在吸湿材料22中。半导体芯片20具有第一表面，该第一表面与吸湿材料22的第一表面共面。水分屏障层36被布置在吸湿材料22的与第一表面相反的第二表面上。即使在将重构晶片分离成电子部件之后，载体12和吸湿材料22之间的粘性接合仍然受到保护。
图7示出通过分离被包围在水分屏障层36中的接合***而获得的电子部件。因此，水分屏障层36也位于半导体芯片20和上表面或者吸湿材料22的第一表面和重分布层40之间。应该理解，在分离成电子部件之后，水分可以再次渗透吸湿材料22，因为未在侧表面处提供保护。
根据参照图1讨论的第一示例，另一电子部件可以不包括在吸湿材料22的第一表面上(即，在半导体芯片的侧上)的水分屏障层36，而是仅包括在吸湿材料22的第二表面上的水分屏障层16。水分屏障层16或36可以再次是氧化物层、氮化物层、碳化物层、金属层之一。
图8示意性地图示可以在载体12和粘合剂层14已被去除之后通过沿着垂直线切割图4的接合***30而获得的电子部件80。根据图8中示出的示例，载体12是仅在重构晶片的处理期间使用的暂时载体。图8的水分屏障层36或水分屏障层16(未示出)可以保持在吸湿材料22上。水分屏障层16、36可以为电子部件提供保护。水分屏障层16、36可以提高将电子部件80粘合地接合到支撑件的可能性。水分屏障层16、36可以增强电子部件80的稳定性。水分屏障层16、36可以提供屏蔽功能。
在另一示例中，可以将在吸湿材料22的第二表面处的水分屏障层16、36与载体12和粘合剂层14一起去除。例如，可以通过研磨工艺和/或通过蚀刻来实现该去除。
虽然已在本文中图示和描述了特定示例，但本领域普通技术人员将意识到，在不脱离本发明的概念的情况下，各种替代和/或等同实现方式可以替换示出和描述的特定示例。本申请旨在覆盖在本文中讨论的特定示例的任何修改或变化。因此，旨在本发明将仅由权利要求及其等同物限制。
Claims (17)
1.一种接合***，包括：
重构晶片，包括吸湿材料；
水分屏障，被布置在重构晶片的表面上方；
粘合剂层，被布置在水分屏障的与重构晶片相反的表面上方；和
载体，被布置在粘合剂层的与水分屏障相反的表面上方，其中所述粘合剂层将重构晶片和载体粘合地接合在一起。
2.如权利要求1所述的接合***，其中所述吸湿材料包括模制化合物。
3.如权利要求1或2所述的接合***，其中所述水分屏障包括氧化物层、氮化物层、碳化物层中的至少一种。
4.如权利要求3所述的接合***，其中所述水分屏障具有200 nm至3000 nm的厚度。
5.如权利要求3所述的接合***，其中所述水分屏障具有2微米至3微米的厚度。
6.如权利要求1或权利要求2所述的接合***，其中所述水分屏障包括金属层。
7.如权利要求6所述的接合***，其中所述水分屏障具有20 nm至1000 nm的厚度。
8.如前面权利要求之一所述的接合***，其中所述水分屏障完全包围重构晶片。
9.如权利要求8所述的接合***，其中所述水分屏障被部分地打开以允许接触重构晶片中所包括的半导体芯片。
10.一种用于将重构晶片接合到载体的方法，所述方法包括：
提供包括吸湿材料的重构晶片；
在重构晶片的表面上方施加水分屏障；
在水分屏障的与重构晶片相反的表面上方施加粘合剂层；
在粘合剂层的与水分屏障相反的表面上方布置载体；以及
将重构晶片和载体粘合地接合在一起。
11.如权利要求10所述的方法，其中通过化学气相沉积来施加水分屏障。
12.如权利要求10或11所述的方法，其中通过溅射工艺来施加水分屏障。
13.如权利要求10至12之一所述的方法，还包括：
将水分屏障施加到重构晶片的所有表面。
14.如权利要求13所述的方法，还包括：
部分地去除水分屏障以暴露重构晶片中所包括的半导体芯片的接触区域。
15.如权利要求10至14之一所述的方法，还包括：
在施加水分屏障之前，使重构晶片干燥。
16.如权利要求15所述的方法，其中在氮保护气氛中实现使重构晶片干燥。
17.一种用于将吸湿材料粘合地接合到基底的方法，所述方法包括：
在将吸湿材料粘合地接合到基底之前，向吸湿材料的要被接合的表面提供水分屏障。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102015102535.3 | 2015-02-23 | ||
| DE102015102535.3A DE102015102535B4 (de) | 2015-02-23 | 2015-02-23 | Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105914154A true CN105914154A (zh) | 2016-08-31 |
Family
ID=56690009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610095403.8A Pending CN105914154A (zh) | 2015-02-23 | 2016-02-22 | 接合***和用于粘合地接合吸湿材料的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10332814B2 (zh) |
| CN (1) | CN105914154A (zh) |
| DE (1) | DE102015102535B4 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102517379B1 (ko) * | 2020-02-14 | 2023-03-31 | 삼성전자주식회사 | 반도체 패키지의 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW402752B (en) * | 1998-03-30 | 2000-08-21 | Samsung Electronics Co Ltd | Method for fabricating a bonded wafer |
| CN101409241A (zh) * | 2007-10-09 | 2009-04-15 | 英飞凌科技股份有限公司 | 半导体芯片封装、半导体芯片组件和制造器件的方法 |
| US20130168858A1 (en) * | 2011-12-29 | 2013-07-04 | Stmicroelectronics Pte Ltd. | Embedded wafer level ball grid array bar systems and methods |
| CN203288575U (zh) * | 2012-10-02 | 2013-11-13 | 新科金朋有限公司 | 半导体装置 |
| CN103930501A (zh) * | 2011-11-14 | 2014-07-16 | Lg化学株式会社 | 粘合膜 |
| CN104037138A (zh) * | 2013-03-06 | 2014-09-10 | 新科金朋有限公司 | 形成超高密度嵌入式半导体管芯封装的半导体器件和方法 |
| US8922021B2 (en) * | 2011-12-30 | 2014-12-30 | Deca Technologies Inc. | Die up fully molded fan-out wafer level packaging |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531382B2 (ja) | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
| US5866952A (en) * | 1995-11-30 | 1999-02-02 | Lockheed Martin Corporation | High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate |
| US6559537B1 (en) | 2000-08-31 | 2003-05-06 | Micron Technology, Inc. | Ball grid array packages with thermally conductive containers |
| US6713859B1 (en) | 2000-09-13 | 2004-03-30 | Intel Corporation | Direct build-up layer on an encapsulated die package having a moisture barrier structure |
| CN1288750C (zh) | 2001-11-23 | 2006-12-06 | 皇家飞利浦电子股份有限公司 | 半导体器件和包封集成电路的方法 |
| WO2006100768A1 (ja) | 2005-03-23 | 2006-09-28 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US20080296751A1 (en) | 2007-05-29 | 2008-12-04 | Powertech Technology Inc. | Semiconductor package |
| US7829384B2 (en) | 2007-09-25 | 2010-11-09 | Stats Chippac, Ltd. | Semiconductor device and method of laser-marking wafers with tape applied to its active surface |
| US20100007007A1 (en) | 2008-07-08 | 2010-01-14 | Samsung Electronics Co., Ltd | Semiconductor package |
| US7786568B2 (en) | 2008-09-30 | 2010-08-31 | Powertech Technology Inc. | Window BGA semiconductor package |
| US20100164083A1 (en) | 2008-12-29 | 2010-07-01 | Numonyx B.V. | Protective thin film coating in chip packaging |
| US20110156240A1 (en) * | 2009-12-31 | 2011-06-30 | Stmicroelectronics Asia Pacific Pte. Ltd. | Reliable large die fan-out wafer level package and method of manufacture |
| US8236617B2 (en) | 2010-06-04 | 2012-08-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure |
| EP2650121A4 (en) * | 2010-12-06 | 2014-05-07 | Konica Minolta Inc | GASPERRFILM, METHOD FOR THE PRODUCTION OF GASPERRFILMS AND ELECTRONIC DEVICE |
| US9030019B2 (en) | 2010-12-14 | 2015-05-12 | Infineon Technologies Ag | Semiconductor device and method of manufacture thereof |
| US8617987B2 (en) | 2010-12-30 | 2013-12-31 | Stmicroelectronics Pte Ltd. | Through hole via filling using electroless plating |
| US8710612B2 (en) | 2011-05-20 | 2014-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a bonding pad and shield structure of different thickness |
| US20130040423A1 (en) * | 2011-08-10 | 2013-02-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of Multi-Chip Wafer Level Packaging |
| US8815650B2 (en) | 2011-09-23 | 2014-08-26 | Stats Chippac Ltd. | Integrated circuit packaging system with formed under-fill and method of manufacture thereof |
| US8778733B2 (en) * | 2012-03-19 | 2014-07-15 | Infineon Technologies Ag | Semiconductor package and methods of formation thereof |
| US9040346B2 (en) * | 2012-05-03 | 2015-05-26 | Infineon Technologies Ag | Semiconductor package and methods of formation thereof |
| US9385006B2 (en) | 2012-06-21 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming an embedded SOP fan-out package |
| US9147628B2 (en) * | 2012-06-27 | 2015-09-29 | Infineon Technoloiges Austria AG | Package-in-packages and methods of formation thereof |
| US8749075B2 (en) * | 2012-09-04 | 2014-06-10 | Infineon Technologies Ag | Integrated circuits and a method for manufacturing an integrated circuit |
| US9620413B2 (en) * | 2012-10-02 | 2017-04-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of using a standardized carrier in semiconductor packaging |
| US9331007B2 (en) | 2012-10-16 | 2016-05-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive ink layer as interconnect structure between semiconductor packages |
| US9666499B2 (en) * | 2012-10-31 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with encapsulant |
| US9704824B2 (en) * | 2013-01-03 | 2017-07-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming embedded wafer level chip scale packages |
| CN105143501B (zh) * | 2013-02-27 | 2019-06-07 | 路特斯应用技术有限责任公司 | 混合的金属-硅-氧化物阻隔膜 |
| US9627338B2 (en) * | 2013-03-06 | 2017-04-18 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming ultra high density embedded semiconductor die package |
| US20140264808A1 (en) | 2013-03-15 | 2014-09-18 | Andreas Wolter | Chip arrangements, chip packages, and a method for manufacturing a chip arrangement |
| US9754897B2 (en) * | 2014-06-02 | 2017-09-05 | STATS ChipPAC, Pte. Ltd. | Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits |
| US9613843B2 (en) * | 2014-10-13 | 2017-04-04 | General Electric Company | Power overlay structure having wirebonds and method of manufacturing same |
-
2015
- 2015-02-23 DE DE102015102535.3A patent/DE102015102535B4/de active Active
-
2016
- 2016-02-18 US US15/047,098 patent/US10332814B2/en active Active
- 2016-02-22 CN CN201610095403.8A patent/CN105914154A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW402752B (en) * | 1998-03-30 | 2000-08-21 | Samsung Electronics Co Ltd | Method for fabricating a bonded wafer |
| CN101409241A (zh) * | 2007-10-09 | 2009-04-15 | 英飞凌科技股份有限公司 | 半导体芯片封装、半导体芯片组件和制造器件的方法 |
| CN103930501A (zh) * | 2011-11-14 | 2014-07-16 | Lg化学株式会社 | 粘合膜 |
| US20130168858A1 (en) * | 2011-12-29 | 2013-07-04 | Stmicroelectronics Pte Ltd. | Embedded wafer level ball grid array bar systems and methods |
| US8922021B2 (en) * | 2011-12-30 | 2014-12-30 | Deca Technologies Inc. | Die up fully molded fan-out wafer level packaging |
| CN203288575U (zh) * | 2012-10-02 | 2013-11-13 | 新科金朋有限公司 | 半导体装置 |
| CN104037138A (zh) * | 2013-03-06 | 2014-09-10 | 新科金朋有限公司 | 形成超高密度嵌入式半导体管芯封装的半导体器件和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10332814B2 (en) | 2019-06-25 |
| US20160247739A1 (en) | 2016-08-25 |
| DE102015102535B4 (de) | 2023-08-03 |
| DE102015102535A1 (de) | 2016-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI594391B (zh) | Method of manufacturing semiconductor device | |
| TWI298913B (zh) | ||
| US7015075B2 (en) | Die encapsulation using a porous carrier | |
| JP2009529804A (ja) | 半導体デバイスのパッケージング | |
| US6773962B2 (en) | Microelectromechanical system device packaging method | |
| US8429814B2 (en) | Method of assembling a multi-component electronic package | |
| US20080182363A1 (en) | Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer | |
| US8173488B2 (en) | Electronic device and method of manufacturing same | |
| KR102181666B1 (ko) | 상이한 두께의 다이에 대한 웨이퍼 접합 방법 | |
| US10535588B2 (en) | Die with metallized sidewall and method of manufacturing | |
| CN103972170B (zh) | 半导体器件及其生产方法 | |
| US9735128B2 (en) | Method for incorporating stress sensitive chip scale components into reconstructed wafer based modules | |
| JP2009283553A (ja) | 電子装置およびその製造方法 | |
| JP2003257930A (ja) | 半導体装置およびその製造方法 | |
| KR100557286B1 (ko) | 반도체 칩과 반도체 칩의 제조 방법 | |
| US20180174935A1 (en) | Semiconductor package and method for fabricating a semiconductor package | |
| CN105810595A (zh) | 用于处理产品衬底的方法、粘结的衬底***以及临时粘合剂 | |
| TWI479633B (zh) | 使用通道之無空洞晶圓接合 | |
| CN105914154A (zh) | 接合***和用于粘合地接合吸湿材料的方法 | |
| KR20100061469A (ko) | 복수의 칩의 제조 방법 및 이에 상응하게 제조된 칩 | |
| CN112530816B (zh) | 半导体装置的制造方法 | |
| US10790208B2 (en) | High reliability wafer level semiconductor packaging | |
| JP5534316B2 (ja) | 基板分割方法 | |
| KR102585352B1 (ko) | 발포 테이프를 이용한 박형 웨이퍼 취급 방법 | |
| TWI747404B (zh) | 半導體封裝方法及封裝結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160831 |