CN105867847B - 访存控制方法、装置及*** - Google Patents

访存控制方法、装置及*** Download PDF

Info

Publication number
CN105867847B
CN105867847B CN201610184196.3A CN201610184196A CN105867847B CN 105867847 B CN105867847 B CN 105867847B CN 201610184196 A CN201610184196 A CN 201610184196A CN 105867847 B CN105867847 B CN 105867847B
Authority
CN
China
Prior art keywords
memory
processor
target
information
controller hub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610184196.3A
Other languages
English (en)
Other versions
CN105867847A (zh
Inventor
刘苏
苏孟豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Loongson Technology Corp Ltd
Original Assignee
Loongson Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Loongson Technology Corp Ltd filed Critical Loongson Technology Corp Ltd
Priority to CN201610184196.3A priority Critical patent/CN105867847B/zh
Publication of CN105867847A publication Critical patent/CN105867847A/zh
Application granted granted Critical
Publication of CN105867847B publication Critical patent/CN105867847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明实施例提供一种访存控制方法、装置及***。该方法包括：处理器执行内存设置指令，内存设置指令包括指令码、原始内存地址范围和目标值，指令码是内存设置指令的标识信息；处理器执行所述内存设置指令后生成内存设置信息，内存设置信息包括目标内存地址范围和所述目标值；所述处理器向内存控制器发送所述内存设置信息，以使内存控制器依据内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。本发明实施例通过处理器执行内存设置指令，并将内存设置信息发送给内存控制器，由内存控制器执行内存设置的操作，处理器可执行其他操作，避免内存设置占用处理器的大量处理时间，提高了处理器的处理效率。

Description

访存控制方法、装置及***
技术领域
本发明实施例涉及通信技术领域，尤其涉及一种访存控制方法、装置及***。
背景技术
随着处理器技术的持续发展，访存性能已成为影响处理器性能的主要因素。在诸多访存模式中，内存设置(memset)类是较为重要的一种。
内存设置类访存通常用于初始化一段连续的内存空间，其实例包括但不限于：应用程序中对数组连续元素的特定赋值、memset库函数、GPU中对帧缓冲区的清除。这类访存的特点主要为访存范围大、访存模式简单。
但是，内存设置类访存需要处理器逐一执行访存指令，从而占用了处理器的大量处理时间，导致处理器的处理效率大大下降。
发明内容
本发明实施例提供一种访存控制方法、装置及***，以提高处理器的处理效率。
本发明实施例的一个方面是提供一种访存控制方法，包括：
处理器执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
所述处理器执行所述内存设置指令后生成内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值；
所述处理器向内存控制器发送所述内存设置信息，以使所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
本发明实施例的另一个方面是提供一种访存控制方法，包括：
内存控制器接收处理器发送的内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值，所述内存设置信息是所述处理器执行所述内存设置指令后生成的信息，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
本发明实施例的另一个方面是提供一种访存控制装置，包括：
指令执行模块，用于执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
内存设置信息生成模块，用于生成内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值；
发送模块，用于向内存控制器发送所述内存设置信息，以使所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
本发明实施例的另一个方面是提供一种内存控制器，包括：
内存设置信息接收模块，用于接收处理器发送的内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值，所述内存设置信息是所述处理器执行所述内存设置指令后生成的信息，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
内存设置模块，用于依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
本发明实施例的另一个方面是提供一种访存控制***，包括内存、所述的访存控制装置和所述的内存控制器。
本发明实施例提供的访存控制方法、装置及***，通过处理器执行内存设置指令，并将内存设置信息发送给内存控制器，由内存控制器执行内存设置的操作，处理器可执行其他操作，避免内存设置占用处理器的大量处理时间，提高了处理器的处理效率。
附图说明
图1为本发明实施例提供的访存控制方法流程图；
图2为本发明实施例提供的访存控制方法适用的***结构图；
图3为本发明另一实施例提供的访存控制方法流程图；
图4为本发明另一实施例提供的访存控制方法流程图；
图5为本发明另一实施例提供的访存控制方法流程图；
图6为本发明实施例提供的访存控制装置的结构图；
图7为本发明另一实施例提供的访存控制装置的结构图；
图8为本发明实施例提供的内存控制器的结构图；
图9为本发明另一实施例提供的内存控制器的结构图；
图10为本发明实施例提供的访存控制***的结构图。
具体实施方式
图1为本发明实施例提供的访存控制方法流程图；图2为本发明实施例提供的访存控制方法适用的***结构图。本发明实施例针对内存设置类访存需要处理器逐一执行访存指令，从而占用了处理器的大量处理时间，导致处理器的处理效率大大下降，提供了访存控制方法，该方法具体步骤如下：
步骤S101、处理器执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
如图2所示，本发明实施例提供的访存控制方法适用的***包括处理器20、内存控制器21和内存22，处理器20具体可以为中央处理器(Central Processing Unit，简称CPU)、图形处理器(Graphics Processing Unit，简称GPU)或内存设置类访存的设备；处理器20通过内存控制器21访问内存22，并不直接访问内存22，处理器20包括地址转换单元201和高速缓存一致性处理单元202，内存控制器21包括访存单元211。当处理器20需要对内存22的某一区域进行内存设置时，处理器20执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息。
步骤S102、所述处理器执行所述内存设置指令后生成内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值；
处理器20执行所述内存设置指令后生成内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值，所述目标内存地址范围为处理器20需要设置的内存22中的目标区域的地址范围，该地址范围具体为上下界。
步骤S103、所述处理器向内存控制器发送所述内存设置信息，以使所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
处理器20生成内存设置信息后，将该内存设置信息发送给内存控制器21，内存控制器21中的访存单元211依据该内存设置信息访问内存22，具体的，访存单元211将内存22中该目标内存地址范围对应的目标区域的值设置为所述目标值。
本发明实施例通过处理器执行内存设置指令，并将内存设置信息发送给内存控制器，由内存控制器执行内存设置的操作，处理器可执行其他操作，避免内存设置占用处理器的大量处理时间，提高了处理器的处理效率。
图3为本发明另一实施例提供的访存控制方法流程图。本发明实施例提供的方法具体步骤如下：
步骤S301、处理器执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
在本发明实施例中，内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息。
步骤S302、所述原始内存地址范围表示的地址为虚拟地址；所述处理器将所述虚拟地址转换为物理地址获得所述目标内存地址范围并生成内存设置信息；
若处理器20执行的内存设置指令时，内存设置指令包括的原始内存地址范围表示的地址为虚拟地址，如图2所示，则处理器20中的地址转换单元201将该虚拟地址转换为物理地址获得所述目标内存地址范围并生成内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值。
目标内存地址范围和原始内存地址范围指向的是同一内存区域，不同之处在于原始内存地址范围用虚拟地址表示，目标内存地址范围用物理地址表示。
步骤S303、所述处理器向内存控制器发送所述内存设置信息，以使所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
本发明实施例通过处理器中的地址转换单元将该虚拟地址转换为物理地址，保证了内存控制器对内存设置信息正确识别。
图4为本发明另一实施例提供的访存控制方法流程图。在图1或图3对应的实施例基础上，处理器还可以包括高速缓存，优选的，本发明实施例在图3对应的实施例基础上，处理器还可以包括高速缓存，相应的访存控制方法具体步骤如下：
步骤S401、处理器执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息。
步骤S402、所述原始内存地址范围表示的地址为虚拟地址；所述处理器将所述虚拟地址转换为物理地址获得所述目标内存地址范围并生成内存设置信息；
步骤S403、所述处理器将所述高速缓存中存储的所述目标内存地址范围对应的目标区域的值进行写回或无效；
在本发明实施例中，处理器还包括高速缓存，该高速缓存可能存储有所述目标内存地址范围对应的目标区域的值，本发明实施例主要用于对内存进行访问设置，由于高速缓存和内存的地址分配方式是一致的，同一地址指向高速缓存和内存的区域是一致的，为了防止设置后的内存与高速缓存中已经存储的值不同，在内存控制器21访问设置内存22之前，高速缓存一致性处理单元202将所述高速缓存中存储的所述目标内存地址范围对应的目标区域的值进行写回或无效。
步骤S404、所述处理器向内存控制器发送所述内存设置信息，以使所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值；
步骤S405、所述处理器接收所述内存控制器返回的标记信息，所述标记信息是所述内存控制器成功设置内存后返回给所述处理器的信息；
当内存控制器21成功设置内存后返回给处理器20标记信息。
步骤S406、所述处理器产生中断。
由于内存控制器21设置内存22的过程中，处理器20可能在执行其他程序，当处理器20接收到内存控制器21返回的标记信息后产生中断以便停止执行其他处理操作并响应内存设置。
本发明实施例在内存控制器访问设置内存之前，高速缓存一致性处理单元将高速缓存中存储的目标内存地址范围对应的目标区域的值进行写回或无效，避免了设置后的内存与高速缓存中已经存储的值不同，保证了内存与高速缓存中的数据一致性。
图5为本发明另一实施例提供的访存控制方法流程图，本发明实施例针对内存设置类访存需要处理器逐一执行访存指令，从而占用了处理器的大量处理时间，导致处理器的处理效率大大下降，提供了访存控制方法，该方法具体步骤如下：
步骤S501、内存控制器接收处理器发送的内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值，所述内存设置信息是所述处理器执行所述内存设置指令后生成的信息，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
如图2所示，本发明实施例提供的访存控制方法适用的***包括处理器20、内存控制器21和内存22，处理器20具体可以为中央处理器(Central Processing Unit，简称CPU)、图形处理器(Graphics Processing Unit，简称GPU)或内存设置类访存的设备；处理器20通过内存控制器21访问内存22，并不直接访问内存22，处理器20包括地址转换单元201和高速缓存一致性处理单元202，内存控制器21包括访存单元211。当处理器20需要对内存22的某一区域进行内存设置时，处理器20执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息。
处理器20执行所述内存设置指令后生成内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值，所述目标内存地址范围为处理器20需要设置的内存22中的目标区域的地址范围，该地址范围具体为上下界。
处理器20生成内存设置信息后，将该内存设置信息发送给内存控制器21。
步骤S502、所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
内存控制器21中的访存单元211依据该内存设置信息访问内存22，具体的，访存单元211将内存22中该目标内存地址范围对应的目标区域的值设置为所述目标值。
本发明实施例通过处理器执行内存设置指令，并将内存设置信息发送给内存控制器，由内存控制器执行内存设置的操作，处理器可执行其他操作，避免内存设置占用处理器的大量处理时间，提高了处理器的处理效率。
在图5对应的实施例的基础上，步骤S502之后，还包括：
所述内存控制器向所述处理器返回标记信息，所述标记信息用于表示所述内存控制器成功设置内存。
具体的，当内存控制器21成功设置内存后返回给处理器20标记信息。图6为本发明实施例提供的访存控制装置的结构图。本发明实施例提供的访存控制装置可以执行访存控制方法实施例提供的处理流程，该访存控制装置可以为上述实施例中的处理器21或者是处理器21中的一个模块，如图5所示，访存控制装置40包括指令执行模块41、内存设置信息生成模块42和发送模块43，其中，指令执行模块41用于执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；内存设置信息生成模块42用于生成内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值；发送模块43用于向内存控制器发送所述内存设置信息，以使所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
本发明实施例通过处理器执行内存设置指令，并将内存设置信息发送给内存控制器，由内存控制器执行内存设置的操作，处理器可执行其他操作，避免内存设置占用处理器的大量处理时间，提高了处理器的处理效率。
图7为本发明另一实施例提供的访存控制装置的结构图。在上述实施例的基础上，所述原始内存地址范围表示的地址为虚拟地址；内存设置信息生成模块42具体用于将所述虚拟地址转换为物理地址获得所述目标内存地址范围并生成内存设置信息。
访存控制装置40还包括高速缓存一致性处理单元202，高速缓存一致性处理单元202用于将高速缓存中存储的所述目标内存地址范围对应的目标区域的值进行写回或无效。
访存控制装置40还包括接收模块44，接收模块44用于接收所述内存控制器返回的标记信息，所述标记信息是所述内存控制器成功设置内存后返回给所述处理器的信息。
访存控制装置40还包括中断模块45，中断模块45用于接收模块44接收到所述标记信息后产生中断。
本发明实施例提供的访存控制装置可以具体用于执行上述图1所提供的方法实施例，具体功能此处不再赘述。
本发明实施例通过处理器中的地址转换单元将该虚拟地址转换为物理地址，保证了内存控制器对内存设置信息正确识别；在内存控制器访问设置内存之前，高速缓存一致性处理单元将高速缓存中存储的内存地址范围对应的目标区域的值进行写回或无效，避免了设置后的内存与高速缓存中已经存储的值不同，保证了内存与高速缓存中的数据一致性。
图8为本发明实施例提供的内存控制器的结构图。本发明实施例提供的内存控制器可以执行访存控制方法实施例提供的处理流程，如图8所示，内存控制器80包括内存设置信息接收模块81和内存设置模块82，其中，内存设置信息接收模块81用于接收处理器发送的内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值，所述内存设置信息是所述处理器执行所述内存设置指令后生成的信息，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；内存设置模块82用于依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
本发明实施例通过处理器执行内存设置指令，并将内存设置信息发送给内存控制器，由内存控制器执行内存设置的操作，处理器可执行其他操作，避免内存设置占用处理器的大量处理时间，提高了处理器的处理效率。
图9为本发明另一实施例提供的内存控制器的结构图。在图8的基础上，内存控制器80还包括标记信息发送模块83，标记信息发送模块83用于向所述处理器返回标记信息，所述标记信息用于表示所述内存控制器成功设置内存。
本发明实施例提供的内存控制器可以具体用于执行上述图5所提供的方法实施例，具体功能此处不再赘述。图10为本发明实施例提供的访存控制***的结构图。该访存控制***可用于执行上述实施例所述的访存控制方法，如图10所示，访存控制***100包括访存控制装置40、内存控制器80和内存90，其中，访存控制装置40为图6或图7对应的实施例所述的访存控制装置40，内存控制器80为图8或图9对应的实施例所述的内存控制器80。
该访存控制***可用于执行上述实施例所述的访存控制方法，具体过程与上述实施例一致，此处不再赘述。
综上所述，本发明实施例通过处理器执行内存设置指令，并将内存设置信息发送给内存控制器，由内存控制器执行内存设置的操作，处理器可执行其他操作，避免内存设置占用处理器的大量处理时间，提高了处理器的处理效率；通过处理器中的地址转换单元将该虚拟地址转换为物理地址，保证了内存控制器对内存设置信息正确识别；在内存控制器访问设置内存之前，高速缓存一致性处理单元将高速缓存中存储的目标内存地址范围对应的目标区域的值进行写回或无效，避免了设置后的内存与高速缓存中已经存储的值不同，保证了内存与高速缓存中的数据一致性。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (15)

1.一种访存控制方法，其特征在于，包括：
处理器执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和目标值，所述指令码是所述内存设置指令的标识信息；
所述处理器执行所述内存设置指令后生成内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值；
所述处理器向内存控制器发送所述内存设置信息，以使所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
2.根据权利要求1所述的方法，其特征在于，所述原始内存地址范围表示的地址为虚拟地址；所述处理器执行所述内存设置指令后生成内存设置信息，包括：
所述处理器将所述虚拟地址转换为物理地址获得所述目标内存地址范围并生成内存设置信息。
3.根据权利要求1或2所述的方法，其特征在于，所述处理器包括高速缓存；所述方法还包括：
所述处理器将所述高速缓存中存储的所述目标内存地址范围对应的目标区域的值进行写回或无效。
4.根据权利要求3所述的方法，其特征在于，所述处理器向内存控制器发送所述内存设置信息之后，还包括：
所述处理器接收所述内存控制器返回的标记信息，所述标记信息是所述内存控制器成功设置内存后返回给所述处理器的信息。
5.根据权利要求4所述的方法，其特征在于，所述处理器接收所述内存控制器返回的标记信息之后，还包括：
所述处理器产生中断。
6.一种访存控制方法，其特征在于，包括：
内存控制器接收处理器发送的内存设置信息，所述内存设置信息包括目标内存地址范围和目标值，所述内存设置信息是所述处理器执行内存设置指令后生成的信息，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
7.根据权利要求6所述的方法，其特征在于，所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值之后，还包括：
所述内存控制器向所述处理器返回标记信息，所述标记信息用于表示所述内存控制器成功设置内存。
8.一种访存控制装置，其特征在于，包括：
指令执行模块，用于执行内存设置指令，所述内存设置指令包括指令码、原始内存地址范围和目标值，所述指令码是所述内存设置指令的标识信息；
内存设置信息生成模块，用于生成内存设置信息，所述内存设置信息包括目标内存地址范围和所述目标值；
发送模块，用于向内存控制器发送所述内存设置信息，以使所述内存控制器依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
9.根据权利要求8所述的访存控制装置，其特征在于，所述原始内存地址范围表示的地址为虚拟地址；
所述内存设置信息生成模块具体用于将所述虚拟地址转换为物理地址获得所述目标内存地址范围并生成内存设置信息。
10.根据权利要求8或9所述的访存控制装置，其特征在于，还包括：
高速缓存一致性处理单元，用于将高速缓存中存储的所述目标内存地址范围对应的目标区域的值进行写回或无效。
11.根据权利要求10所述的访存控制装置，其特征在于，还包括：
接收模块，用于接收所述内存控制器返回的标记信息，所述标记信息是所述内存控制器成功设置内存后返回给处理器的信息。
12.根据权利要求11所述的访存控制装置，其特征在于，还包括：
中断模块，用于所述接收模块接收到所述标记信息后产生中断。
13.一种内存控制器，其特征在于，包括：
内存设置信息接收模块，用于接收处理器发送的内存设置信息，所述内存设置信息包括目标内存地址范围和目标值，所述内存设置信息是所述处理器执行内存设置指令后生成的信息，所述内存设置指令包括指令码、原始内存地址范围和所述目标值，所述指令码是所述内存设置指令的标识信息；
内存设置模块，用于依据所述内存设置信息将内存中所述目标内存地址范围对应的目标区域的值设置为所述目标值。
14.根据权利要求13所述的内存控制器，其特征在于，还包括：
标记信息发送模块，用于向所述处理器返回标记信息，所述标记信息用于表示所述内存控制器成功设置内存。
15.一种访存控制***，其特征在于，包括内存、如权利要求8-12任一项所述的访存控制装置和权利要求13或14所述的内存控制器。
CN201610184196.3A 2016-03-28 2016-03-28 访存控制方法、装置及*** Active CN105867847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610184196.3A CN105867847B (zh) 2016-03-28 2016-03-28 访存控制方法、装置及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610184196.3A CN105867847B (zh) 2016-03-28 2016-03-28 访存控制方法、装置及***

Publications (2)

Publication Number Publication Date
CN105867847A CN105867847A (zh) 2016-08-17
CN105867847B true CN105867847B (zh) 2018-11-30

Family

ID=56625089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610184196.3A Active CN105867847B (zh) 2016-03-28 2016-03-28 访存控制方法、装置及***

Country Status (1)

Country Link
CN (1) CN105867847B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111949318B (zh) * 2019-05-17 2024-07-23 上海寒武纪信息科技有限公司 指令处理方法、装置及相关产品
CN111949317B (zh) * 2019-05-17 2023-04-07 上海寒武纪信息科技有限公司 指令处理方法、装置及相关产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981886A (zh) * 2012-12-21 2013-03-20 中国科学院声学研究所 一种优化的memset标准库函数汇编代码生成方法
CN103827834A (zh) * 2013-11-22 2014-05-28 华为技术有限公司 一种内存数据的迁移方法、计算机和装置
CN104252422A (zh) * 2013-06-26 2014-12-31 华为技术有限公司 内存访问方法和内存控制器
CN104346285A (zh) * 2013-08-06 2015-02-11 华为技术有限公司 内存访问处理方法、装置及***
CN105426322A (zh) * 2015-12-31 2016-03-23 华为技术有限公司 一种数据的预取方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721943B2 (en) * 2001-03-30 2004-04-13 Intel Corporation Compile-time memory coalescing for dynamic arrays

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981886A (zh) * 2012-12-21 2013-03-20 中国科学院声学研究所 一种优化的memset标准库函数汇编代码生成方法
CN104252422A (zh) * 2013-06-26 2014-12-31 华为技术有限公司 内存访问方法和内存控制器
CN104346285A (zh) * 2013-08-06 2015-02-11 华为技术有限公司 内存访问处理方法、装置及***
CN103827834A (zh) * 2013-11-22 2014-05-28 华为技术有限公司 一种内存数据的迁移方法、计算机和装置
CN105426322A (zh) * 2015-12-31 2016-03-23 华为技术有限公司 一种数据的预取方法及装置

Also Published As

Publication number Publication date
CN105867847A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
CN107526546B (zh) 一种Spark分布式计算数据处理方法及***
CN107305534B (zh) 同时进行内核模式访问和用户模式访问的方法
US8928677B2 (en) Low latency concurrent computation
JP5658509B2 (ja) 自律的メモリアーキテクチャー
JP6262360B2 (ja) 計算機システム
CN108804199B (zh) 图形处理器虚拟化方法及装置
CN107015914B (zh) 数据标定方法及***
CN104025185A (zh) 用于使用gpu控制器来预加载缓存的机制
US11184263B1 (en) Intelligent serverless function scaling
CN111198739A (zh) 一种应用视图的渲染方法、装置、设备和存储介质
CN105867847B (zh) 访存控制方法、装置及***
CN113485834A (zh) 共享内存管理方法、装置、计算机设备和存储介质
CN110187832A (zh) 一种数据操作的方法、设备和***
CN110580195A (zh) 一种基于内存热插拔的内存分配方法和装置
EP4060496A2 (en) Method, apparatus, device and storage medium for running inference service platform
US20200371827A1 (en) Method, Apparatus, Device and Medium for Processing Data
US10733687B2 (en) Method and apparatus for data communication in virtualized environment, and processor
US8402229B1 (en) System and method for enabling interoperability between application programming interfaces
CN111338769A (zh) 一种数据处理方法、装置及计算机可读存储介质
CN114675938A (zh) 一种异构集群虚拟机迁移方法、***及云平台
JP2019021185A (ja) 情報処理装置、情報処理システム、情報処理装置制御方法及び情報処理装置制御プログラム
JP6878570B2 (ja) リソース再構成のための方法およびデバイス
CN103164347A (zh) 数据缓存的方法和装置
EP2620876A1 (en) Method and apparatus for data processing, pci-e bus system and server
CN105279007A (zh) 多核处理器的模拟方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee after: Loongson Zhongke Technology Co.,Ltd.

Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd.

CP01 Change in the name or title of a patent holder