CN105847824A - 消除单路数字视频信号解码干扰的方法 - Google Patents

消除单路数字视频信号解码干扰的方法 Download PDF

Info

Publication number
CN105847824A
CN105847824A CN201610325832.XA CN201610325832A CN105847824A CN 105847824 A CN105847824 A CN 105847824A CN 201610325832 A CN201610325832 A CN 201610325832A CN 105847824 A CN105847824 A CN 105847824A
Authority
CN
China
Prior art keywords
decoding
signal
digital video
chip
single channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610325832.XA
Other languages
English (en)
Other versions
CN105847824B (zh
Inventor
陈文明
刘波
向艳
袁烨
谢飞霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AVIC Huadong Photoelectric Co Ltd
Original Assignee
AVIC Huadong Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVIC Huadong Photoelectric Co Ltd filed Critical AVIC Huadong Photoelectric Co Ltd
Priority to CN201610325832.XA priority Critical patent/CN105847824B/zh
Publication of CN105847824A publication Critical patent/CN105847824A/zh
Application granted granted Critical
Publication of CN105847824B publication Critical patent/CN105847824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开了一种消除单路数字视频信号解码干扰的方法，该方法包括：采用现场可编程门阵列输出固定压差的过渡调制差分信号至数字视频解码芯片的D1通道和数字视频解码芯片的D2通道。该消除单路数字视频信号解码干扰的方法克服了解码芯片不能正常工作，在解码的过程中会输出干扰信号的问题，实现了单通道的DVI能够可靠的传输视频数据的目的。

Description

消除单路数字视频信号解码干扰的方法
技术领域
本发明涉及数字视频信号干扰消除领域，具体地，涉及消除单路数字视频信号解码干扰的方法。
背景技术
DVI接口的标准是1999年由Silicon Image、Intel等公司共同组成数字显工作组DDWG推出数字显示接口。DVI采用的是最小化传输差分信号(TMDS)作为电气连接。DVI以其传输速度快(高达约8GBPS)，特别适合传输无压缩、高清晰度视频信号。
DVI的数据链路的每个链路的发送器中包含三个完全相同的编码器，对应三组RGB数字视频信号，每个编码器驱动一条串行TMDS通道。输入到每个编码器的数据包括8bit像素数据和2bit控制信号。其中0通道对应的是B信息，1通道对应的是G信息，2通道对应的是R信息。在数据使能信号DE的控制下，编码器在任何合法时钟驱动下，分别将像素数据和控制数据编码，并由发送器将编码后的码元串行发送至TMDS链路上。
随着机载平显、头显的数字化的进程，多款新型号机型上已经采用DVI信号作为平显、头显的视频数据传输方式。我们知道机载平显、头显显示的画面是单色的，也即常规的DVI信号传输的数据只有一路是有用的，其他两路是无用信号。多余通道必然造成了传输通道的浪费，同时也增加了连接器接口的大小，这对于像头显这种微型显示来说尤为如此。所以在此类环境下的DVI信号常采用单通道方式传输，即一路数据加一路时钟的方式。
在接收端常采用专用的DVI解码芯片对输入的视频信号进行解码，得到RGB数字视频信号。较常用的DVI解码芯片有Silicon Image公司的Sil1161和TI的TFP401A，这些芯片要求在三路数据链路同时连接，否则解码芯片不能正常工作，在解码的过程中会输出干扰信号。为了使单通道的DVI能够可靠的传输视频数据，就需要研究出一种能消除单路DVI信号解码干扰的方法。
发明内容
本发明的目的是提供一种消除单路数字视频信号解码干扰的方法，该消除单路数字视频信号解码干扰的方法克服了解码芯片不能正常工作，在解码的过程中会输出干扰信号的问题，实现了单通道的DVI能够可靠的传输视频数据。
为了实现上述目的，本发明提供了一种消除单路数字视频信号解码干扰的方法，该方法包括：采用现场可编程门阵列输出固定压差的过渡调制差分信号至数字视频解码芯片的D1通道和数字视频解码芯片的D2通道。
优选地，将所述数字视频解码芯片的D1差分对通道和数字视频解码芯片的D2差分对通道分别连接于所述现场可编程门阵列的N10脚、P11脚、T12脚和V12脚。
优选地，将所述数字视频解码芯片的D1差分对通道和数字视频解码芯片的D2差分对通道分别连接于所述现场可编程门阵列的具有差分输出功能的管脚上。
优选地，所述数字视频解码芯片的pin93端口、pin94端口、pin90端口和pin91端口分别连接于正时钟信号、负时钟信号、正D0信号和负D0信号。
优选地，将数字视频解码芯片的初始电平设为高电平1。
优选地，采用型号为Xilinx的spartan6系列现场可编程门阵列输出固定压差的过渡调制差分信号至数字视频解码芯片的D1通道和数字视频解码芯片的D2通道。
优选地，所述现场可编程门阵列采用Xilinx提供的ISE开发环境，并调用差分输出缓冲器。
通过上述的实施方式，本发明采用FPGA输出的固定压差的TMDS差分信号提供给DVI解码芯片的D1和D2通道，让这两个通道有固定的偏置电压，从而消除DVI解码芯片的干扰。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是说明本发明的一种消除单路数字视频信号解码干扰的方法的电气连接图；
图2是说明本发明的一种消除单路数字视频信号解码干扰的方法的解码芯片电路连接图；
图3说明本发明的一种消除单路数字视频信号解码干扰的方法的FPGA电路连接图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明提供一种消除单路数字视频信号解码干扰的方法，该方法包括：采用现场可编程门阵列输出固定压差的过渡调制差分信号至数字视频解码芯片的D1通道和数字视频解码芯片的D2通道。
通过上述的实施方式，本发明的消除单路数字视频信号解码干扰的方法不增加硬件复杂度和物料成本，仅仅在PCB上增加两对差分线；使用FPGA的内部资源少，仅仅两个OBUFDS，不会增加FPGA负担。
以下结合附图1、附图2和附图3对本发明进行进一步的说明，在本发明中，为了提高本发明的适用范围，特别使用下述的具体实施方式来实现。
在本发明的一种具体实施方式中，将所述数字视频解码芯片的D1差分对通道和数字视频解码芯片的D2差分对通道分别连接于所述现场可编程门阵列的N10脚、P11脚、T12脚和V12脚。
在本发明的一种具体实施方式中，将所述数字视频解码芯片的D1差分对通道和数字视频解码芯片的D2差分对通道分别连接于所述现场可编程门阵列的具有差分输出功能的管脚上。即BANK0/BANK1上的具有差分输出功能的管脚上。
通过上述的实施方式，由于此系列的FPGA尽在bank0和bank2支持TMDS信号输出，所以选择的管脚位于bank2上。这样就完成了解码电路的硬件连接，但是在正常工作时，还需要FPGA有正确的电平输出，所以需要FPGA的内部程序控制。
在本发明的一种具体实施方式中，所述数字视频解码芯片的pin93端口、pin94端口、pin90端口和pin91端口分别连接于正时钟信号、负时钟信号、正D0信号和负D0信号。
通过上述的具体实施方式，实现了启动信号和数字信号的传输。通过上述的具体实施方式，实现了在解码芯片端将数字视频信号清晰地解码出来，消除了干扰。
在本发明的一种具体实施方式中，为了减少电路功耗以及电磁干扰，将数字视频解码芯片的初始电平设为高电平1。
在本发明的一种具体实施方式中，采用型号为Xilinx的spartan6系列现场可编程门阵列输出固定压差的过渡调制差分信号至数字视频解码芯片的D1通道和数字视频解码芯片的D2通道。本发明的装置移植方便，在常见的FPGA平台上都能实现，如Xilinx，Altera，Lattice等
在本发明的一种具体实施方式中，所述现场可编程门阵列采用Xilinx提供的ISE开发环境，并调用差分输出缓冲器。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (7)

1.一种消除单路数字视频信号解码干扰的方法，其特征在于，该方法包括：采用现场可编程门阵列输出固定压差的过渡调制差分信号至数字视频解码芯片的D1通道和数字视频解码芯片的D2通道。
2.根据权利要求1所述的消除单路DVI信号解码干扰的方法，其特征在于，将所述数字视频解码芯片的D1差分对通道和数字视频解码芯片的D2差分对通道分别连接于所述现场可编程门阵列的N10脚、P11脚、T12脚和V12脚。
3.根据权利要求2所述的消除单路DVI信号解码干扰的方法，其特征在于，将所述数字视频解码芯片的D1差分对通道和数字视频解码芯片的D2差分对通道分别连接于所述现场可编程门阵列的具有差分输出功能的管脚上。
4.根据权利要求1所述的消除单路DVI信号解码干扰的方法，其特征在于，所述数字视频解码芯片的pin93端口、pin94端口、pin90端口和pin91端口分别连接于正时钟信号、负时钟信号、正D0信号和负D0信号。
5.根据权利要求1所述的消除单路DVI信号解码干扰的方法，其特征在于，将数字视频解码芯片的初始电平设为高电平1。
6.根据权利要求1所述的消除单路DVI信号解码干扰的方法，其特征在于，采用型号为Xilinx的spartan6系列现场可编程门阵列输出固定压差的过渡调制差分信号至数字视频解码芯片的D1通道和数字视频解码芯片的D2通道。
7.根据权利要求1所述的消除单路DVI信号解码干扰的方法，其特征在于，所述现场可编程门阵列采用Xilinx提供的ISE开发环境，并调用差分输出缓冲器。
CN201610325832.XA 2016-05-17 2016-05-17 消除单路数字视频信号解码干扰的方法 Active CN105847824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610325832.XA CN105847824B (zh) 2016-05-17 2016-05-17 消除单路数字视频信号解码干扰的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610325832.XA CN105847824B (zh) 2016-05-17 2016-05-17 消除单路数字视频信号解码干扰的方法

Publications (2)

Publication Number Publication Date
CN105847824A true CN105847824A (zh) 2016-08-10
CN105847824B CN105847824B (zh) 2019-05-21

Family

ID=56593430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610325832.XA Active CN105847824B (zh) 2016-05-17 2016-05-17 消除单路数字视频信号解码干扰的方法

Country Status (1)

Country Link
CN (1) CN105847824B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574848A (zh) * 2018-02-11 2018-09-25 中国电子科技集团公司第五十五研究所 一种基于单色oled显示的单路dvi视频信号解码方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863233A (en) * 1988-05-12 1989-09-05 Zenith Electronics Corporation Fiber optic interconnect system
US6005613A (en) * 1996-09-12 1999-12-21 Eastman Kodak Company Multi-mode digital camera with computer interface using data packets combining image and mode data
CN1682648A (zh) * 2004-04-16 2005-10-19 富士能株式会社 电子内窥镜装置
CN1761321A (zh) * 2004-10-14 2006-04-19 安捷伦科技有限公司 用于数字显示器的光纤连接
US20070007991A1 (en) * 2005-06-29 2007-01-11 Altera Corporation I/O circuitry for reducing ground bounce and VCC sag in integrated circuit devices
CN101119460A (zh) * 2006-08-01 2008-02-06 西门子公司 传输单色图像信息的装置和适配器***
CN100370513C (zh) * 2003-03-05 2008-02-20 佳能株式会社 色信号修正装置、色信号修正方法及图像显示装置
CN102005201A (zh) * 2010-12-07 2011-04-06 深圳市巨潮科技有限公司 支持彩色与单色显示的显示方法、显示电路及显示装置
CN102857725A (zh) * 2012-09-20 2013-01-02 深圳市彤兴电子有限公司 智能显示***、智能显示器及传送信号的方法
US20140320463A1 (en) * 2013-04-26 2014-10-30 Mitsubishi Electric Corporation Data transmission apparatus and data transmission method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4863233A (en) * 1988-05-12 1989-09-05 Zenith Electronics Corporation Fiber optic interconnect system
US6005613A (en) * 1996-09-12 1999-12-21 Eastman Kodak Company Multi-mode digital camera with computer interface using data packets combining image and mode data
CN100370513C (zh) * 2003-03-05 2008-02-20 佳能株式会社 色信号修正装置、色信号修正方法及图像显示装置
CN1682648A (zh) * 2004-04-16 2005-10-19 富士能株式会社 电子内窥镜装置
CN1761321A (zh) * 2004-10-14 2006-04-19 安捷伦科技有限公司 用于数字显示器的光纤连接
US20070007991A1 (en) * 2005-06-29 2007-01-11 Altera Corporation I/O circuitry for reducing ground bounce and VCC sag in integrated circuit devices
CN101119460A (zh) * 2006-08-01 2008-02-06 西门子公司 传输单色图像信息的装置和适配器***
CN102005201A (zh) * 2010-12-07 2011-04-06 深圳市巨潮科技有限公司 支持彩色与单色显示的显示方法、显示电路及显示装置
CN102857725A (zh) * 2012-09-20 2013-01-02 深圳市彤兴电子有限公司 智能显示***、智能显示器及传送信号的方法
US20140320463A1 (en) * 2013-04-26 2014-10-30 Mitsubishi Electric Corporation Data transmission apparatus and data transmission method

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
张君昌等: "基于FPGA和DVI视频接收器设计", 《微型机与应用》 *
朱礼年等: "一款1.8寸超高亮度微显示器电路设计", 《山东工业技术》 *
汪溢等: "基于FPGA的DVI视频接收器设计", 《航空电子技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108574848A (zh) * 2018-02-11 2018-09-25 中国电子科技集团公司第五十五研究所 一种基于单色oled显示的单路dvi视频信号解码方法

Also Published As

Publication number Publication date
CN105847824B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US10163182B2 (en) Command input method and display system
CN104754380B (zh) 无线显示接收装置
CN101819755B (zh) 具备显示多路视频信号功能的监视器拼接墙及其实现方法
WO2015190246A1 (ja) 送信装置、送信方法、受信装置および受信方法
TW200705315A (en) Systems and methods for implementing low cost gamut mapping algorithm
US8279747B2 (en) Information processing apparatus and signal transmission method
DE112008001547T5 (de) Digitale Bilddaten übertragendes digitales Bildübertragungssystem
CN110381278A (zh) 用于色彩空间4:4:4传输的方法及设备
KR20070024296A (ko) 디지털 멀티미디어 인터페이스를 가지는 디지털 멀티미디어데이터 송수신장치
CN107547904A (zh) 一种基于FPGA的视频压缩中YUV数据8x8block转换方法及装置
CN101854558B (zh) 一种led显示屏视频信号处理中对色域进行修正的方法
CN105847824A (zh) 消除单路数字视频信号解码干扰的方法
CN101212583B (zh) 一种数模一体电视终端中的解码电路
CN1731678B (zh) 信号电位转换电路
CN105282528A (zh) 数字微镜器件控制设备和投影显示***
CN109493832A (zh) 支持dsc压缩的vr显示装置及其控制方法
KR101136727B1 (ko) 디스플레이-포트 광 커넥터
CN202513993U (zh) 单根光纤hdmi信号传输模块
CN203588650U (zh) 一种显示模块灰度扩展电路
CN106251801A (zh) 一种rgb可调节彩色发光装置驱动***及方法
CN104581096B (zh) 一种复用视频传输***
CN203368511U (zh) 基于光交换矩阵切换器的电力运营监测中心的音视频***
CN107395821B (zh) 一种基于fpga的手机oled屏互用装置与方法
CN111010594B (zh) 一种显示设备视频信号转换方法及转换装置
CN1734940A (zh) 信号电位转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant