CN105843766B - 用于配置串行装置的方法及设备 - Google Patents

用于配置串行装置的方法及设备 Download PDF

Info

Publication number
CN105843766B
CN105843766B CN201610069052.3A CN201610069052A CN105843766B CN 105843766 B CN105843766 B CN 105843766B CN 201610069052 A CN201610069052 A CN 201610069052A CN 105843766 B CN105843766 B CN 105843766B
Authority
CN
China
Prior art keywords
configuration
request
configuration data
memory
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610069052.3A
Other languages
English (en)
Other versions
CN105843766A (zh
Inventor
D·哈尔费尔特
R·V·德·卡罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN105843766A publication Critical patent/CN105843766A/zh
Application granted granted Critical
Publication of CN105843766B publication Critical patent/CN105843766B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G06F11/327—Alarm or error message display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Information Transfer Systems (AREA)
  • Storage Device Security (AREA)

Abstract

本申请案涉及用于配置串行装置的方法及设备。揭示用于配置串行装置的***、方法、电路、装置及计算机可读媒体。在一些实施方案中，一种装置包括：输入，其用于从串行总线接收第一及第二请求；解码器，其耦合到所述输入且经配置以确定所述第一及第二请求中的任一者是否为配置模式请求；控制器，其耦合到所述解码器且经配置以：响应于所述第一请求是配置模式请求的确定，利用从所述串行总线获得的配置数据编程配置块且根据所述配置数据变更装置行为；及响应于所述第二请求并非是配置模式请求的确定，根据所述第二请求对所述装置执行一或多个动作。

Description

用于配置串行装置的方法及设备
技术领域
本发明一般来说涉及配置串行装置。
背景技术
集成电路间(I2C)总线是通常用于将低速***设备(例如，串行存储器装置)附接到计算机主板及嵌入式***的多主、多从、单端、串行计算机总线。I2C协议不提供用于改变***装置的内部行为的机制，从而导致不同版本的串行装置经制造以用于不同应用。
发明内容
本发明揭示用于配置串行装置的***、方法、电路、装置及计算机可读媒体。
在一些实施方案中，一种装置包括：输入，其用于从串行总线接收第一及第二请求；解码器，其耦合到所述输入且经配置以确定所述第一及第二请求中的任一者是否为配置模式请求；控制器，其耦合到所述解码器且经配置以：响应于所述第一请求是配置模式请求的确定，利用从所述串行总线获得的配置数据编程配置块且根据所述配置数据变更装置行为；及响应于所述第二请求并非是配置模式请求的确定，根据所述第二请求对所述装置执行一或多个动作。
在一些实施方案中，一种方法包括：由所述装置从串行总线接收第一及第二请求；由解码器电路确定所述第一及第二请求中的任一者是否为配置模式请求；响应于所述第一请求是配置模式请求的确定：由所述装置的控制器利用从所述串行总线获得的配置数据编程配置块，且由所述装置的所述控制器根据所述配置数据变更装置行为；及响应于所述第二请求并非是配置模式请求的确定：由所述装置的控制器根据所述第二请求执行一或多个动作。
在一些实施方案中，一种在其上存储有指令的非暂时性计算机可读存储媒体，所述指令在由装置的一或多个处理器执行时致使所述装置的所述一或多个处理器执行包括以下各项的操作：由所述装置从串行总线接收第一及第二请求；由解码器电路确定所述第一及第二请求中的任一者是否为配置模式请求；响应于所述第一请求是配置模式请求的确定：由所述装置的控制器利用从所述串行总线获得的配置数据编程配置块，且由所述装置的所述控制器根据所述配置数据变更装置行为；及响应于所述第二请求并非是配置模式请求的确定：由所述装置的控制器根据所述第二请求执行一或多个动作。
附图说明
图1是具有配置模式的串行存储器装置的概念性框图。
图2A及2B图解说明用于写入串行存储器装置的实例性写入传输序列。
图2C及2D图解说明用于读取串行存储器装置的实例性读取传输序列。
图3是配置串行存储器装置的实例性过程的流程图。
具体实施方式
以下说明是实例性串行装置，其包含用于改变串行装置的内部行为的配置模式。在此实例中，串行装置是由主装置使用I2C协议经由串行总线存取的电可擦除及可编程只读存储器(EEPROM)装置。所揭示实施方案可适于其中需要改变串行装置的内部行为的任何串行装置或串行协议。
实例性串行装置架构
图1是具有配置模式的串行存储器装置100的概念性框图。在一些实施方案中，串行存储器装置100可包含存储器阵列101、起始/停止检测器102、写入保护控制103、上电复位(POR)产生器104、存储器***控制模块(MSCM)105、高电压产生电路106、输入/输出控制模块107、地址寄存器与计数器108、硬件地址比较器109及传感器113。
存储器阵列101由EEPROM的位构成。使用列解码器114及行解码器115将数据写入到存储器阵列101中且从存储器阵列101读取数据。EEPROM是非易失性存储装置，意指在移除电源之后数据被保留。可将存储器阵列101划分成若干个存储器区，如下文详细描述。
起始/停止检测器102监视数据线(SDA)及时钟线(SCL)的状态以寻找起始及停止信号。SDA及SCL构成串行总线。在I2C协议中将起始及停止定义为在SCL为高时的SDA 线的改变。
写入保护控制103监视写入保护输入(WP引脚)的状态且将所述状态转送到MSCM105。MSCM 105使用WP输入来决定是应允许还是中止对存储器阵列101的给定写入操作。
POR产生器104是防止串行存储器装置100加电到错误状态中的电路。POR产生器104用以将串行存储器装置100中的各种电路设定到安全默认条件。POR产生器104监视电源电压VCC的状态。POR产生器104经设计而以安全地使串行存储器装置100的其它电路正确地起作用的VCC电平来使串行存储器装置100进入及退出复位状态。
MSCM 105利用状态机(未展示)控制串行存储器装置100的功能。MSCM 105从串行存储器装置100中的其它电路接收输入以确定串行存储器装置100应如何对各种事件作出反应或不作反应。
高电压产生电路106将VCC电平输入倍增到将由围绕存储器阵列101的解码电路(行解码器、列解码器)利用的较高电平。写入及擦除存储器阵列101需要高于由VCC供应的电压的电压。
输入/输出控制模块107接收正从SDA线传入到串行存储器装置100的当前位及串行存储器装置100正移位输出于SDA线上的当前位。将传出数据从数据寄存器110移位到SDA线。将传入数据从SDA线锁存且发送到数据寄存器110。
地址寄存器与计数器108包括寄存器，其维持经存取的当前存储器地址且指向下一存储器地址(N+1)以用于后续存储器存取操作。
硬件地址比较器109监视硬件地址引脚(A0、A1及A2)的状态。将这些状态发送到MSCM 105，MSCM 105将这些值与在装置100的初始存取期间于SDA总线上锁存的值进行比较以确定串行总线上的协议是否打算用于装置100。
根据I2C协议，主装置(未展示)可将存储器存取命令(读取或写入请求)发送到串行存储器装置100以写入或读取存储器阵列101。针对写入请求，且在起始信号之后，主装置在串行总线上以方向位清除(写入)发送存储器装置100的地址，后续接着两字节存储器地址。主装置接着将数据字节发送到串行存储器装置100以在两字节存储器地址处起始而被写入于存储器阵列101中，后续接着停止信号。当写入多个字节时，所述字节在同一n字节页(例如，32字节页)中。在串行存储器装置100正将那些字节保存到存储器阵列101时，串行存储器装置100不对来自所述主装置或其它主装置的其它I2C请求作出响应。
针对读取请求，且在起始信号之后，主装置以方向位清除(写入)写入存储器装置100 的地址且接着写入两个字节的存储器数据地址。主装置接着以方向位设定(读取)发送重复起始信号及存储器装置100的地址。串行存储器装置100将接着以在经指定存储器地址处开始的数据字节作出响应。主装置在除最后字节之外的每一读取字节之后发布 ACK，且接着发布停止信号。串行存储器装置100在所传送的每一数据字节之后递增地址。多字节读取可使用一个经组合消息检索存储器阵列101的整个内容。
配置模式
在一些实施方案中，串行存储器装置100经配置以在串行存储器装置100上实施配置模式，所述配置模式允许特定装置行为由写入请求变更而无需外部高电压(例如， 10V+)。可在配置模式中变更的装置行为的一些实例包含(但不限于)：存储器阵列保护、锁定当前配置、停用硬件地址引脚、停用配置模式、欠电压锁定(UVLO)控制及装置状态报告。在一些实施方案中，配置模式由可在写入请求期间使用选定串行协议(例如，I2C) 编程的位于存储器阵列101的一部分中的配置块112实施，如参考图2A及2B所描述。在一些实施方案中，配置块112可取决于由装置执行的应用而包含一或多个配置寄存器。在一些实施方案中，一或多个配置寄存器为n位(例如，16位)非易失性读取/写入寄存器。
可针对旧有保护模式或增强型保护模式而设定存储器阵列保护功能。在旧有保护模式中，可对全存储器阵列进行写入保护。在增强型保护模式中，将存储器阵列划分成存储器区，其中每一存储器区具有可经设定以针对所述存储器区而对写入保护(WP)引脚断言作出响应或经设定以针对所述存储器区而为永久性只读(不响应于WP引脚断言)的对应寄存器。锁定当前配置功能可经设定以停用到配置块的新写入。停用硬件地址引脚功能可经设定使得串行存储器装置100对串行总线上的所有可能硬件地址位置作出响应。停用配置模式功能可经设定以通过停用对总线上的将使串行存储器装置100进入配置模式的写入请求的响应而永久性停用串行存储器装置100上的配置模式。
UVLO控制功能可通过将具有电源电压检测阈值的一或多个寄存器加载于配置块112中而实施，如果电源电压不满足所述电源电压检测阈值，那么将依据阈值如何设定而从事或不从事各种装置功能(例如，锁定存储器阵列101上的读取或写入请求)。在一些实施方案中，传感器113(例如，电压比较器)耦合于电压供应Vcc与MSCM 105之间。如果电源电压Vcc下降到低于电源电压检测阈值(例如，存储于配置块112中且通过 MSCM 105提供到传感器113的用户可编程值)，那么将串行存储器装置100置于UVLO 控制模式中。在一些实施方案中，可将传感器113包含于POR产生器104中。阈值的灵敏度电平(例如，可编程电平的数目)可通过设计而变化以满足各种应用需要。
装置状态报告功能可使用配置块112的一或多个寄存器来报告各种装置状态。装置状态的一些实例包含(但不限于)报告串行存储器装置100何时为忙碌的(例如，忙碌的读取或写入)、就绪的或相反不能够采取动作的。在一些实施方案中，可报告错误校正引擎状态，例如报告最后实行的读取或写入操作是否调用串行存储器装置100的错误校正机制或是否读取单调计数器(其追踪串行存储器装置100的寿命内的错误校正事件的数目) 的状态。实施以上功能所需的寄存器(例如，配置块112中的8位寄存器)的数目取决于所实施功能的数目。举例来说，可利用单个专用8位寄存器来实施UVLO控制功能。另外，存储器阵列101的大小或存储器区的大小可规定区保护寄存器的适当数目，如下文参考图2A及2B所描述。
配置模式中的实例性读取/写入传输序列
图2A及2B图解说明在串行存储器装置100中实施配置模式的串行总线协议的实例性写入传输序列。在所展示的实例中，串行总线协议是I2C。实例性操作可取决于应用而适于其它串行总线协议。
在一些实施方案中，通过使用不同于用以存取存储器阵列101的地址字节的装置地址字节而完成存取配置块112中的寄存器。可使用任何装置地址十六进制值，尽管期望选择不与串行总线上的其它装置地址冲突的一个装置地址十六进制值。为最大灵活性起见，可在固件中修改装置地址的四个最高有效位(MSB)。为减小冲突的可能性，针对串行存储器装置(例如，EEPROM装置)，装置地址6h可为默认值，这是因为其它串行存储器装置已将此值用于其它目的。固件中的修改允许串行存储器装置在必要时由(举例来说)制造商修改以避免***冲突(如果其将在应用中出现的话)。
在已由主装置在串行总线上发送装置地址字节之后，后续实例性协议可遵循格式< 装置地址+寄存器地址+寄存器数据(读取/写入)>或格式<装置地址+寄存器数据(读取/写入)>。对一个格式优于另一格式的选择可取决于配置块112中的由应用使用的配置寄存器的数目。在其中仅存在用于配置块112的一个或两个寄存器的实例性实施方案中，可使用<装置地址+寄存器数据(读取/写入)>格式，其中整个配置寄存器内容可用以在每一总线事务中读取或写入。如果配置寄存器的数目多于几个(例如，多于两个)，那么可使用<装置地址+寄存器地址+寄存器数据(读取/写入)>来最小化总线事务的大小且允许对所要寄存器内容的快速存取。
参考图2A-2D，在一些实施方案中，配置块112可以n字节(例如，4字节)传输序列存取，所述n字节传输序列使用上文所描述的两个实例性协议格式中的一者利用一或多个写入请求来编程配置块112中的一或多个寄存器。可通过首先利用“虚拟”写入序列设定指向地址寄存器的地址指针来完成对配置块112中的一或多个寄存器的读取。图 2A图解说明使用实例性协议格式<装置地址+寄存器数据(写入)>的写入传输序列，图2B 图解说明使用实例性协议格式<装置地址+寄存器地址+寄存器数据(写入)>的写入传输序列，图2C图解说明使用实例性协议格式<装置地址+寄存器数据(读取)>的读取传输序列，且图2D图解说明使用实例性协议格式<装置地址+寄存器地址+寄存器数据(读取)> 的读取传输序列。
写入传输序列以装置地址字节由主装置移位到SDA线上起始，跟随着由主装置产生的在串行总线上的起始信号。装置地址字节以位<0110>(6h)开始，后续接着匹配串行存储器装置100的A2、A1、A0引脚的状态值的三个硬件地址位<A2A1A0>，如图1中所展示。最低有效位(LSB)是指示读取或写入请求的方向位。每SCL脉冲一个位地在SDA 线上串行地发送传输序列中的每一位。针对其中硬件地址引脚中的一些硬件地址引脚不存在的装置，硬件地址位在传输序列中变为逻辑“0”。逻辑“0”用于对配置块112进行读取及写入两者的方向。在读取的情形中，逻辑“0”可用作“虚拟”写入传输序列的部分以设定地址寄存器与计数器108中的地址指针。
写入传输序列中的接下来的n个字节由所实施协议格式确定。如果存在进行寻址的大量配置寄存器，那么可期望实施参考图2B及2D所描述的实例性协议。在此情形中，在发送装置地址字节之后，传输序列中的接下来的n个字节是n个配置寄存器地址字节。最终，最后字节是待读取出的数据字字节或待写入的数据字字节。数据字字节包含配置数据且可如(举例来说)表I中所描述而定义。
如果存在将寻址的少量配置寄存器(例如，少于3个配置寄存器)，那么可期望实施参考图2A及2C所描述的实例性协议。在此情形中，在发送装置地址字节之后，传输序列中的接下来的n个字节是经读取出的数据字字节或待写入的数据字字节。在读取的情形中，可在针对每一读取事件更新寄存器的状态的情况下连续读取所述寄存器。
在以下表I中展示配置数据的实例。
表I–实例性配置数据
Figure BDA0000919664820000061
Figure BDA0000919664820000071
在此实例性配置中，在地址0004h处开始的数据对应于存储器阵列101逻辑分段成的16Kb存储器区。可以基于1的计数来列举存储器区。举例来说，在实施表I的全部内容的情况下，64Kb装置将具有4个存储器区且那些存储器区的行为将取决于地址 0004h、0005h、0006h及0007h中的值。以下表II描绘以每一密度的存储器区的数目。
表II-以每一密度(基于64Kb/区)的存储器区的实例性数目
64Kb 128Kb 256Kb 512Kb 1Mb 2Mb 4Mb 8Mb
4个区 8个区 16个区 32个区 64个区 128个区 256个区 512个区
在表I中的实例性配置中，区保护寄存器具有4个可能值：00h、F0h、0Fh及FFh。区保护寄存器可经编程以修改对应存储器区的行为。一或多个保护区寄存器可专用于控制对其对应区的WP引脚影响或报告是否将对应存储器区设定为只读。为减小区保护寄存器的量，一或多个区保护寄存器可在相同字节中报告WP输入及只读控制值两者。在一些实施方案中，区保护寄存器的上半字节可控制对应存储器区的硬件保护行为。区保护寄存器的下半字节可控制是否已将对应存储器区设定为只读。以下表III定义在其中 WP输入影响及只读状态含纳于相同字节中的实施方案中的每一区保护寄存器的行为。
表III–实例性区保护寄存器配置
Figure BDA0000919664820000081
实例性配置模式过程
图3是配置串行装置的实例性过程300的流程图。在一些实施方案中，过程300可通过从串行总线接收请求(302)而开始。串行装置可为(举例来说)串行存储器装置且总线可为I2C总线。请求可包含由主装置在串行总线上发送的n字节(例如，4字节)传输序列。配置块可实施于存储器阵列中且包含一或多个配置读取/写入寄存器。
过程300可通过确定所述请求是对读取或写入配置块的请求(304)而继续。举例来说，由主装置发送的传输序列可包含装置地址字节，所述装置地址字节包含可由串行装置用以识别对配置块的读取或写入的一组位。
过程300可通过利用配置数据编程配置块(306)而继续。举例来说，装置地址字节可后续接着配置块中的配置寄存器的两字节存储器地址字节。存储器地址字节可后续接着包含配置数据的数据字节。
过程300可通过根据配置数据变更装置行为(308)而继续。举例来说，控制器(状态机)可从配置块读取配置数据且根据所属配置数据执行变更串行装置的行为的动作。可在配置模式中变更的装置行为的一些实例包含(但不限于)：存储器阵列保护、锁定当前配置、停用硬件地址引脚、停用配置模式、UVLO及报告装置状态(例如，在进行中的写入或错误校正)。
尽管此文件含有许多特定实施方案细节，但这些细节不应解释为对可主张的内容的范围的限制而是应解释为可为特定实施例特有的特征的描述。在单独实施例的上下文中于本说明书中描述的特定特征还可以组合方式实施于单个实施例中。相反地，在单个实施例的上下文中描述的各种特征也可单独地或以任何适合子组合方式实施于多个实施例中。此外，虽然上文可将特征描述为以特定组合方式起作用且甚至最初如此主张，但来自所主张组合的一或多个特征在一些情形中可从所述组合去除，且所述所主张组合可针对子组合或子组合的变化形式。

Claims (23)

1.一种装置，其包括：
输入，其用于从串行总线接收第一及第二请求；
解码器，其耦合到所述输入且经配置以确定所述第一及第二请求中的任一者是否为配置模式请求；
控制器，其耦合到所述解码器且经配置以：
响应于所述第一请求是配置模式请求的确定，利用从所述串行总线获得的配置数据编程配置块且根据所述配置数据变更装置行为；及
响应于所述第二请求并非是配置模式请求的确定，根据所述第二请求对所述装置执行一或多个动作。
2.根据权利要求1所述的装置，其进一步包括：
存储器阵列，其包含所述配置块，且其中如果所述请求并非是配置请求，那么所述控制器根据所述请求对所述存储器阵列执行一或多个存储器操作。
3.根据权利要求2所述的装置，其中所述配置块进一步包括：
基本配置寄存器，其用于存储用于配置所述装置的第一配置数据；及一或多个额外寄存器，其对应于所述存储器阵列的一或多个存储器区，其中所述一或多个额外寄存器存储指定所述对应的一或多个存储器区的写入保护方案的第二配置数据。
4.根据权利要求2所述的装置，其进一步包括：
传感器，其耦合到电源电压及所述控制器，所述传感器经配置以基于所述配置块中的配置数据而感测所述装置的欠电压条件。
5.根据权利要求2所述的装置，其进一步包括：
写入保护控制模块，其耦合到所述控制器，所述写入保护控制模块经配置以根据所述配置块中的配置数据断言对所述存储器阵列的写入保护。
6.根据权利要求2所述的装置，其中所述配置块经配置以经由所述串行总线将装置状态报告给另一装置。
7.根据权利要求6所述的装置，其中所述装置状态指示以下各项中的至少一者的状态：对所述存储器阵列的存储器存取操作、错误校正操作及利用单调计数器对错误校正寿命事件的计数。
8.根据权利要求1所述的装置，其中所述串行总线符合集成电路间I2C总线协议。
9.一种配置装置的方法，其包括：
由所述装置从串行总线接收第一及第二请求；
由解码器电路确定所述第一及第二请求中的任一者是否为配置模式请求；
响应于所述第一请求是配置模式请求的确定：
由所述装置的控制器利用从所述串行总线获得的配置数据编程配置块，且由所述装置的所述控制器根据所述配置数据变更装置行为；及
响应于所述第二请求并非是配置模式请求的确定：
由所述装置的控制器根据所述第二请求执行一或多个动作。
10.根据权利要求9所述的方法，其进一步包括：
由所述装置的所述控制器根据所述请求对所述装置的存储器阵列执行一或多个存储器操作。
11.根据权利要求10所述的方法，其进一步包括：
将第一配置数据存储于所述存储器阵列的所述配置块的基本寄存器中以用于配置所述装置，且将第二配置数据存储于所述装置的对应于所述存储器阵列的一或多个存储器区的一或多个额外寄存器中，所述第二配置数据指定用于所述一或多个存储器区的写入保护方案。
12.根据权利要求10所述的方法，其进一步包括：
由所述装置的传感器确定所述装置的欠电压条件；及
由所述装置的所述控制器使用所述配置块中的配置数据对所述装置实施欠电压锁定。
13.根据权利要求9所述的方法，其中所述配置块经配置以经由所述串行总线将装置状态报告给另一装置。
14.根据权利要求13所述的方法，其中所述装置状态指示以下各项中的至少一者的状态：存储器存取操作、错误校正操作及对错误校正寿命事件的计数。
15.根据权利要求10所述的方法，其进一步包括：
由所述装置的写入保护控制模块根据所述配置块中的配置数据断言对所述存储器阵列的写入保护。
16.根据权利要求9所述的方法，其中所述串行总线符合集成电路间I2C总线协议。
17.一种在其上存储有指令的非暂时性计算机可读存储媒体，所述指令在由装置的一或多个处理器执行时致使所述装置的所述一或多个处理器执行包括以下各项的操作：
由所述装置从串行总线接收第一及第二请求；
由解码器电路确定所述第一及第二请求中的任一者是否为配置模式请求；
响应于所述第一请求是配置模式请求的确定：
由所述装置的控制器利用从所述串行总线获得的配置数据编程配置块，且由所述装置的所述控制器根据所述配置数据变更装置行为；及
响应于所述第二请求并非是配置模式请求的确定：
由所述装置的控制器根据所述第二请求执行一或多个动作。
18.根据权利要求17所述的非暂时性计算机可读存储媒体，所述操作进一步包括：
由所述装置的所述控制器根据所述请求对所述装置的存储器阵列执行一或多个存储器操作。
19.根据权利要求18所述的非暂时性计算机可读存储媒体，所述操作进一步包括：
将第一配置数据存储于所述存储器阵列的所述配置块的基本寄存器中以用于配置所述装置，且将第二配置数据存储于所述装置的对应于所述存储器阵列的一或多个存储器区的一或多个额外寄存器中，所述第二配置数据指定用于所述一或多个存储器区的写入保护方案。
20.根据权利要求18所述的非暂时性计算机可读存储媒体，其进一步包括：
由所述装置的传感器确定所述装置的欠电压条件；及
由所述装置的所述一或多个处理器使用所述配置块中的配置数据对所述装置实施欠电压锁定。
21.根据权利要求17所述的非暂时性计算机可读存储媒体，其中所述配置块经配置以经由所述串行总线将装置状态信息报告给另一装置。
22.根据权利要求21所述的非暂时性计算机可读存储媒体，其中所述装置状态指示存储器存取操作或错误校正操作的状态。
23.根据权利要求18所述的非暂时性计算机可读存储媒体，其进一步包括：
由所述装置的写入保护控制模块根据所述配置块中的配置数据断言对所述存储器阵列的写入保护。
CN201610069052.3A 2015-02-02 2016-02-01 用于配置串行装置的方法及设备 Active CN105843766B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/612,042 2015-02-02
US14/612,042 US9846672B2 (en) 2015-02-02 2015-02-02 Serial device with configuration mode for changing device behavior

Publications (2)

Publication Number Publication Date
CN105843766A CN105843766A (zh) 2016-08-10
CN105843766B true CN105843766B (zh) 2020-10-27

Family

ID=56410511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610069052.3A Active CN105843766B (zh) 2015-02-02 2016-02-01 用于配置串行装置的方法及设备

Country Status (5)

Country Link
US (2) US9846672B2 (zh)
JP (1) JP2016143422A (zh)
CN (1) CN105843766B (zh)
DE (1) DE102016201340B4 (zh)
TW (1) TW201643737A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9846672B2 (en) * 2015-02-02 2017-12-19 Atmel Corporation Serial device with configuration mode for changing device behavior
US10659054B2 (en) * 2018-02-23 2020-05-19 Nxp B.V. Trusted monotonic counter using internal and external non-volatile memory
CN110865959B (zh) * 2018-08-27 2021-10-15 武汉杰开科技有限公司 一种用于唤醒i2c设备的方法及电路
WO2022032251A1 (en) 2020-08-04 2022-02-10 Microchip Technology Incorporated Programmable voltage lockout protection, and related systems, methods and devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939408A1 (en) * 1998-02-26 1999-09-01 STMicroelectronics S.r.l. Operating voltage selection circuit for non-volatile semiconductor memories
EP2804110A2 (en) * 2013-05-13 2014-11-19 LSIS Co., Ltd. Apparatus for setting network of decentralized Profibus peripheral devices
CN104246733A (zh) * 2012-03-13 2014-12-24 高通股份有限公司 用于通用串行总线设备的数据重定向

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6349345B1 (en) 1999-01-29 2002-02-19 Hewlett-Packard Company Autoconfigurable device that provisionally configures itself as the primary or secondary peripheral device depending on if another peripheral device is present
US6606670B1 (en) * 2000-08-16 2003-08-12 Microchip Technology Incorporated Circuit serial programming of default configuration
US6745270B1 (en) * 2001-01-31 2004-06-01 International Business Machines Corporation Dynamically allocating I2C addresses using self bus switching device
US6799233B1 (en) * 2001-06-29 2004-09-28 Koninklijke Philips Electronics N.V. Generalized I2C slave transmitter/receiver state machine
US7043569B1 (en) 2001-09-07 2006-05-09 Chou Norman C Method and system for configuring an interconnect device
US7085863B2 (en) * 2003-10-30 2006-08-01 International Business Machines Corporation I2C device including bus switches and programmable address
TWI305617B (en) * 2003-11-27 2009-01-21 Hon Hai Prec Ind Co Ltd Multi-channel inter integrated circuit and decode circuit therein
US20080270654A1 (en) * 2004-04-29 2008-10-30 Koninklijke Philips Electronics N.V. Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
US7484027B1 (en) * 2004-09-20 2009-01-27 Cypress Semiconductor Corporation Apparatus and method for configurable device pins
CN101213535B (zh) * 2005-04-29 2011-11-30 Nxp股份有限公司 动态i2c从装置地址译码器
JP2008539495A (ja) * 2005-04-29 2008-11-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ サービスに対する要求をラッチするスレーブ装置
US7587539B2 (en) * 2006-04-25 2009-09-08 Texas Instruments Incorporated Methods of inter-integrated circuit addressing and devices for performing the same
US7526584B2 (en) * 2006-09-26 2009-04-28 Evalue Technology Inc. Method for setting up a serial communication port configuration
GB2484524A (en) * 2010-10-14 2012-04-18 Powervation Ltd Pin programming a power supply controller
US8832343B2 (en) * 2012-07-17 2014-09-09 International Business Machines Corporation Double density I2C system
US8909841B2 (en) * 2012-10-04 2014-12-09 Linear Technology Corporation Configurable serial interface
US9720872B2 (en) * 2013-10-10 2017-08-01 Qorvo Us, Inc. Auto-configuration of devices based upon configuration of serial input pins and supply
US9852090B2 (en) * 2013-12-11 2017-12-26 Adesto Technologies Corporation Serial memory device alert of an external host to completion of an internally self-timed operation
US9846672B2 (en) * 2015-02-02 2017-12-19 Atmel Corporation Serial device with configuration mode for changing device behavior

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939408A1 (en) * 1998-02-26 1999-09-01 STMicroelectronics S.r.l. Operating voltage selection circuit for non-volatile semiconductor memories
CN104246733A (zh) * 2012-03-13 2014-12-24 高通股份有限公司 用于通用串行总线设备的数据重定向
EP2804110A2 (en) * 2013-05-13 2014-11-19 LSIS Co., Ltd. Apparatus for setting network of decentralized Profibus peripheral devices

Also Published As

Publication number Publication date
US20180173669A1 (en) 2018-06-21
US20160224505A1 (en) 2016-08-04
DE102016201340A1 (de) 2016-08-04
US10387361B2 (en) 2019-08-20
TW201643737A (zh) 2016-12-16
DE102016201340B4 (de) 2023-09-21
JP2016143422A (ja) 2016-08-08
US9846672B2 (en) 2017-12-19
CN105843766A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
US8316174B2 (en) Microcontroller based flash memory digital controller system
US8812784B2 (en) Command executing method, memory controller and memory storage apparatus
US9176865B2 (en) Data writing method, memory controller, and memory storage device
US8589619B2 (en) Data writing method, memory controller, and memory storage apparatus
CN105843766B (zh) 用于配置串行装置的方法及设备
CN107741913B (zh) 用来管理一记忆装置的方法、记忆装置与控制器
US20150012687A1 (en) Method for managing commands in command queue, memory control circuit unit and memory storage apparatus
US8423838B2 (en) Block management method, memory controller, and memory storage apparatus
US10866736B2 (en) Memory controller and data processing circuit with improved system efficiency
US10776042B2 (en) Methods for garbage collection and apparatuses using the same
US9235501B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
US9971546B2 (en) Methods for scheduling read and write commands and apparatuses using the same
US10191533B2 (en) Method of enabling sleep mode, memory control circuit unit and storage apparatus
US9507710B2 (en) Command execution using existing address information
US20200218468A1 (en) Method and apparatus for controlling different types of storage units
US11487638B2 (en) Computer program product and method and apparatus for controlling access to flash memory card
US9733832B2 (en) Buffer memory accessing method, memory controller and memory storage device
US10254994B2 (en) Methods for migrating data to avoid read disturbance and apparatuses using the same
US20180203813A1 (en) Methods for processing return entities associated with multiple requests in single interrupt service routine thread and apparatuses using the same
CN115732023A (zh) 泄漏检测电路、非易失性存储器装置以及存储器***
US9009389B2 (en) Memory management table processing method, memory controller, and memory storage apparatus
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
US10204699B2 (en) Methods for migrating data to avoid read disturbance and apparatuses using the same
CN115691616A (zh) 基于管芯生成的脉冲信号的状态轮询
CN112148201A (zh) 数据写入方法、装置及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant