CN105842599B - 一种用于稳压二极管的建模方法和模型电路 - Google Patents

一种用于稳压二极管的建模方法和模型电路 Download PDF

Info

Publication number
CN105842599B
CN105842599B CN201510014322.6A CN201510014322A CN105842599B CN 105842599 B CN105842599 B CN 105842599B CN 201510014322 A CN201510014322 A CN 201510014322A CN 105842599 B CN105842599 B CN 105842599B
Authority
CN
China
Prior art keywords
voltage
resistance
current
precircuit
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510014322.6A
Other languages
English (en)
Other versions
CN105842599A (zh
Inventor
甘正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510014322.6A priority Critical patent/CN105842599B/zh
Priority to US14/988,610 priority patent/US10073935B2/en
Publication of CN105842599A publication Critical patent/CN105842599A/zh
Application granted granted Critical
Publication of CN105842599B publication Critical patent/CN105842599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种用于稳压二极管的建模方法和模型电路。所述模型电路包括：正向二极管、反向二极管、第一电阻、第二电阻以及电压源，其中，所述正向二极管与所述第一电阻串联组成的第一支路连接在正极和负极之间；以及所述电压源与所述反向二极管和所述第二电阻串联组成的第二支路连接在所述正极和所述负极之间，并与所述第一支路并联。本发明所提供的用于稳压二极管的模型电路结构简单，易于实现，并且该模型电路可以很好地描述稳压二极管的电流电压特性，大大提高电路仿真的准确性。

Description

一种用于稳压二极管的建模方法和模型电路
技术领域
本发明涉及半导体技术领域，具体而言涉及一种用于稳压二极管的建模方法和模型电路。
背景技术
稳压二极管与普通二极管相比其击穿电压(也叫齐纳电压)更低，比较典型的击穿电压为6V。通过对稳压二极管PN结的重掺杂来降低击穿电压，重掺杂的PN结由于隧穿机制而发生齐纳击穿，在重掺杂PN结内，反偏条件下结两侧的导带与价带离得非常近，以至于电子可以由p区的价带直接隧穿到n区的导带。
稳压二极管是一种直到临界反向击穿电压前都具有很高电阻的半导体器件，在这临界击穿点上，反向电阻降低到一个很少的数值，在这个低阻区中电流增加而电压则保持恒定，稳压二极管是根据击穿电压来分档的，因为这种特性，稳压管主要被作为稳压器或电压基准元件使用。其中，最典型的是稳压二极管在削波器中的应用，两个稳压二极管的负极与负极相连接串联来实现削平信号电压波幅，如图1A和1B所示。削波器不仅应用于对信号的整形，也可用于过压保护，如强的输出信号或干扰有可能损坏某个部件时，可在这个部件前接入削波器。
为了预测稳压二极管在其所处的环境中的性能和可靠性，需要对稳压二极管进行仿真。现有的用于常规二极管的SPICE模型不能很好地描述稳压二极管的反向偏置下的电流电压。
因此，有必要提出一种新的模型电路和建模方法，以解决现有技术的不足。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供一种用于稳压二极管的模型电路，所述模型电路包括正向二极管、反向二极管、第一电阻、第二电阻以及电压源，其中，
所述正向二极管与所述第一电阻串联组成的第一支路连接在正极和负极之间；以及
所述电压源与所述反向二极管和所述第二电阻串联组成的第二支路连接在所述正极和所述负极之间，并与所述第一支路并联。
进一步，所述电压源为依赖于电压的电压源。
进一步，所述依赖于电压的电压源通过一个电流源和一个电阻的并联电路来实现。
进一步，所述依赖于电压的电压源中的电压用等式表示为：
VDVS＝Ibv*Rbv
其中，VDVS为电压源的电压，代表击穿电压；Ibv为所述电流源的电流；Rbv为所述电阻的电阻值。
进一步，所述电阻选用对温度有依赖性的电阻，涵盖击穿电压对温度的依赖。
进一步，所述第一支路用于正向偏置电流和未击穿前的反向偏置电流的建模。
进一步，参数隧穿发射系数、隧穿饱和电流和隧穿电流温度系数适用于所述未击穿前的反向偏置电流的建模。
进一步，所述第二支路用于击穿后反向偏置电流的建模。
进一步，所述电路还包括开关，所述开关用于控制所述电压源所在的第二支路的通断。
本发明另外还提供一种用于稳压二极管的建模方法，所述建模方法包括：
步骤一、建立所述稳压二极管的等效模型电路，其中所述等效电路模型包括正向二极管、反向二极管、第一电阻、第二电阻以及电压源，其中，
所述正向二极管与所述第一电阻串联组成的第一支路连接在正极和负极之间；以及
所述电压源与所述反向二极管和所述第二电阻串联组成的第二支路连接在所述正极和所述负极之间，并与所述第一支路并联；
步骤二、利用步骤一建立的稳压二极管的等效模型电路，对稳压二极管进行建模，其中，
所述第一支路用于正向偏置电流和未击穿前的反向偏置电流的建模；
所述第二支路用于击穿后反向偏置电流的建模。
进一步，所述电压源为依赖于电压的电压源。
进一步，所述依赖于电压的电压源通过一个电流源和一个电阻的并联电路来实现。
进一步，所述依赖于电压的电压源中的电压用等式表示为：
VDVS＝Ibv*Rbv
其中，VDVS为电压源的电压，代表击穿电压；Ibv为所述电流源的电流；Rbv为所述电阻的电阻值。
进一步，所述电阻选用对温度有依赖性的电阻，涵盖击穿电压对温度的依赖。
进一步，参数隧穿发射系数、隧穿饱和电流和隧穿电流温度系数适用于未击穿前的反向偏置电流的建模。
综上所述，本发明所提供的用于稳压二极管的模型电路结构简单，易于实现，并且该模型电路可以很好地描述稳压二极管的电流电压特性，大大提高电路仿真的准确性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出了现有的一种削波器的等效电路图；
图1B示出了根据图1A中的等效电路图所获得的波形的输入/输出示意图；
图2A示出了常规的P阱/N+STI二极管的示意图；
图2B示出了用于图2A中的P阱/N+STI二极管的SPICE仿真中的模型电路图；
图2C示出了使用图2B的等效电路对稳压二极管进行仿真所获得的仿真IV曲线与测试IV曲线的对比示意图；
图3示出了根据本发明实施例的用于稳压二极管的模型电路；以及
图4示出了使用图3的模型电路对稳压二极管进行仿真得到的仿真IV与测试IV的对比示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
SPICE(Simulation program with integrated circuit emphasis)是最为普遍的电路级仿真模拟程序。现在SPICE模型仿真已经广泛应用于电子设计中，可对电路进行非线性直流分析、非线性瞬态分析和线***流分析。为了进行电路模拟仿真，必须先建立元器件的模型。二极管作为半导体集成电路中一种重要的半导体器件，在集成电路工艺领域中被广泛的应用。因此，对诸如二极管的元件器建立SPICE模型具有重要意义。
图2A示出了常规P阱/N+STI二极管的示意图。根据图2A的P阱/N+STI二极管的结构，可以建立如图2B所示的模型电路。该模型电路包括串联连接在正极和负极之间的二极管和电阻rs。其中，通过二极管的电流可以用等式id＝IS·[exp((vd-id·rs/(N·vt))-1]来表示，其中，二极管两端的电压为vd＝V正极-V负极，IS为理想饱和电流，N为理想因子，vt为热电压(thermal voltage)，其值为26毫伏。
如果采用图2B所示的模型电路对稳压二极管进行仿真，发现其无法对反向偏置下的稳压二极管的IV(电流电压)关系进行很好地描述。
图2C示出了使用图2B的模型电路对稳压二极管进行建模得到的仿真IV与测试IV的比较示意图。不同曲线表示不同电压偏置条件下的电流情况，其中点线代表实测数据，实线代表模型仿真得到的电流电压曲线，其中X轴为二极管两端扫描电压，Y轴为测试电流，刻度为Log(A)。图中将曲线划分为四部分，a为正向偏置下模型拟合部分，b为反向偏置击穿之前模型拟合部分，c为反向偏置发生击穿时模型拟合部分，d为反向偏置下击穿后模型拟合部分。如图3所示，在正向偏置(forward bias)下的IV可以被很好地描述，然而在反向偏置(reverse bias)下仿真中的稳压二极管电流被大大低估(underestimated)了。因此，需要建立适用于稳压二极管的模型电路。
下面，参考图3对本发明提出的稳压二极管的模型电路以及建模方法进行详细描述。
图3示出了根据本发明实施例的用于稳压二极管的模型电路。该模型电路300包括正向二极管301、反向二极管304、第一电阻302、第二电阻303以及电压源305，其中，所述正向二极管301与所述第一电阻302串联组成的第一支路连接在正极和负极之间；所述电压源305与所述反向二极管304和所述第二电阻303串联组成的第二支路连接在所述正极和所述负极之间，并与所述第一支路并联。示例性地，稳压二极管的栅极连接到阱(NW或PW)，正极连接到P+，负极连接到N+。
可选地，正向二极管301和第一电阻302可以与如图2B所示的常规二极管的等效电路模型中的二极管和电阻相同。其中，常规二极管例如为STI二极管。
典型地，所述第一支路用于正向偏置电流和未击穿前的反向偏置电流的建模。其中，SPICE模型中的参数隧穿发射系数(ntun)、隧穿饱和电流(jtun)和隧穿电流温度系数(xtitun)仍然适用于未击穿前的反向偏置电流的建模仿真。
如前面所述，如果采用图2B所示的模型电路对稳压二极管进行建模，在正向偏置下的IV可以被很好地描述，然而在反向偏压下的IV不能被很好地描述。因此，还可以在模型电路300的电压源305所在的支路加入开关(未在图3中示出)，用于控制电压源305所在的支路的通断。当稳压二极管在正向偏压下时可以使开关断开，从而使用只包括正向二极管301和第一电阻302的与常规二极管模型电路类似的模型电路。当稳压二极管在反向偏压下时可以使开关闭合。
具体地，本实施例中，通过增加电压源305、反向二极管304和所述第二电阻303的支路来实现对于反向偏置下IV曲线的仿真。所述电压源305与所述反向二极管304和所述第二电阻303串联组成的第二支路连接在所述正极和所述负极之间，并与所述第一支路并联。所述第二支路可以用于击穿后反向偏置电流的建模。
在一个示例中，所述电压源305为依赖于电压的电压源(voltage-dependent-voltage-source，简称VDVS)。所述依赖于电压的电压源305通过一个电流源306和一个电阻307的并联电路来实现。
所述依赖于电压的电压源305中的电压用等式表示为：
VDVS＝Ibv*Rbv
其中，VDVS为电压源305的电压，代表击穿电压；Ibv为所述电流源306的电流；Rbv为所述电阻307的电阻值。
由于击穿电压对于温度有依赖性，本发明实施例中，所述电阻307选用对温度有依赖性的电阻，涵盖击穿电压对温度的依赖。
另一方面，本发明还提供一种用于栅控二极管的建模方法，包括：
步骤一、建立所述稳压二极管的等效模型电路，其中所述等效电路模型包括正向二极管、反向二极管、第一电阻、第二电阻以及电压源，其中，所述正向二极管与所述第一电阻串联组成的第一支路连接在正极和负极之间；以及
所述电压源与所述反向二极管和所述第二电阻串联组成的第二支路连接在所述正极和所述负极之间，并与所述第一支路并联；
步骤二、利用步骤一建立的稳压二极管的等效模型电路，对稳压二极管进行建模，其中，所述第一支路用于正向偏置电流和未击穿前的反向偏置电流的建模；所述第二支路用于击穿后反向偏置电流的建模。
示例性地，所述电压源为依赖于电压的电压源。所述依赖于电压的电压源通过一个电流源和一个电阻的并联电路来实现。
所述依赖于电压的电压源中的电压用等式表示为：
VDVS＝Ibv*Rbv
其中，VDVS为电压源的电压，代表击穿电压；Ibv为所述电流源的电流；Rbv为所述电阻的电阻值。
由于与电流源并联的电阻选用对温度有依赖性的电阻，因此可以涵盖击穿电压对温度的依赖，也即利用上述公式所获得的VDVS能够更准确的代表击穿电压。
在一个示例中，所述第一支路用于正向偏置电流和未击穿前的反向偏置电流的建模，由于第一支路与常规二极管的模型类似，因此参数隧穿发射系数(ntun)、隧穿饱和电流(jtun)和隧穿电流温度系数(xtitun)仍然适用于未击穿前的反向偏置电流的建模。
采用上述模型电路以及建模方法可以很好地描述稳压二极管的电流电压特性。图4示出了使用图3的模型电路对稳压二极管进行建模得到的仿真IV与测试IV的比较示意图。不同曲线表示不同电压偏置条件下的电流情况，其中点线代表实测数据，实线代表模型仿真后得到的电流电压曲线，X轴为二极管两端扫描电压，Y轴为测试电流，刻度为Log(A)。图中将曲线划分为四部分，a为正向偏置下模型拟合部分，b为反向偏置击穿之前模型拟合部分，c为反向偏置发生击穿时模型拟合部分，d为反向偏置下击穿后模型拟合部分。由图4可以看出，该模型电路下的仿真IV很好地拟合了测试IV。
综上所述，本发明所提供的用于稳压二极管的模型电路结构简单，易于实现，并且该模型电路可以很好地描述稳压二极管的电流电压特性，大大提高电路仿真的准确性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种用于稳压二极管的模型电路，其特征在于，所述模型电路用于描述所述稳压二极管的电流电压特性，包括正向二极管、反向二极管、第一电阻、第二电阻以及电压源，其中，
所述正向二极管与所述第一电阻串联组成的第一支路连接在正极和负极之间；以及
所述电压源与所述反向二极管和所述第二电阻串联组成的第二支路连接在所述正极和所述负极之间，并与所述第一支路并联。
2.如权利要求1所述的模型电路，其特征在于，所述电压源为依赖于电压的电压源。
3.如权利要求2所述的模型电路，其特征在于，所述依赖于电压的电压源通过一个电流源和一个电阻的并联电路来实现。
4.如权利要求3所述的模型电路，其特征在于，所述依赖于电压的电压源中的电压用等式表示为：
VDVS＝Ibv*Rbv
其中，VDVS为电压源的电压，代表击穿电压；Ibv为所述电流源的电流；Rbv为所述电阻的电阻值。
5.如权利要求3所述的模型电路，其特征在于，所述电阻选用对温度有依赖性的电阻，涵盖击穿电压对温度的依赖。
6.如权利要求1所述的模型电路，其特征在于，所述第一支路用于正向偏置电流和未击穿前的反向偏置电流的建模。
7.如权利要求6所述的模型电路，其特征在于，参数隧穿发射系数、隧穿饱和电流和隧穿电流温度系数适用于所述未击穿前的反向偏置电流的建模。
8.如权利要求1所述的模型电路，其特征在于，所述第二支路用于击穿后反向偏置电流的建模。
9.如权利要求1所述的模型电路，其特征在于，所述电路还包括开关，所述开关用于控制所述电压源所在的第二支路的通断。
10.一种用于稳压二极管的建模方法，其特征在于，所述建模方法包括：
步骤一、建立所述稳压二极管的等效模型电路，其中所述等效模型电路包括正向二极管、反向二极管、第一电阻、第二电阻以及电压源，其中，
所述正向二极管与所述第一电阻串联组成的第一支路连接在正极和负极之间；以及
所述电压源与所述反向二极管和所述第二电阻串联组成的第二支路连接在所述正极和所述负极之间，并与所述第一支路并联；
步骤二、利用步骤一建立的稳压二极管的等效模型电路，对稳压二极管进行建模，其中，
所述第一支路用于正向偏置电流和未击穿前的反向偏置电流的建模；
所述第二支路用于击穿后反向偏置电流的建模。
11.如权利要求10所述的建模方法，其特征在于，所述电压源为依赖于电压的电压源。
12.如权利要求10所述的建模方法，其特征在于，所述依赖于电压的电压源通过一个电流源和一个电阻的并联电路来实现。
13.如权利要求12所述的建模方法，其特征在于，所述依赖于电压的电压源中的电压用等式表示为：
VDVS＝Ibv*Rbv
其中，VDVS为电压源的电压，代表击穿电压；Ibv为所述电流源的电流；Rbv为所述电阻的电阻值。
14.如权利要求12所述的建模方法，其特征在于，所述电阻选用对温度有依赖性的电阻，涵盖击穿电压对温度的依赖。
15.如权利要求10所述的建模方法，其特征在于，参数隧穿发射系数、隧穿饱和电流和隧穿电流温度系数适用于未击穿前的反向偏置电流的建模。
CN201510014322.6A 2015-01-12 2015-01-12 一种用于稳压二极管的建模方法和模型电路 Active CN105842599B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510014322.6A CN105842599B (zh) 2015-01-12 2015-01-12 一种用于稳压二极管的建模方法和模型电路
US14/988,610 US10073935B2 (en) 2015-01-12 2016-01-05 Simplified zener diode DC spice model

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510014322.6A CN105842599B (zh) 2015-01-12 2015-01-12 一种用于稳压二极管的建模方法和模型电路

Publications (2)

Publication Number Publication Date
CN105842599A CN105842599A (zh) 2016-08-10
CN105842599B true CN105842599B (zh) 2018-11-16

Family

ID=56367735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510014322.6A Active CN105842599B (zh) 2015-01-12 2015-01-12 一种用于稳压二极管的建模方法和模型电路

Country Status (2)

Country Link
US (1) US10073935B2 (zh)
CN (1) CN105842599B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106709201B (zh) * 2017-01-06 2020-06-02 深圳市国微电子有限公司 一种用于ggnmos的电路级建模方法及模型电路
CN111090938B (zh) * 2019-12-16 2022-05-24 南京华大九天科技有限公司 一种oled子电路模型

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949213A (en) * 1988-11-16 1990-08-14 Fuji Electric Co., Ltd. Drive circuit for use with voltage-drive semiconductor device
CN101201851A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 二极管多种仿真器格式的spice模型建模方法
CN101727506A (zh) * 2008-11-04 2010-06-09 上海华虹Nec电子有限公司 二极管的仿真方法
CN103064994A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 二极管仿真电路模型

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350205B2 (en) * 2009-05-26 2013-01-08 Princeton Lightwave, Inc. Optical receiver comprising breakdown-voltage compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949213A (en) * 1988-11-16 1990-08-14 Fuji Electric Co., Ltd. Drive circuit for use with voltage-drive semiconductor device
CN101201851A (zh) * 2006-12-13 2008-06-18 上海华虹Nec电子有限公司 二极管多种仿真器格式的spice模型建模方法
CN101727506A (zh) * 2008-11-04 2010-06-09 上海华虹Nec电子有限公司 二极管的仿真方法
CN103064994A (zh) * 2011-10-21 2013-04-24 上海华虹Nec电子有限公司 二极管仿真电路模型

Also Published As

Publication number Publication date
US20160203250A1 (en) 2016-07-14
CN105842599A (zh) 2016-08-10
US10073935B2 (en) 2018-09-11

Similar Documents

Publication Publication Date Title
Ma et al. A simple power diode model with forward and reverse recovery
Chen et al. Characterization and modeling of 1.2 kv, 20 A SiC MOSFETs
Xu et al. An electrical transient model of IGBT-diode switching cell for power semiconductor loss estimation in electromagnetic transient simulation
CN105842599B (zh) 一种用于稳压二极管的建模方法和模型电路
CN104020404A (zh) 一种包含内部缺陷的光耦低频噪声等效电路构建方法
Hossain et al. An improved physics-based LTSpice compact electro-thermal model for a SiC power MOSFET with experimental validation
Peng et al. Performance projection and scalable loss model of SiC MOSFETs and SiC Schottky diodes
CN206712450U (zh) 一种绝缘栅双极型晶体管保护电路
Wang et al. An improved SPICE model of SiC BJT incorporating surface recombination effect
CN107861042A (zh) 一种用于宽禁带半导体功率器件的测试方法
CN104331580A (zh) 利用高压场效应晶体管子电路模型描述自热效应的方法
Banu et al. SiC Schottky diode surge current analysis and application design using behavioral SPICE models
Dallago et al. Method based on single variable to evaluate all parameters of solar cells
Kashyap et al. Compact circuit simulation model of silicon carbide static induction and junction field effect transistors
CN116540044A (zh) 一种半导体测试电路及方法
Li et al. Damage effects and mechanism of the silicon NPN monolithic composite transistor induced by high-power microwaves
CN208707612U (zh) 一种负载开关控制电路
JP2009253218A (ja) 回路パラメータ抽出装置および回路パラメータ抽出方法
CN102520753A (zh) 一种肖特基二极管的等效电路
Martins et al. Development of PSpice modeling platform for 10 kV/100 A SiC MOSFET power module
Luo et al. Reliability investigation of 4H-SiC MOSFET based on TCAD simulation
CN105095544A (zh) 肖特基二极管spice模型及其形成方法、应用方法
CN105512353A (zh) 用于栅控二极管的建模方法和模型电路
Fatemizadeh et al. A user-optimized electro-thermal IGBT model for power electronic circuit simulation in the circuit simulator ELDO
Miao et al. Modeling and Simulation of Diode Triggered Silicon Controlled Rectifier Behavior under ESD Stresses

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant