CN105827544A - 一种用于多级clos***的拥塞控制方法及装置 - Google Patents
一种用于多级clos***的拥塞控制方法及装置 Download PDFInfo
- Publication number
- CN105827544A CN105827544A CN201610142705.6A CN201610142705A CN105827544A CN 105827544 A CN105827544 A CN 105827544A CN 201610142705 A CN201610142705 A CN 201610142705A CN 105827544 A CN105827544 A CN 105827544A
- Authority
- CN
- China
- Prior art keywords
- indication
- cell
- congestion control
- congestion
- gci
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000004044 response Effects 0.000 claims abstract description 8
- 238000007493 shaping process Methods 0.000 claims description 47
- 239000000872 buffer Substances 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 13
- 101000986989 Naja kaouthia Acidic phospholipase A2 CM-II Proteins 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
- H04L47/263—Rate modification at the source after receiving feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/20—Traffic policing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/25—Flow control; Congestion control with rate being modified by the source upon detecting a change of network conditions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种用于多级CLOS***的拥塞控制方法及装置,涉及CLOS***的拥塞控制技术领域。该拥塞控制方法包括:确定CLOS***需要进行的拥塞控制类型,若为全局拥塞控制,则根据***产生的GCI指示做出相应响应,通过减少或者停止以太网组播的信元发送业务,控制全局拥塞;若为路由拥塞控制,则根据***产生的RCI指示做出相应响应,通过减少单播流量,控制路由拥塞;若为链路拥塞控制,则根据***产生的LLFC指示,通过减少链路上的有效数据,控制链路拥塞;当判定需要继续进行拥塞控制时,循环执行上述步骤。本发明能使CLOS***的工作效率及性能不会因为拥塞的发生而导致下降,从而维护***整体的调度能力和性能。
Description
技术领域
本发明涉及CLOS(克洛斯交换架构)***的拥塞控制技术领域,具体来讲是一种用于多级CLOS***的拥塞控制方法及装置。
背景技术
基于信元(CELL)的CLOS***具有可扩展和大容量的特点,目前已成为交换芯片的主流。通常来说,CLOS***包括若干个IM(输入模块)、若干个CM(中间模块)和若干个OM(输出模块),他们可组成3级的CLOS结构,并且可以很容易的扩展成5级CLOS结构,常见的5级CLOS结构如图1所示。具体到实际应用中,如图2所示,可采用折叠方式组成5级CLOS***,即IM和OM功能在一块芯片内实现,而CM功能则在另一块芯片中实现。其中,实现CM功能的芯片包括两个独立的CM芯片;CM1和CM3组成一个独立的CM芯片,该CM芯片分成两部分:一部分配置成CM1,一部分配置成CM3;CM2则是另一个独立的CM芯片,这样CM1、CM2和CM3三个部分组成5级CLOS结构中的交换部分。
在CLOS交换架构中,一般情况不会让数据在交换***中丢弃,如果需要丢弃也是在进入到交换***之前丢弃或者在入口丢弃。并且,在CLOS***中会同时存在OTN(OpticalTransportNetwork,光传送网)、以太网单播和以太网组播业务,并且这些业务还存在优先级,OTN优先级最高,其次是以太网单播,最后是以太网组播。
但在实际使用中发现,由于IM的每个输出link都能到达目的OM,所以IM在做负载均衡时一般情况不会考虑目的OM,因此每个link的机会是均等,并且信元进入CM1之后负载均衡的方式和IM基本相同,但随之也会带来问题,信元经过不同CM1和CM2到达CM3,如果信元到达CM3之后目的OM相同,那么就只能从有限的几个link到达目的OM,这样就会存在CM3的出口因为流量小而导致CM3拥塞了。如果这种拥塞不加以控制那么会导致CM因为缓存满而丢包,这样就导致信元在OM中不能组成一个完整的包,从而影响业务功能。
以上这种拥塞不仅在CM3中存在,同理在CM1和CM2中也同样会存在拥塞。为了让***中的这种拥塞不继续恶化而导致整个***不能正常运行,所有这种拥塞必须解决。
早期的信元交换芯片,一般吞吐量较低,***容量也小,产生拥塞的可能性也小。但随着网络规模增大,***不断的扩容,出现这种拥塞的概率越来越大,如果不加以控制会导致整个***不能正常运行。因此,为了不影响***的整体性能,只有采取比较合理的拥塞控制手段,才能使***的工作效率不会因为拥塞等情况而导致下降。
发明内容
针对现有技术中的缺陷,本发明要解决的技术问题为:在CLOS***中有效实现拥塞的控制,使***的工作效率及性能不会因为拥塞的发生而导致下降,从而维护***整体的调度能力和性能。
为达到以上目的,本发明提供一种用于多级CLOS***的拥塞控制方法,包括以下步骤:
步骤S1:确定CLOS***需要进行的拥塞控制类型,若拥塞控制类型为全局拥塞控制,则转入步骤S2;若拥塞控制类型为路由拥塞控制,则转入步骤S3;若拥塞控制类型为链路拥塞控制,则转入步骤S4;
步骤S2:根据***产生的全局拥塞指示GCI做出相应响应,通过减少或者停止以太网组播的信元发送业务,控制全局拥塞,转入步骤S5;
步骤S3:根据***产生的路由拥塞指示RCI做出相应响应,通过减少单播流量,控制路由拥塞,转入步骤S5;
步骤S4:根据***产生的链路级流控制指示LLFC,通过减少链路上的有效数据,控制链路拥塞,转入步骤S5;
步骤S5:判断是否需要继续进行拥塞控制,若是,返回步骤S1,继续进行拥塞控制;否则,结束。
在上述技术方案的基础上,所述CLOS***为采用折叠方式组成的5级CLOS***,包括若干个IM、若干个OM、若干个CM1、若干个CM2和若干个CM3,每个IM与一个OM共存于一个芯片内,每个CM1和一个CM3共存于一个芯片内,每个CM2单独存于一个芯片内;每个CM1、CM2和CM3的缓存结构均包括入口缓存、中间级缓存和出口缓存。
在上述技术方案的基础上,步骤S2具体包括以下操作:
步骤S201:当CM1的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并反馈给CM3;当CM2的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并将其由信元携带发送至CM3,转入步骤S202;
步骤S202:CM3的各级缓存达到设置的GCI门限后,产生相应的GCI指示;将CM3产生的GCI指示、CM1反馈的GCI指示以及从CM2发送来的信元中解析出的GCI指示,进行合并;并将合并后的GCI指示由信元携带发送至OM,转入步骤S203;
步骤S203:OM对收到信元进行解析,得到GCI指示;并将解析出的GCI指示发送至对应的IM,转入步骤S204;
步骤S204:IM根据接收到的GCI指示减少以太网组播的信元发送或者直接停止以太网组播的信元发送。
在上述技术方案的基础上,步骤S3具体包括以下操作:
步骤S301:当CM2的出口缓存达到设置的RCI门限后,产生相应的RCI指示,并将其由信元携带发送至CM3,转入步骤S302;
步骤S302:当CM3的出口缓存达到设置的RCI门限后,产生相应的RCI指示;将CM3产生的RCI指示以及从CM2发送来的信元中解析出的RCI指示,进行合并;并将合并后的RCI指示由信元携带发送至OM,转入步骤S303;
步骤S303:OM对收到信元进行解析,得到RCI指示;并将解析出的RCI指示发送至对应的IM,转入步骤S304;
步骤S304:IM接收到OM发送过来的RCI指示后,向其他芯片的OM发送控制信元,所述控制信元携带的是对其他IM的授权带宽大小,当RCI有效时,控制信元携带的授权带宽减半,转入步骤S305;
步骤S305:当其他芯片的OM收到IM发送过来的控制信元后,解析出控制信元所携带的授权带宽大小,并发送至对应的IM;所述对应的IM按照其授权的带宽大小进行待发送信元的发送。
在上述技术方案的基础上,步骤S4具体包括CM侧流程和OM侧流程两个并行步骤:
CM侧流程:
步骤S401a:当CM1的缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示反馈给CM3;CM3将该LLFC指示由信元携带发送至OM,转入步骤S401b;
步骤S401b:判断当前OM整形LLCF指示是否处于无效LLCF指示的时钟内,若是,对CM3发来的信元进行解析,转入步骤S401c;若否,则不解析收到信元,返回步骤S401b;
步骤S401c:对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的OM整形LLCF指示,n、m均为正整数;并将新的OM整形LLCF指示发送至IM,转入步骤S401d;
步骤S401d:IM根据接收到的OM整形LLCF指示,减少对应链路上的有效数据的发送;
OM侧流程:
步骤S402a:当OM的入口缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示发送至IM,转入步骤S402b;
步骤S402b:IM将接收到的LLFC指示由信元携带发送至CM1,转入步骤S402c;
步骤S402c:判断当前CM1整形LLCF指示是否处于无效LLCF指示的时钟内,若是,对IM发来的信元进行解析,转入步骤S402d;若否,则不解析收到信元,返回步骤S402c;
步骤S402d:对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的CM1整形LLCF指示;并将新的CM1整形LLCF指示反馈给CM3,转入步骤S402e;
步骤S402e:CM3根据接收到的CM1整形LLCF指示,减少输出链路上的有效数据的流量。
本发明还提供一种基于上述方法的用于多级CLOS***的拥塞控制装置,包括拥塞类型判定单元、全局拥塞控制单元、路由拥塞控制单元、链路拥塞控制单元以及操作进程判定单元;
所述拥塞类型判定单元用于:收到操作进程判定单元发来的类型判定信号后,确定CLOS***需要进行的拥塞控制类型,若拥塞控制类型为全局拥塞控制,向全局拥塞控制单元发送全局拥塞控制信号;若拥塞控制类型为路由拥塞控制,向路由拥塞控制单元发送路由拥塞控制信号;若拥塞控制类型为链路拥塞控制,向链路拥塞控制单元发送链路拥塞控制信号;
所述全局拥塞控制单元用于:根据***产生的全局拥塞指示GCI做出相应响应,通过减少或者停止以太网组播的信元发送业务,控制全局拥塞,向操作进程判定单元发送操作判定信号;
所述路由拥塞控制单元用于:根据***产生的路由拥塞指示RCI做出相应响应,通过减少单播流量,控制路由拥塞,向操作进程判定单元发送操作判定信号;
所述链路拥塞控制单元用于:根据***产生的链路级流控制指示LLFC,通过减少链路上的有效数据,控制链路拥塞,向操作进程判定单元发送操作判定信号;
所述操作进程判定单元用于:判断是否需要继续进行拥塞控制,若是,向拥塞类型判定单元发送类型判定信号,继续进行拥塞控制;否则,结束整个拥塞控制操作。
在上述技术方案的基础上,所述CLOS***为采用折叠方式组成的5级CLOS***,包括若干个IM、若干个OM、若干个CM1、若干个CM2和若干个CM3,每个IM与一个OM共存于一个芯片内,每个CM1和一个CM3共存于一个芯片内,每个CM2单独存于一个芯片内;每个CM1、CM2和CM3的缓存结构均包括入口缓存、中间级缓存和出口缓存。
在上述技术方案的基础上,所述全局拥塞控制单元进行全局拥塞控制的具体过程为:当CM1的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并反馈给CM3;当CM2的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并将其由信元携带一并发送至CM3;当CM3的各级缓存达到设置的GCI门限后,产生相应的GCI指示,将CM3产生的GCI指示、CM1反馈的GCI指示以及从CM2发送来的信元中解析出的GCI指示,进行合并;并将合并后的GCI指示由信元携带发送至OM;对OM收到信元进行解析,得到GCI指示;并将解析出的GCI指示发送至对应的IM;根据IM接收到GCI指示减少以太网组播的信元发送或者直接停止以太网组播的信元发送,以控制以太网组播引起的全局拥塞。
在上述技术方案的基础上,所述路由拥塞控制单元进行全局拥塞控制的具体过程为:当CM2的出口缓存达到设置的RCI门限后,产生相应的RCI指示,并将其由信元携带一并发送至CM3;当CM3的出口缓存达到设置的RCI门限后,产生相应的RCI指示;将CM3产生的RCI指示以及从CM2发送来的信元中解析出的RCI指示,进行合并,并将合并后的RCI指示由信元携带发送至OM;对OM收到信元进行解析,得到RCI指示,将该RCI指示发送至对应的IM;IM接收到OM发送过来的RCI指示后,向其他芯片的OM发送控制信元,所述控制信元携带的是对其他IM的授权带宽大小,当RCI有效时,控制信元携带的授权带宽减半;当其他芯片的OM收到IM发送过来的控制信元后,解析出控制信元所携带的授权带宽大小,并发送至对应的IM;将对应的IM按照其授权的带宽大小进行待发送信元的发送。
在上述技术方案的基础上,所述链路拥塞控制单元包括CM侧链路控制子单元和OM侧链路控制子单元;
所述CM侧链路控制子单元用于:当CM1的缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示反馈给CM3;将CM3收到的LLFC指示由信元携带发送至OM;若当前OM整形LLCF指示是处于无效LLCF指示的时钟内,则对CM3发来的信元进行解析;对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的OM整形LLCF指示,n、m均为正整数;并将新的OM整形LLCF指示发送至IM;使IM根据接收到的OM整形LLCF指示,减少对应链路上的有效数据的发送;
所述OM侧链路控制子单元用于:当OM的入口缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示发送至IM;将IM接收到的LLFC指示由信元携带发送至CM1;若当前CM1整形LLCF指示是处于无效LLCF指示的时钟内,则对IM发来的信元进行解析;对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的CM1整形LLCF指示;并将新的CM1整形LLCF指示反馈给CM3;使CM3根据接收到的CM1整形LLCF指示,减少输出链路上的有效数据的流量。
本发明的有益效果在于:
(1)本发明针对多级CLOS***中存在的三种拥塞:全局拥塞、路由拥塞、链路拥塞,分别引入了全局拥塞指示GCI(GlobalCongestionIndication)、路由拥塞指示RCI(RouteCongestionIndication)和链路级流控制指示LLFC(LinkLevelFlowControl),并通过上述三种指示信号解决了多级CLOS***中存在的三种拥塞问题。具体来说,在出现全局拥塞时,能根据***产生的全局拥塞指示GCI做出相应响应,通过减少或者停止以太网组播的信元发送业务,控制以太网组播引起的全局拥塞;在出现路由拥塞时,能根据***产生的路由拥塞指示RCI做出相应响应,通过减少单播流量,控制因到达同一个OM的信元过多而引起的路由拥塞;在出现链路拥塞时,能根据***产生的链路级流控制指示LLFC,通过减少链路上的有效数据,控制因链路发送数据流量大引起的链路拥塞。
与现有技术相比,在多级CLOS***中采用本发明的拥塞控制方法,能够有效实现全局拥塞控制、路由拥塞控制以及链路拥塞控制,使***的工作效率及性能不会因为拥塞的发生而导致下降,从而维护***整体的调度能力和性能。
(2)本发明中,全局拥塞指示GCI、路由拥塞指示RCI和链路级流控制指示LLFC都是存放在信元的控制字段相应位置携带到对端的,且每个信元都携带有这些指示信号,使得***能够进行快速的响应,从而提高拥塞控制效率。
附图说明
图1为常见的5级CLOS***的结构框图;
图2为采用折叠方式组成的5级CLOS***的结构框图;
图3为本发明实施例中用于多级CLOS***的拥塞控制方法的流程图;
图4为CM的缓存结构的示意图;
图5为步骤S2的具体流程图;
图6为步骤S3的具体流程图;
图7为步骤S4的具体流程图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的详细描述。
参见图3所示,本发明实施例提供一种用于多级CLOS***的拥塞控制方法,该拥塞控制方法包括以下步骤:
步骤S1:确定CLOS***需要进行的拥塞控制类型,若拥塞控制类型为全局拥塞控制,则转入步骤S2;若拥塞控制类型为路由拥塞控制,则转入步骤S3;若拥塞控制类型为链路拥塞控制,则转入步骤S4;
步骤S2:根据***产生的全局拥塞指示GCI做出相应响应,通过减少或者停止以太网组播的信元发送业务,控制以太网组播引起的全局拥塞,转入步骤S5;
步骤S3:根据***产生的路由拥塞指示RCI做出相应响应,通过减少单播流量,控制因到达同一个OM的信元过多而引起的路由拥塞,转入步骤S5;
步骤S4:根据***产生的链路级流控制指示LLFC,通过减少链路上的有效数据,控制因链路发送数据流量大引起的链路拥塞,转入步骤S5;
步骤S5:判断是否需要继续进行拥塞控制,若是,返回步骤S1,继续进行拥塞控制,即从S1开始继续进行循环处理;否则,结束。
本实施例中,所述CLOS***为采用折叠方式组成的5级CLOS***,包括若干个IM、若干个OM、若干个CM1、若干个CM2和若干个CM3,每个IM与一个OM共存于一个芯片内,每个CM1和一个CM3共存于一个芯片内,每个CM2单独存于一个芯片内。其中,每个CM(CM1、CM2和CM3)的缓存结构如图4所示,均包括入口缓存(输入缓存)、中间级缓存和出口缓存(输出缓存)。入口缓存和出口缓存都是与链路直接相连的,每个链路都有一个独立的缓存,入口缓存把链路上收到的数据存储在相应链路上的缓存中,出口缓存把需要到达特定的目的的数据放在出口缓存中,中间级缓存把输入数据信元查询路由之后得到的目的数据信元分类放在不同的缓存中,之后调度模块再把目的相同的信元存储在对应的出口缓存中,这种三级的缓存完成了一个基本的交换结构。
在此基础上,由于本发明用于的是多级CLOS***,因此,所有GCI指示可能在多个地方产生。为了使全局拥塞的控制能够更加准确高效,参见图5所示,步骤S2具体包括以下操作:
步骤S201:当CM1的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并反馈给CM3(由于CM1和CM3是同一个芯片,所以CM1产生的GCI指示不送到CM2,而是直接反馈给CM3);CM2的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并将其由信元携带一并发送至CM3(由于CM2和CM3不是同一个芯片,所以CM1产生的GCI指示不送到CM2,而是直接反馈给CM3),转入步骤S202;
可以理解的是,CM2将产生的GCI指示由信元携带出去时,是将产生的GCI指示打标在信元的相应的控制字段携带出去的。
步骤S202:CM3的各级缓存达到设置的GCI门限后,产生相应的GCI指示;将CM3产生的GCI指示、CM1反馈的GCI指示以及从CM2发送来的信元中解析出的GCI指示,进行合并;并将合并后的GCI指示作为最终的CM3的出口的GCI指示由信元携带发送至OM,转入步骤S203;
同样可以理解的是,CM3将合并后的GCI指示发送至OM时,是将合并后的GCI指示打标在信元的相应的控制字段,并由信元携带发送至OM的。
步骤S203:OM对收到信元进行解析,得到GCI指示;并将解析出的GCI指示发送至对应的IM,转入步骤S204。
步骤S204:IM接收到OM发送过来的GCI指示后,根据该GCI指示减少以太网组播的信元发送或者直接停止以太网组播的信元发送,以控制以太网组播引起的全局拥塞。
进一步地,由于RCI是路由拥塞指示,所有路由拥塞只有在出口缓存才会产生,而结合图2和图4可知,只有CM2和CM3才查询路由,CM1是不查询路由的,即CM1不产生RCI指示。因此,参见图6所示,实际操作时,步骤S3具体包括以下操作:
步骤S301:当CM2的出口缓存达到设置的RCI门限后,产生相应的RCI指示,并将其由信元携带一并发送至CM3,转入步骤S302;可以理解的是,CM2将产生的RCI指示由信元携带出去时,是将产生的RCI指示打标在信元的相应的控制字段携带出去的。
步骤S302:CM3的出口缓存达到设置的RCI门限后,产生相应的RCI指示;将CM3产生的RCI指示以及从CM2发送来的信元中解析出的RCI指示,进行合并;并将合并后的RCI指示作为最终的CM3的出口的RCI指示由信元携带发送至OM,转入步骤S303;
同样可以理解的是,CM3将合并后的RCI指示发送至OM时,是将合并后的RCI指示打标在信元的相应的控制字段,并由信元携带发送至OM的。
步骤S303:OM对收到信元进行解析,得到RCI指示;并将解析出的RCI指示发送至对应的IM,转入步骤S304。
步骤S304:IM接收到OM发送过来的RCI指示后,向其他芯片的OM发送控制信元,所述控制信元携带的是对其他IM的授权带宽大小,当RCI有效时,控制信元携带的授权带宽减半,转入步骤S305。
步骤S305:当其他芯片的OM收到IM发送过来的控制信元后,解析出控制信元所携带的授权带宽大小,并发送至对应的IM(即同一芯片的IM);所述对应的IM按照其授权的带宽大小进行待发送信元的发送。
更进一步地,对于多级***来说,信元从IM发出至CM1,之后再经过CM2到CM3,最后再经过CM3到OM。在这个过程中,链路级流控制指示LLFC会在CM(CM1、CM2、CM3)之间产生,也会在CM和IM、OM之间产生。并且链路上的拥塞是入口缓存快满的指示。因此,实际操作时,参见图7所示,步骤S4具体包括CM侧流程和OM侧流程两个并行步骤:
其中,CM侧流程具体包括以下步骤:
步骤S401a:当CM1的缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示反馈给CM3;CM3将该LLFC指示由信元携带发送至OM,转入步骤S401b;
步骤S401b:判断当前OM整形LLCF指示是否处于无效LLCF指示的时钟内(初始的OM整形LLCF指示全为无效LLCF指示),若是,对CM3发来的信元进行解析,转入步骤S401c;若否,则不解析收到信元,返回步骤S401b,等待处于无效LLCF指示的时钟时,再进行解析;
步骤S401c:对解析出的LLFC指示进行整形,将LLFC指示扩展成n(***根据实际情况来配置)个时钟宽度的有效LLCF指示加上m(***根据实际情况来配置)个时钟宽度的无效LLFC指示,成为新的OM整形LLCF指示,n、m均为正整数;并将新的OM整形LLCF指示发送至IM,转入步骤S401d;
步骤S401d:IM根据接收到的OM整形LLCF指示,减少对应链路上的有效数据的发送,这样就减轻了对端链路上的压力。
OM侧流程具体包括以下步骤:
步骤S402a:当OM的入口缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示发送至IM,转入步骤S402b;
步骤S402b:IM将接收到的LLFC指示由信元携带发送至CM1,转入步骤S402c;
步骤S402c:判断当前CM1整形LLCF指示是否处于无效LLCF指示的时钟内(初始的CM1整形LLCF指示全为无效LLCF指示),若是,对IM发来的信元进行解析,转入步骤S402d;若否,则不解析收到信元,返回步骤S402c,等待处于无效LLCF指示的时钟时,再进行解析;
步骤S402d:对解析出的LLFC指示进行整形,将LLFC指示扩展成n(***根据实际情况来配置)个时钟宽度的有效LLCF指示加上m(***根据实际情况来配置)个时钟宽度的无效LLFC指示,成为新的CM1整形LLCF指示,n、m均为正整数;并将新的CM1整形LLCF指示反馈给CM3,转入步骤S402e;
步骤S402e:CM3根据接收到的CM1整形LLCF指示,减少输出链路上的有效数据的流量。
本发明实施例还提供一种基于上述方法的用于多级CLOS***的拥塞控制装置,包括拥塞类型判定单元、全局拥塞控制单元、路由拥塞控制单元、链路拥塞控制单元以及操作进程判定单元;
其中,拥塞类型判定单元用于:收到操作进程判定单元发来的类型判定信号后,确定CLOS***需要进行的拥塞控制类型,若拥塞控制类型为全局拥塞控制,向全局拥塞控制单元发送全局拥塞控制信号;若拥塞控制类型为路由拥塞控制,向路由拥塞控制单元发送路由拥塞控制信号;若拥塞控制类型为链路拥塞控制,向链路拥塞控制单元发送链路拥塞控制信号;
全局拥塞控制单元用于:根据***产生的全局拥塞指示GCI做出相应响应,通过减少或者停止以太网组播的信元发送业务,控制以太网组播引起的全局拥塞,向操作进程判定单元发送操作判定信号;
路由拥塞控制单元用于:根据***产生的路由拥塞指示RCI做出相应响应,通过减少单播流量,控制因到达同一个OM的信元过多而引起的路由拥塞,向操作进程判定单元发送操作判定信号;
链路拥塞控制单元用于:根据***产生的链路级流控制指示LLFC,通过减少链路上的有效数据,控制因链路发送数据流量大引起的链路拥塞,向操作进程判定单元发送操作判定信号;
操作进程判定单元用于:判断是否需要继续进行拥塞控制,若是,向拥塞类型判定单元发送类型判定信号,继续进行拥塞控制;否则,结束整个拥塞控制操作。
进一步的,所述全局拥塞控制单元进行全局拥塞控制的具体过程为:当CM1的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并反馈给CM3;当CM2的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并将其由信元携带一并发送至CM3;当CM3的各级缓存达到设置的GCI门限后,产生相应的GCI指示,将CM3产生的GCI指示、CM1反馈的GCI指示以及从CM2发送来的信元中解析出的GCI指示,进行合并;并将合并后的GCI指示由信元携带发送至OM;对OM收到信元进行解析,得到GCI指示;并将解析出的GCI指示发送至对应的IM;根据IM接收到GCI指示减少以太网组播的信元发送或者直接停止以太网组播的信元发送,以控制以太网组播引起的全局拥塞。
再进一步的,所述路由拥塞控制单元进行全局拥塞控制的具体过程为:当CM2的出口缓存达到设置的RCI门限后,产生相应的RCI指示,并将其由信元携带一并发送至CM3;当CM3的出口缓存达到设置的RCI门限后,产生相应的RCI指示;将CM3产生的RCI指示以及从CM2发送来的信元中解析出的RCI指示,进行合并,并将合并后的RCI指示由信元携带发送至OM;对OM收到信元进行解析,得到RCI指示,将该RCI指示发送至对应的IM;IM接收到OM发送过来的RCI指示后,向其他芯片的OM发送控制信元,所述控制信元携带的是对其他IM的授权带宽大小,当RCI有效时,控制信元携带的授权带宽减半;当其他芯片的OM收到IM发送过来的控制信元后,解析出控制信元所携带的授权带宽大小,并发送至对应的IM;将对应的IM按照其授权的带宽大小进行待发送信元的发送。
更进一步的,所述链路拥塞控制单元包括CM侧链路控制子单元和OM侧链路控制子单元;其中,
所述CM侧链路控制子单元用于:当CM1的缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示反馈给CM3;将CM3收到的LLFC指示由信元携带发送至OM;若当前OM整形LLCF指示是处于无效LLCF指示的时钟内,则对CM3发来的信元进行解析;对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的OM整形LLCF指示,n、m均为正整数;并将新的OM整形LLCF指示发送至IM;使IM根据接收到的OM整形LLCF指示,减少对应链路上的有效数据的发送;
所述OM侧链路控制子单元用于:当OM的入口缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示发送至IM;将IM接收到的LLFC指示由信元携带发送至CM1;若当前CM1整形LLCF指示是处于无效LLCF指示的时钟内,则对IM发来的信元进行解析;对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的CM1整形LLCF指示;并将新的CM1整形LLCF指示反馈给CM3;使CM3根据接收到的CM1整形LLCF指示,减少输出链路上的有效数据的流量。
本发明包含三个方面的改进:
第一方面:引入全局拥塞指示GCI,停发组播业务,解决组播引起的拥塞问题。
CLOS***存在OTN业务、以太网单播业务和以太网组播业务,并且这些业务还存在优先级,OTN优先级最高,其次是单播以太网,最后是组播以太网。由于OTN和以太网单播业务优先级比较高,所以***出现拥塞的情况下,如果不想拥塞继续恶化,那么就需要在IM侧停发组播业务,因为其优先级是最低的。如果停发了组播业务还不能解决拥塞的问题,就得采取其他的方法来解决。
第二方面:引入路由拥塞指示RCI,减少单播流量,解决由于到达同一个OM的信元过多而造成的拥塞问题。
CLOS***中正常情况下的负载均衡在IM级不考虑目的OM,因为所有的IM的输出link的都能到达目的OM,所以在所有的link之间做负载均衡。这种情况下到达目的OM之前的CM的输出缓存就存在不均衡的情况,因为对于CM只有特定的几个link才能到达特定的OM,负载均衡只能在这几个有限的link之间进行,这样就会导致在某个CM中到达特定的OM的数据多一些。
如果不加以控制,那么继续往这个CM中发送数据,CM出口缓存会满从而丢弃信元。这种在路由查询之后丢弃信元,与预期不符,会导致OM无法恢复数据。为了解决这种在CM中间丢弃信元的问题,我们引入路由拥塞指示,这样就可以从根源上解决这种拥塞。
第三方面:引入链路级流控指示LLCF,减少链路上有效数据,解决链路拥塞的问题。
CLOS***还存在一种拥塞,那就是入口缓存拥塞,由于入口缓存连接到不同的IM,并且不同IM发到同一个CM中的数据量的大小都不相同,虽然CM对入口的处理都是同等对待的,但是由于某个IM的流量大,那么其对应的CM的入口缓存就会存在满的可能,如果入口缓存满了,那么后续来的有效数据都会被丢弃掉。为了解决这种入口缓存满而造成的拥塞,引入链路级指示来解决这个问题,这种指示就是了预防入口缓存满而导致丢包。
为了彻底解决CLOS***拥塞问题,我们引入了以上几种指示信号,并且这些指示信号都是放在数据信元的控制字段相应位置携带到对端,每个信元都必须携带这些指示信号,这样就能让***进行快速的响应。
本发明不局限于上述实施方式,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
Claims (10)
1.一种用于多级CLOS***的拥塞控制方法,其特征在于:该拥塞控制方法包括以下步骤:
步骤S1:确定CLOS***需要进行的拥塞控制类型,若拥塞控制类型为全局拥塞控制,则转入步骤S2;若拥塞控制类型为路由拥塞控制,则转入步骤S3;若拥塞控制类型为链路拥塞控制,则转入步骤S4;
步骤S2:根据***产生的全局拥塞指示GCI做出相应响应,通过减少或者停止以太网组播的信元发送业务,控制全局拥塞,转入步骤S5;
步骤S3:根据***产生的路由拥塞指示RCI做出相应响应,通过减少单播流量,控制路由拥塞,转入步骤S5;
步骤S4:根据***产生的链路级流控制指示LLFC,通过减少链路上的有效数据,控制链路拥塞,转入步骤S5;
步骤S5:判断是否需要继续进行拥塞控制,若是,返回步骤S1,继续进行拥塞控制;否则,结束。
2.如权利要求1所述的用于多级CLOS***的拥塞控制方法,其特征在于:所述CLOS***为采用折叠方式组成的5级CLOS***,包括若干个IM、若干个OM、若干个CM1、若干个CM2和若干个CM3,每个IM与一个OM共存于一个芯片内,每个CM1和一个CM3共存于一个芯片内,每个CM2单独存于一个芯片内;每个CM1、CM2和CM3的缓存结构均包括入口缓存、中间级缓存和出口缓存。
3.如权利要求2所述的用于多级CLOS***的拥塞控制方法,其特征在于,步骤S2具体包括以下操作:
步骤S201:当CM1的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并反馈给CM3;当CM2的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并将其由信元携带发送至CM3,转入步骤S202;
步骤S202:CM3的各级缓存达到设置的GCI门限后,产生相应的GCI指示;将CM3产生的GCI指示、CM1反馈的GCI指示以及从CM2发送来的信元中解析出的GCI指示,进行合并;并将合并后的GCI指示由信元携带发送至OM,转入步骤S203;
步骤S203:OM对收到信元进行解析,得到GCI指示;并将解析出的GCI指示发送至对应的IM,转入步骤S204;
步骤S204:IM根据接收到的GCI指示减少以太网组播的信元发送或者直接停止以太网组播的信元发送。
4.如权利要求2所述的用于多级CLOS***的拥塞控制方法,其特征在于,步骤S3具体包括以下操作:
步骤S301:当CM2的出口缓存达到设置的RCI门限后,产生相应的RCI指示,并将其由信元携带发送至CM3,转入步骤S302;
步骤S302:当CM3的出口缓存达到设置的RCI门限后,产生相应的RCI指示;将CM3产生的RCI指示以及从CM2发送来的信元中解析出的RCI指示,进行合并;并将合并后的RCI指示由信元携带发送至OM,转入步骤S303;
步骤S303:OM对收到信元进行解析,得到RCI指示;并将解析出的RCI指示发送至对应的IM,转入步骤S304;
步骤S304:IM接收到OM发送过来的RCI指示后,向其他芯片的OM发送控制信元,所述控制信元携带的是对其他IM的授权带宽大小,当RCI有效时,控制信元携带的授权带宽减半,转入步骤S305;
步骤S305:当其他芯片的OM收到IM发送过来的控制信元后,解析出控制信元所携带的授权带宽大小,并发送至对应的IM;所述对应的IM按照其授权的带宽大小进行待发送信元的发送。
5.如权利要求2所述的用于多级CLOS***的拥塞控制方法,其特征在于,步骤S4具体包括CM侧流程和OM侧流程两个并行步骤:
CM侧流程:
步骤S401a:当CM1的缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示反馈给CM3;CM3将该LLFC指示由信元携带发送至OM,转入步骤S401b;
步骤S401b:判断当前OM整形LLCF指示是否处于无效LLCF指示的时钟内,若是,对CM3发来的信元进行解析,转入步骤S401c;若否,则不解析收到信元,返回步骤S401b;
步骤S401c:对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的OM整形LLCF指示,n、m均为正整数;并将新的OM整形LLCF指示发送至IM,转入步骤S401d;
步骤S401d:IM根据接收到的OM整形LLCF指示,减少对应链路上的有效数据的发送;
OM侧流程:
步骤S402a:当OM的入口缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示发送至IM,转入步骤S402b;
步骤S402b:IM将接收到的LLFC指示由信元携带发送至CM1,转入步骤S402c;
步骤S402c:判断当前CM1整形LLCF指示是否处于无效LLCF指示的时钟内,若是,对IM发来的信元进行解析,转入步骤S402d;若否,则不解析收到信元,返回步骤S402c;
步骤S402d:对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的CM1整形LLCF指示;并将新的CM1整形LLCF指示反馈给CM3,转入步骤S402e;
步骤S402e:CM3根据接收到的CM1整形LLCF指示,减少输出链路上的有效数据的流量。
6.一种基于权利要求1所述拥塞控制方法的用于多级CLOS***的拥塞控制装置,其特征在于:该装置包括拥塞类型判定单元、全局拥塞控制单元、路由拥塞控制单元、链路拥塞控制单元以及操作进程判定单元;
所述拥塞类型判定单元用于:收到操作进程判定单元发来的类型判定信号后,确定CLOS***需要进行的拥塞控制类型,若拥塞控制类型为全局拥塞控制,向全局拥塞控制单元发送全局拥塞控制信号;若拥塞控制类型为路由拥塞控制,向路由拥塞控制单元发送路由拥塞控制信号;若拥塞控制类型为链路拥塞控制,向链路拥塞控制单元发送链路拥塞控制信号;
所述全局拥塞控制单元用于:根据***产生的全局拥塞指示GCI做出相应响应,通过减少或者停止以太网组播的信元发送业务,控制全局拥塞,向操作进程判定单元发送操作判定信号;
所述路由拥塞控制单元用于:根据***产生的路由拥塞指示RCI做出相应响应,通过减少单播流量,控制路由拥塞,向操作进程判定单元发送操作判定信号;
所述链路拥塞控制单元用于:根据***产生的链路级流控制指示LLFC,通过减少链路上的有效数据,控制链路拥塞,向操作进程判定单元发送操作判定信号;
所述操作进程判定单元用于:判断是否需要继续进行拥塞控制,若是,向拥塞类型判定单元发送类型判定信号,继续进行拥塞控制;否则,结束整个拥塞控制操作。
7.如权利要求6所述的用于多级CLOS***的拥塞控制装置,其特征在于:所述CLOS***为采用折叠方式组成的5级CLOS***,包括若干个IM、若干个OM、若干个CM1、若干个CM2和若干个CM3,每个IM与一个OM共存于一个芯片内,每个CM1和一个CM3共存于一个芯片内,每个CM2单独存于一个芯片内;每个CM1、CM2和CM3的缓存结构均包括入口缓存、中间级缓存和出口缓存。
8.如权利要求7所述的用于多级CLOS***的拥塞控制装置,其特征在于:所述全局拥塞控制单元进行全局拥塞控制的具体过程为:当CM1的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并反馈给CM3;当CM2的各级缓存达到设置的GCI门限后,产生相应的GCI指示,并将其由信元携带一并发送至CM3;当CM3的各级缓存达到设置的GCI门限后,产生相应的GCI指示,将CM3产生的GCI指示、CM1反馈的GCI指示以及从CM2发送来的信元中解析出的GCI指示,进行合并;并将合并后的GCI指示由信元携带发送至OM;
对OM收到信元进行解析,得到GCI指示;并将解析出的GCI指示发送至对应的IM;根据IM接收到GCI指示减少以太网组播的信元发送或者直接停止以太网组播的信元发送,以控制以太网组播引起的全局拥塞。
9.如权利要求7所述的用于多级CLOS***的拥塞控制装置,其特征在于:所述路由拥塞控制单元进行全局拥塞控制的具体过程为:当CM2的出口缓存达到设置的RCI门限后,产生相应的RCI指示,并将其由信元携带一并发送至CM3;当CM3的出口缓存达到设置的RCI门限后,产生相应的RCI指示;将CM3产生的RCI指示以及从CM2发送来的信元中解析出的RCI指示,进行合并,并将合并后的RCI指示由信元携带发送至OM;
对OM收到信元进行解析,得到RCI指示,将该RCI指示发送至对应的IM;IM接收到OM发送过来的RCI指示后,向其他芯片的OM发送控制信元,所述控制信元携带的是对其他IM的授权带宽大小,当RCI有效时,控制信元携带的授权带宽减半;当其他芯片的OM收到IM发送过来的控制信元后,解析出控制信元所携带的授权带宽大小,并发送至对应的IM;将对应的IM按照其授权的带宽大小进行待发送信元的发送。
10.如权利要求7所述的用于多级CLOS***的拥塞控制装置,其特征在于:所述链路拥塞控制单元包括CM侧链路控制子单元和OM侧链路控制子单元;
所述CM侧链路控制子单元用于:当CM1的缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示反馈给CM3;将CM3收到的LLFC指示由信元携带发送至OM;若当前OM整形LLCF指示是处于无效LLCF指示的时钟内,则对CM3发来的信元进行解析;对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的OM整形LLCF指示,n、m均为正整数;并将新的OM整形LLCF指示发送至IM;使IM根据接收到的OM整形LLCF指示,减少对应链路上的有效数据的发送;
所述OM侧链路控制子单元用于:当OM的入口缓存达到设置的LLFC门限后,产生相应的LLFC指示,并将产生的LLFC指示发送至IM;将IM接收到的LLFC指示由信元携带发送至CM1;若当前CM1整形LLCF指示是处于无效LLCF指示的时钟内,则对IM发来的信元进行解析;对解析出的LLFC指示进行整形,将LLFC指示扩展成n个时钟宽度的有效LLCF指示加上m个时钟宽度的无效LLFC指示,成为新的CM1整形LLCF指示;并将新的CM1整形LLCF指示反馈给CM3;使CM3根据接收到的CM1整形LLCF指示,减少输出链路上的有效数据的流量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610142705.6A CN105827544B (zh) | 2016-03-14 | 2016-03-14 | 一种用于多级clos***的拥塞控制方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610142705.6A CN105827544B (zh) | 2016-03-14 | 2016-03-14 | 一种用于多级clos***的拥塞控制方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105827544A true CN105827544A (zh) | 2016-08-03 |
CN105827544B CN105827544B (zh) | 2019-01-22 |
Family
ID=56987670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610142705.6A Active CN105827544B (zh) | 2016-03-14 | 2016-03-14 | 一种用于多级clos***的拥塞控制方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105827544B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101567818A (zh) * | 2008-12-25 | 2009-10-28 | 中国人民解放军总参谋部第五十四研究所 | 基于硬件的大规模网络路由仿真方法 |
CN101854307A (zh) * | 2010-06-09 | 2010-10-06 | 中国人民解放军国防科学技术大学 | 容延网络中网络节点存储器拥塞的处理方法 |
CN101917331A (zh) * | 2008-09-11 | 2010-12-15 | 丛林网络公司 | 用于数据中心的***、方法以及设备 |
EP2388978A1 (en) * | 2010-05-18 | 2011-11-23 | Alcatel Lucent | Methods and devices for determining network link load |
CN101521557B (zh) * | 2008-02-29 | 2012-10-03 | 华为技术有限公司 | 差错控制和拥塞控制的方法和*** |
CN103825832A (zh) * | 2014-03-03 | 2014-05-28 | 中国人民解放军理工大学 | 丢包感知的区分型拥塞控制方法 |
EP2985963A1 (en) * | 2014-08-12 | 2016-02-17 | Alcatel Lucent | Packet scheduling networking device |
CN105337883A (zh) * | 2015-08-20 | 2016-02-17 | 电子科技大学 | 一种支持多业务的网络交换装置及其实现方法 |
-
2016
- 2016-03-14 CN CN201610142705.6A patent/CN105827544B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101521557B (zh) * | 2008-02-29 | 2012-10-03 | 华为技术有限公司 | 差错控制和拥塞控制的方法和*** |
CN101917331A (zh) * | 2008-09-11 | 2010-12-15 | 丛林网络公司 | 用于数据中心的***、方法以及设备 |
CN101567818A (zh) * | 2008-12-25 | 2009-10-28 | 中国人民解放军总参谋部第五十四研究所 | 基于硬件的大规模网络路由仿真方法 |
EP2388978A1 (en) * | 2010-05-18 | 2011-11-23 | Alcatel Lucent | Methods and devices for determining network link load |
CN101854307A (zh) * | 2010-06-09 | 2010-10-06 | 中国人民解放军国防科学技术大学 | 容延网络中网络节点存储器拥塞的处理方法 |
CN103825832A (zh) * | 2014-03-03 | 2014-05-28 | 中国人民解放军理工大学 | 丢包感知的区分型拥塞控制方法 |
EP2985963A1 (en) * | 2014-08-12 | 2016-02-17 | Alcatel Lucent | Packet scheduling networking device |
CN105337883A (zh) * | 2015-08-20 | 2016-02-17 | 电子科技大学 | 一种支持多业务的网络交换装置及其实现方法 |
Non-Patent Citations (2)
Title |
---|
NAJLA ALFARAJ等: "HOPE: Hotspot congestion control for Clos network on chip", 《NETWORKS ON CHIP (NOCS), 2011 FIFTH IEEE/ACM INTERNATIONAL SYMPOSIUM ON》 * |
戴艺,苏金树,孙志刚: "高性能新型交换结构综述", 《电子学报》 * |
Also Published As
Publication number | Publication date |
---|---|
CN105827544B (zh) | 2019-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11968116B2 (en) | Method and system for facilitating lossy dropping and ECN marking | |
CN1663194B (zh) | 用于在光纤信道结构中选择性地传递帧的方法和*** | |
CN109691037B (zh) | 用于数据中心负载均衡的方法和*** | |
US9319310B2 (en) | Distributed switchless interconnect | |
CN105765928A (zh) | 并行处理网络设备中的多级互联网络 | |
CN104395897A (zh) | 服务器节点互连装置和方法 | |
US9853920B2 (en) | Systems and methods for performing packet reorder processing | |
US9154441B2 (en) | Adaptive buffer allocation management | |
KR100863863B1 (ko) | 패킷 전송 장치 | |
JP2016501475A (ja) | 受動相互接続及び分散型スイッチレススイッチングを行うルータ | |
US11258723B2 (en) | Data processing method and apparatus, and switching device using footprint queues | |
US9654399B2 (en) | Methods and devices in an IP network for congestion control | |
Rajkumar et al. | HCCLBA: Hop-By-Hop Consumption Conscious Load Balancing Architecture Using Programmable Data Planes | |
CN111343025B (zh) | 功能虚拟化网络中可扩展的服务器部署方法 | |
CN105827544B (zh) | 一种用于多级clos***的拥塞控制方法及装置 | |
US9277300B2 (en) | Passive connectivity optical module | |
US20020024953A1 (en) | Switching devices | |
CN108337181B (zh) | 一种交换网拥塞管理方法和装置 | |
US10652140B2 (en) | System and a method for controlling management processes directed to a link aggregation group | |
US10601736B2 (en) | Repeater transmission performance improvement regardless of number of buffers | |
US20100002601A1 (en) | Methods for hardware reduction and overall performance improvement in communication system | |
KR101220481B1 (ko) | 네트워크 온 칩 시스템 및 그 라우팅 방법 | |
KR20240089315A (ko) | 목적지를 타겟팅하는 다수의 소스들 간의 공정한 중재 | |
CN117978737A (zh) | 报文传输方法、设备、存储介质和程序产品 | |
US9282045B2 (en) | Information processing method, information processing circuit, and information processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |