CN105824650B - 计算机***、可适性休眠控制模块及其控制方法 - Google Patents
计算机***、可适性休眠控制模块及其控制方法 Download PDFInfo
- Publication number
- CN105824650B CN105824650B CN201510004465.9A CN201510004465A CN105824650B CN 105824650 B CN105824650 B CN 105824650B CN 201510004465 A CN201510004465 A CN 201510004465A CN 105824650 B CN105824650 B CN 105824650B
- Authority
- CN
- China
- Prior art keywords
- wake
- data
- central processing
- computer system
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一种计算机***、可适性休眠控制模块及其控制方法。计算机***包括中央处理器、辅助处理器及连接中央处理器与辅助处理器的JTAG连接端口。辅助处理器于接收休眠触发信号时,执行休眠程序,以备份计算机***的当前状态并关闭计算机***,并于接收唤醒触发信号时,依据对应中央处理器的唤醒数据来执行唤醒程序,以使计算机***恢复至执行休眠程序前的状态。本发明经由以辅助处理器取代中央处理器来执行休眠程序及唤醒程序,可使计算机***实现快速开机功能,并可于不修改操作***或启动程序的状况下使快速开机功能适用于不同类型的中央处理器。
Description
技术领域
本实用新型涉及一种计算机***、控制模块及控制方法有关,特别涉及一种具可适性休眠控制功能的计算机***、可适性休眠控制模块及可适性休眠控制方法。
背景技术
现有进阶组态与电源接口(Advanced Configuration and Power Interface,ACPI)标准是当前最常见的电源管理规格。藉由此ACPI标准,令研发人员可以更便捷地对计算机***进行电源管理。
于ACPI标准中,计算机***的睡眠状态(Sleeping States,S-States)包括S0、S1、S2、S3、S4或S5六种模式。于此仅针对较为常用的S0、S3及S4三种模式进行介绍。
于S0模式下,计算机***为正常开机运作的状态。
S3模式又称为待机(Standby)模式或挂到主记忆体(Suspend to RAM,STR)模式,于待机模式下,一计算机***仅提供电力至一主记忆体,而停止供电至其他装置以节省电力。当计算机***离开待机模式时,由于该主记忆体中仍储存有该计算机***进入待机模式前的所有状态数据,该计算机***不须重载各种软件(如驱动程序或操作***)或重新进行初始化即可直接运作,而可实现快速开机功能并恢复至进入待机模式前的状态。
更详细地,由于该主记忆体为挥发性记忆体(volatile memory),故该计算机***须在进入待机模式后持续供电至该主记忆体。一旦该主记忆体被断电,将导致储存于该主记忆体的所有数据(包括该计算机***的状态数据)消失,如此将使得该计算机***无法于离开待机模式后实现快速开机功能及恢复至进入待机模式前的状态。
S4模式又称为休眠(Hibernate)模式或挂到硬盘(Suspend to Disk,STD)模式。请参阅图1A及图1B,图1A为现有休眠模式的第一示意图,图1B为现有休眠模式的第二示意图,用以说明现有计算机***进入休眠模式及离开休眠模式的运作方式。
如图1A所示,现有计算机***1包括一中央处理器10、一主记忆体12及一硬盘14。该主记忆体12中储存有对应该现有计算机***1当前状态的一状态数据120。
该硬盘14储存有一休眠程序140。该休眠程序140是专用于特定的该中央处理器10。具体而言,该休眠程序140是该现有计算机***1的操作***(Operating system,OS)或开机程序(bootloader)的一部分。
当该中央处理器10收到一休眠触发信号时,可执行该休眠程序140以使该现有计算机***10进入休眠模式。具体而言,该中央处理器10于执行该休眠程序140后,可将该状态数据120备份至该硬盘14以作为一备份状态数据120’,并停止供电至该现有计算机***1的所有装置(包括该主记忆体12)以节省电力。
当已进入休眠模式的该中央处理器10收到一唤醒触发信号时,可执行该休眠程序140以离开休眠模式。具体而言,该中央处理器10被唤醒并执行该休眠程序140后,可自该硬盘14载入该备份状态数据120’至该主记忆体12以作为该状态数据120(如图1B所示),并重新开启其他装置。
藉此,该现有计算机***1可实现快速开机功能,并可藉由该备份状态数据120’,于被唤醒后快速恢复当前状态为进入休眠模式前的状态。并且,由于该现有计算机***1于休眠模式下对所有装置停止供电,因此休眠模式为睡眠状态中最省电的模式。
然而,由于该休眠程序140是专用于特定的该中央处理器10。当该现有计算机***1的制造商欲推出使用新的中央处理器(即,与该中央处理器10不同类型的另一中央处理器)的该现有计算机***1时,***制造商的研发人员须对该休眠程序140进行大幅度的修改,以使该休眠程序140可适用于新的该中央处理器。并且,由于该休眠程序140是操作***或开机程序的一部分,更增添了前述修改的难度及复杂度。
所以,现有休眠模式执行方案存在上述可适性过低的问题,而亟待更有效的解决方案被提出。
发明内容
本发明的主要目的,是在于提供一种计算机***、可适性休眠控制模块及可适性休眠控制方法,可适用于不同类型的中央处理器。
为达上述目的,本发明是提供一种计算机***,包括一JTAG连接端口、电性连接该JTAG连接端口的一中央处理器及连接该JTAG连接端口的一辅助处理器。该辅助处理器具有对应该中央处理器的一唤醒数据。其中,该辅助处理器于接收一休眠触发信号时发送一休眠控制信号至该中央处理器,藉由对该中央处理器的控制来执行一休眠程序,该休眠程序包括备份该计算机***当前的一状态数据并关闭该计算机***;并且,该辅助处理器于接收一唤醒触发信号时发送一唤醒控制信号至该中央处理器,藉由对该中央处理器的控制来依据该唤醒数据执行一唤醒程序,该唤醒程序包括使该计算机***恢复至执行该休眠程序前的状态。
承上所述,其中更包括:一主记忆体,电性连接该中央处理器,储存该状态数据;及一非挥发性记忆体,电性连接该中央处理器;该辅助处理器于执行该休眠程序时备份该状态数据至该非挥发性记忆体以作为一备份状态数据,并于执行该唤醒程序时,依据该唤醒数据自该非挥发性记忆体读取该备份状态数据,并载入至该主记忆体以作为该状态数据。
承上所述,其中该唤醒数据包括对应该中央处理器的一暂存器数据地址、该主记忆体的一存取数据地址及该非挥发性记忆体的一映射地址,其中该映射地址对应至该存取数据地址。
承上所述,其中该辅助处理器于执行该唤醒程序时,令该中央处理器依据该暂存器数据地址运作并启动该计算机***,并自该非挥发性记忆体的该映射地址读取该备份状态数据,并载入至该主记忆体的该存取数据地址。
承上所述,其中该唤醒数据是一文字文件或一二元文件;该唤醒数据是储存于该辅助处理器的一记忆体、该非挥发性记忆体或连接该中央处理器的一外部记忆体。
承上所述,其中该JTAG连接端口连接一JTAG连接元件的一端,该辅助处理器连接该JTAG连接元件的另一端;该中央处理器支援联合测试工作群组技术。
承上所述,其中更包括一触发元件,连接该中央处理器或该辅助处理器,该触发元件于接受外部操作时产生该休眠触发信号或该唤醒触发信号。
本发明进一步提供一种可适性休眠控制模块,包括经由一JTAG连接元件连接一计算机***的一JTAG连接端口的一辅助连接端口及电性连接该辅助连接端口的一辅助处理器。该辅助处理器具有对应该中央处理器的一唤醒数据。其中该JTAG连接端口电性连接该计算机***的一中央处理器。其中,该辅助处理器于接收一休眠触发信号时发送一休眠控制信号至该中央处理器,藉由对该中央处理器的控制来执行一休眠程序,该休眠程序包括备份该计算机***的当前状态并关闭该计算机***;并且,该辅助处理器于接收一唤醒触发信号时发送一唤醒控制信号至该中央处理器,藉由对该中央处理器的控制来依据该唤醒数据执行一唤醒程序,该唤醒程序包括使计算机***恢复至执行该休眠程序前的状态。
本发明进一步提供一种可适性休眠控制方法,包括下列步骤:a)一辅助处理器于接收一休眠触发信号时发送一休眠控制信号至一计算机***的一中央处理器,藉由对该中央处理器的控制来执行一休眠程序;b)该中央处理器依据该休眠控制信号备份该计算机***的当前状态并关闭该计算机***;c)该辅助处理器于接收一唤醒触发信号时取得对应该计算机***的一中央处理器的一唤醒数据;d)发送一唤醒控制信号及该唤醒数据至该中央处理器,藉由对该中央处理器的控制来依据该唤醒数据执行一唤醒程序;及e)该中央处理器依据该唤醒控制信号使该计算机***恢复至执行该休眠程序前的状态。
承上所述,其中该步骤b包括下列步骤:b1)接收该休眠控制信号;b2)依据该休眠控制信号备份储存于该计算机***的一状态数据至一非挥发性记忆体,以作为一备份状态数据;及b3)依据该休眠控制信号关闭该计算机***。
承上所述,其中该步骤e包括下列步骤:e1)接收该唤醒控制信号及该唤醒数据;e2)依据该唤醒控制信号及该唤醒数据启动该计算机***;及e3)依据该唤醒控制信号及该唤醒数据自该非挥发性记忆体读取该备份状态数据,并载入至该计算机***的一主记忆体,以作为该状态数据。
承上所述,其中该唤醒数据包括对应该中央处理器的一暂存器数据地址;该步骤e2是令该中央处理器依据该暂存器数据地址运作并启动该计算机***。
承上所述,其中该唤醒数据包括该主记忆体的一存取数据地址及该非挥发性记忆体的一映射地址,其中该映射地址对应该存取数据地址;该步骤e3是自该非挥发性记忆体的该映射地址读取该备份状态数据,并载入至该主记忆体的该存取数据地址。
承上所述,其中该唤醒数据是一文字文件或一二元文件。
本发明经由以辅助处理器取代中央处理器来执行休眠程序及唤醒程序,可在不必修改计算机***的操作***或启动程序的状况下,令采用不同类型的中央处理器的计算机***皆可实现快速开机功能。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1A为现有休眠模式的第一示意图;
图1B为现有休眠模式的第二示意图;
图2为本发明第一具体实施例的计算机***架构图;
图3为本发明第一具体实施例的计算机***外观示意图;
图4为本发明第一具体实施例的可适性休眠控制模块架构图;
图5为本发明第一具体实施例的可适性休眠控制模块外观示意图;
图6为本发明第一具体实施例的可适性休眠控制方法流程图;
图7为本发明第二具体实施例的可适性休眠控制方法流程图。
其中,附图标记
1…现有计算机***
10、22…中央处理器
12、26…主记忆体
120、260…状态数据
120’、260’…备份状态数据
14…硬盘
140…休眠程序
2…计算机***
20…JTAG连接端口
24、40…辅助处理器
240、400…唤醒数据
28…非挥发性记忆体
30…触发元件
32…印刷电路板
34…读取模块
36…外部记忆体
4…可适性休眠控制模块
42…辅助连接端口
44…辅助印刷电路板
a1、a2…JTAG连接元件
S600-S612…第一控制步骤
S700-S720…第二控制步骤
具体实施方式
兹就本发明的一较佳实施例,配合附图,详细说明如后。
首请参阅图2,为本发明第一具体实施例的计算机***架构图。如图2所示,本发明的具可适性休眠控制功能的计算机***2(以下简称计算机***2)主要包括一JTAG连接端口20、一中央处理器22及一辅助处理器24。
该JTAG连接端口20用于传输指令或数据。具体而言,该JTAG连接端口20是支援联合测试工作群组(Joint Test Action Group,JTAG)接口技术的连接端口。
值得一提的是,JTAG接口技术是基于IEEE-1149.1边界扫描架构(IEEE-1149.1Boundary Scan Architecture)所发展出的技术。于应用方面,JTAG接口是一种专门用于烧录或测试一印刷电路板(Printed Circuit Board,PCB)(如图3所示的印刷电路板32)的接口。
举例来说,于研发阶段,当研发人员想对该计算机***2的各个功能进行检错或除错(debug)时,可将一电路模拟器(In–Circuit Emulator,ICE)连接至该计算机***2的该JTAG连接端口20。接着,该研发人员可操作该电路模拟器来发送特定的一控制信号至该计算机***2,并观察该计算机***2依据该控制信号运作时,是否发生错误以及错误是否排除。综上所述,该研发人员可便捷地经由JTAG接口技术输入各种的该控制信号至该计算机***2,以模拟各种状况并进行检错或除错。
较佳地,该控制信号包括一地址栏位及一指令栏位。该地址栏位对应至欲控制的装置的一硬件位置,以指示该中央处理器22欲控制的装置为何。该指令栏位用以指示控制操作的内容(如中断电力、提供电力、读取数据或写入数据)。
由于上述优点,计算机***于研发阶段可设置该JTAG连接端口20,以方便研发人员进行检错或除错。
该中央处理器22电性连接该JTAG连接端口20,并可控制该计算机***2的各元件运作(如电源开启/关闭或鼠标致能/禁能)。并且,该中央处理器22可经由该JTAG连接端口20接收该控制信号,并执行对应该控制信号的操作。较佳地,该中央处理器22支援JTAG技术。
举例来说,若该控制信号为一关机控制信号,则该中央处理器22于收到该关机控制信号后,可关闭该计算机***2的所有装置(包括该中央处理器22),以使该计算机***2进入关机状态。
该辅助处理器24连接该JTAG连接端口20。具体而言,该辅助处理器24经由一JTAG连接元件a1连接该JTAG连接端口20。该JTAG连接端口20连接该JTAG连接元件a1的一端,该辅助处理器连接该JTAG连接元件a1的另一端。较佳地,该JTAG连接元件a1是总线(bus)或印刷于该印刷电路板32的导电线路,但不以此为限。
该辅助处理器24可经由该JTAG连接元件a1及该JTAG连接端口20发送该控制信号至该中央处理器22以控制该中央处理器22,并藉由该中央处理器22来控制该计算机***2。
接着说明本发明的该辅助处理器24如何控制该计算机***2进入一休眠模式(Hibernate mode)。该辅助处理器24于接收到一休眠触发信号时,可发送对应该休眠触发信号的一休眠控制信号至该中央处理器22以控制该中央处理器22。本实施例中,该辅助处理器24是经由发送该休眠控制信号来执行一休眠程序。该休眠程序包括藉由控制该中央处理器22来备份该计算机***2的当前状态的动作,以及关闭该计算机***2,以使该计算机***2进入该休眠模式的动作。
具体而言,该计算机***2更包括一主记忆体26(如随机存取记忆体(RandomAccess Memory,RAM))及一非挥发性记忆体28(non-volatile memory,如磁盘硬盘(HardDisk Drive,HDD)、快闪记忆体(flash memory)或固态硬盘(Solid State Drive,SSD))。该主记忆体26电性连接该中央处理器22,用以暂存一状态数据260。其中,前述状态数据260是用以表示该计算机***2的当前状态(如当前开启的应用程序、视窗或当前的***设定参数),并被储存于该主记忆体26的一存取数据地址。
该辅助处理器24执行该休眠程序时,是控制该中央处理器22以将该状态数据260自该存取数据地址备份至该非挥发性记忆体28的一映射地址,其中该映射地址对应至该存取数据地址。藉此,该非挥发性记忆体28可储存有一备份状态数据260’,而可避免因该主记忆体26被断电而遗失该状态数据260。并且,该计算机***2于进入该休眠模式(即,该辅助处理器24执行该休眠程序成功)后可完全关闭,而不需提供电力至该主记忆体26。
接着说明该辅助处理器24如何控制该计算机***2离开该休眠模式。当该辅助处理器24接收到一唤醒(wake up)触发信号时,可先取得对应该中央处理器22的一唤醒数据240,并依据该唤醒数据240发送一唤醒控制信号至该中央处理器22以控制该中央处理器22。本实施例中,该辅助处理器24是经由发送该唤醒控制信号来执行一唤醒程序。该唤醒程序是包括藉由控制该中央处理器22启动该计算机***2的动作,以及使该计算机***2恢复至执行该休眠程序前的状态的动作。
具体而言,该唤醒数据240可被储存于该辅助处理器24的一记忆体、该非挥发性记忆体28或连接该中央处理器22的一外部记忆体。若该唤醒数据240被设计为储存于该辅助处理器24的记忆体,由于该研发人员可不须考虑不同文件***(file system)间(即,该非挥发性记忆体28与该辅助处理器24可能使用不同的文件***标准)的存取问题,而可有效缩短研发时间。本实施例中,该唤醒数据240主要包括对应该中央处理器22的一暂存器数据地址、该存取数据地址及该映射地址。较佳地,该暂存器数据地址是由该研发人员依据该中央处理器22的类型所预先设定,该存取数据地址是该辅助处理器24于执行该休眠程序时所取得的该主记忆体26储存该状态数据250的记忆体地址,该映射地址是该研发人员预先于该非挥发性记忆体28中所规画的用以储存该备份状态数据260’的记忆体地址,但不以此限定。
该辅助处理器24取得该唤醒数据240后,依据该唤醒数据240发出该唤醒控制信号至该中央处理器22,以执行该唤醒程序。通过该唤醒程序的执行,该辅助处理器24可传送该暂存器数据地址至该中央处理器22,以使该中央处理器22依据该暂存器数据地址运作。
更详细地,该中央处理器22包括多个暂存器。并且,各该暂存器分别对应至一组该暂存器数据地址。该中央处理器22是依据多个该暂存器数据地址来对该多个暂存器进行存取控制,以执行各种运算或程序。
因此,于本发明中,当该中央处理器22收到该唤醒控制信号及该暂存器数据地址后,该中央处理器22可被致能。并且,该中央处理器22可依据该暂存器数据地址来对该多个暂存器进行存取控制,而可依据该唤醒控制信号执行对应控制(如控制该计算机***2的其他装置恢复运作)。
该中央处理器22依据该唤醒控制信号及该暂存器数据地址恢复正常运作后,可进一步依据该唤醒控制信号、该存取数据地址及该映射地址读取该备份状态数据260’,并载入至该主记忆体26的存取数据地址以恢复该状态数据260。藉此,该辅助处理器24经由该唤醒数据240可使该中央处理器22快速恢复正常运作,并使该计算机***2可实现快速开机功能及休眠控制功能。
举例来说,当制造商将该计算机***2的该中央处理器22(如第一中央处理器)替换为不同类型的另一中央处理器(如第二中央处理器),以作为新产品时,该制造商的该研发人员仅需修改该唤醒数据(如将对应该第一中央处理器的该暂存器数据地址替换为对应该第二中央处理器的该暂存器数据地址),通过该辅助处理器24,即可使配置有该第二中央处理器的计算机***实现快速开机功能及休眠控制功能,而不须另外对该计算机***2的操作***或启动程序进行修改。综上所述,本发明实可有效缩短计算机***的研发时间。
较佳地,该唤醒数据240是一文字文件(如一脚本文件(script file))或一二元文件(binary file)。当该唤醒数据240为该文字文件时,该辅助处理器24可先将该文字文件转换(如编译(compiler)或组译(assembler))为该二元文件,再依据该二元文件的内容执行该唤醒程序。
于本发明的另一实施例中,该计算机***2更包括一触发元件30(如电源按键)。该触发元件30连接该中央处理器22,并于接受外部操作时产生该休眠触发信号或该唤醒触发信号,并经由该中央处理器22传送至该辅助处理器24。本实施例中该触发元件30是连接该中央处理器22,但不以此为限。于另一实施例中,该触发元件30亦可直接连接该辅助处理器24,并直接传送该休眠触发信号或该唤醒触发信号至该辅助处理器24。
请参阅图3,为本发明第一具体实施例的计算机***外观示意图,用以说明该计算机***2的各元件的设置方式。
如图3所示,于本例子中,该JTAG连接端口20、该中央处理器22、该辅助处理器24、该主记忆体26及该非挥发性记忆体28皆被设置于相同的该印刷电路板32上。
该计算机***2更包括一读取模块34。该读取模块34设置于该印刷电路板32上,并通过该印刷电路板32电性连接该中央处理器22。本实施例中,该读取模块34用以读取一外部记忆体36(该外部记忆体36可例如为安全数位(Secure Digital,SD),该读取模块34可例如为读卡机),其中该唤醒数据240是被储存于该外部记忆体36。
较佳地,该研发人员可将对应不同类型的中央处理器的多个该唤醒数据240分别储存至不同的该外部记忆体36中(即,各该外部记忆体36所储存的该唤醒数据240洽对应至一种类型的中央处理器)。当该计算机***2的该中央处理器22被更换时,该研发人员仅需将储存有对应至被更换的中央处理器的该唤醒数据240的该外部记忆体36***至该读取模块34,即可使该辅助处理器24取得对应的该唤醒数据240,并实现快速开机功能及休眠控制功能。
请参阅图2及图4,图4为本发明第一具体实施例的可适性休眠控制模块架构图。如图4所示,该可适性休眠控制模块4,包括一辅助处理器40及一辅助连接端口42。该辅助连接端口42经由一JTAG连接元件a2外接该计算机***2的该JTAG连接端口20。该辅助处理器40的一记忆体(图未标示)储存有一唤醒数据400。其中,该辅助处理器40不必然与该计算机***2整合在一起,藉此更增加了设置上的弹化。
请参阅图5,为本发明第一具体实施例的可适性休眠控制模块外观示意图。如图5所示,该辅助处理器40及该辅助连接端口42被设置于相同的一辅助印刷电路板44上。该JTAG连接端口20、该中央处理器22、该主记忆体26及该非挥发性记忆体28皆被设置于相同的该印刷电路板32上。并且,该辅助连接端口42连接该JTAG连接元件a2的一端,该JTAG连接端口20连接该JTAG连接元件a2的另一端。
藉此,该研发人员可于不变更该计算机***2的印刷电路板32的原始设计下,经由外接该可适性休眠控制模块4来实现该计算机***2的快速开机功能及休眠控制功能。
请参阅图2、图4及图6,图6为本发明第一具体实施例的可适性休眠控制方法流程图。本发明方法包含以下步骤:
步骤S600:检测是否收到该休眠触发信号。具体而言,该辅助处理器24检测是否自该触发元件30收到该休眠触发信号。若该辅助处理器24收到该休眠触发信号,则执行步骤S602,否则重复执行该步骤S600以持续检测。
步骤S602:发送该休眠控制信号至该中央处理器2。具体而言,该辅助处理器24经由该JTAG连接元件a1及该JTAG连接端口20发送该休眠控制信号至该计算机***2的该中央处理器22,以经由对该中央处理器22的控制来执行该休眠程序。
步骤S604:备份该计算机***2的当前状态并关闭该计算机***2。具体而言,该中央处理器22依据该休眠控制信号备份该计算机***2的当前状态,并关闭该计算机***2以使该计算机***2进入该休眠模式。
步骤S606:检测是否收到该唤醒触发信号。具体而言,该辅助处理器24检测是否自该触发元件30收到该唤醒触发信号。若该辅助处理器24收到该唤醒触发信号,则执行步骤S608以使该计算机***2离开该休眠模式,否则重复执行该步骤S606以持续检测。
步骤S608:取得该唤醒数据240。
步骤S610:发送该唤醒控制信号及该唤醒数据240至该中央处理器22。具体而言,该辅助处理器24经由该JTAG连接元件a1及该JTAG连接端口20发送该唤醒控制信号及该唤醒数据240至该计算机***2的该中央处理器22,以经由对该中央处理器22的控制来执行该唤醒程序。
步骤S612:使该计算机***2恢复至执行该休眠程序前的状态。具体而言,该中央处理器22依据该唤醒控制信号及该唤醒数据使该计算机***2恢复至执行该休眠程序前(即执行该步骤S602前)的状态。至此,该计算机***2可离开该休眠模式并达成快速开机功能。
请参阅图2、图4及图7,图7为本发明第二具体实施例的可适性休眠控制方法流程图。本发明方法包含以下步骤:
步骤S700:检测是否收到该休眠触发信号。若该辅助处理器24收到该休眠触发信号,则执行步骤S702,否则重复执行该步骤S700以持续检测。
步骤S702:发送该休眠控制信号至该中央处理器22。
步骤S704:该中央处理器22接收该休眠控制信号。
步骤S706:备份该状态数据206至该非挥发性记忆体28。具体而言,该中央处理器22依据该辅助处理器24的控制(即,依据该休眠控制信号的内容),将储存于该主记忆体26的该存取数据地址的该状态数据206备份至该非挥发性记忆体28的该映射位置,以作为该备份状态数据260’。
步骤S708:关闭该计算机***2。具体而言,该中央处理器22依据该休眠控制信号关闭计算机***2,以使该计算机***2进入该休眠模式。
步骤S710:检测是否收到该唤醒触发信号。若该辅助处理器24收到该唤醒触发信号,则执行步骤S712,否则重复执行该步骤S710以持续检测。
步骤S712:取得该唤醒数据240。
步骤S714:发送该唤醒控制信号及该唤醒数据240至该中央处理器22。
步骤S716:该中央处理器22接收该唤醒控制信号及该唤醒数据240。
步骤S718:启动该计算机***2。具体而言,该唤醒数据240包括对应该中央处理器22的该暂存器数据地址。该中央处理器22依据该唤醒控制信号及该暂存器数据地址恢复正常运作,并依据该唤醒控制信号使该计算机***2的其他装置恢复运作。
步骤S720:读取该备份状态数据260’,并载入至该主记忆体26。具体而言,该唤醒数据240还包括该主记忆体26的该存取数据地址及该非挥发性记忆体28的该映射地址。该中央处理器22依据该唤醒控制信号及该唤醒数据240,自该非挥发性记忆体28的该映射地址读取该备份状态数据260’,并载入该备份状态数据260’至该主记忆体26的该存取数据地址,以作为该状态数据260。至此,该计算机***2可离开该休眠模式并实现快速开机功能。
本发明经由以辅助处理器取代计算机***内的中央处理器来执行休眠程序及唤醒程序,可使计算机***实现快速开机功能,并可于不修改操作***或启动程序的状况下使快速开机功能适用于不同类型的中央处理器。
换句话说,本发明不须依据中央处理器的类型来对操作***或启动程序进行客制化修改,既可通过辅助处理器令采用不同类型的中央处理器的计算机***皆能实现快速开机功能,进而有效缩短***研发时间。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (13)
1.一种计算机***,其特征在于,该计算机***包括:
一JTAG连接端口;
一中央处理器,电性连接该JTAG连接端口,该中央处理器包括多个暂存器;及
一辅助处理器,连接该JTAG连接端口,具有对应该中央处理器的一唤醒数据,该唤醒数据包括分别对应至该中央处理器的该多个暂存器的多个暂存器数据地址;
其中,该辅助处理器于接收一休眠触发信号时经由该JTAG连接端口发出一休眠控制信号至该中央处理器,藉由对该中央处理器的控制来执行一休眠程序,该休眠程序包括备份该计算机***当前的一状态数据并完全关闭该计算机***;
其中,该辅助处理器于接收一唤醒触发信号时经由该JTAG连接端口发出一唤醒控制信号及该唤醒数据至该中央处理器,藉由对该中央处理器的控制来依据该唤醒数据执行一唤醒程序,该辅助处理器于执行该唤醒程序时,令该中央处理器依据该多个暂存器数据地址对该多个暂存器进行存取控制,以运作并启动该计算机***,并使该计算机***恢复至执行该休眠程序前的状态。
2.如权利要求1所述的计算机***,其特征在于,更包括:
一主记忆体,电性连接该中央处理器,储存该状态数据;及
一非挥发性记忆体,电性连接该中央处理器;该辅助处理器于执行该休眠程序时备份该状态数据至该非挥发性记忆体以作为一备份状态数据,并于执行该唤醒程序时,依据该唤醒数据自该非挥发性记忆体读取该备份状态数据,并载入至该主记忆体以作为该状态数据。
3.如权利要求2所述的计算机***,其特征在于,该唤醒数据更包括该主记忆体的一存取数据地址及该非挥发性记忆体的一映射地址,其中该映射地址对应至该存取数据地址。
4.如权利要求3所述的计算机***,其特征在于,该辅助处理器于执行该唤醒程序时,令该中央处理器对该多个暂存器进行存取控制,以自该非挥发性记忆体的该映射地址读取该备份状态数据,并载入至该主记忆体的该存取数据地址。
5.如权利要求3所述的计算机***,其特征在于,该唤醒数据是一文字文件或一二元文件;该唤醒数据是储存于该辅助处理器的一记忆体、该非挥发性记忆体或连接该中央处理器的一外部记忆体。
6.如权利要求1所述的计算机***,其特征在于,该JTAG连接端口连接一JTAG连接元件的一端,该辅助处理器连接该JTAG连接元件的另一端;该中央处理器支援联合测试工作群组技术。
7.如权利要求1所述的计算机***,其特征在于,更包括一触发元件,连接该中央处理器或该辅助处理器,该触发元件于接受外部操作时产生该休眠触发信号或该唤醒触发信号。
8.一种可适性休眠控制模块,其特征在于,该可适性休眠控制模块包括:
一辅助连接端口,经由一JTAG连接元件连接一计算机***的一JTAG连接端口,其中该JTAG连接端口电性连接该计算机***的一中央处理器;及
一辅助处理器,电性连接该辅助连接端口,具有对应该中央处理器的一唤醒数据,该唤醒数据包括分别对应至该中央处理器的多个暂存器的多个暂存器数据地址;
其中,该辅助处理器于接收一休眠触发信号时经由该辅助连接端口、该JTAG连接元件及该JTAG连接端口传送一休眠控制信号至该中央处理器,藉由对该中央处理器的控制来执行一休眠程序,该休眠程序包括备份该计算机***的当前状态并完全关闭该计算机***;
其中,该辅助处理器于接收一唤醒触发信号时经由该辅助连接端口、该JTAG连接元件及该JTAG连接端口传送一唤醒控制信号及该唤醒数据至该中央处理器,藉由对该中央处理器的控制来依据该唤醒数据执行一唤醒程序,该辅助处理器于执行该唤醒程序时,令该中央处理器依据该多个暂存器数据地址对该多个暂存器进行存取控制,以运作并启动该计算机***,并使计算机***恢复至执行该休眠程序前的状态。
9.一种可适性休眠控制方法,其特征在于,该可适性休眠控制方法包括下列步骤:
a)一辅助处理器于接收一休眠触发信号时经由一JTAG连接端口发送一休眠控制信号至一计算机***的一中央处理器来,藉由对该中央处理器的控制来执行一休眠程序;
b)于执行该休眠程序时,该中央处理器依据该休眠控制信号备份该计算机***的当前状态并完全关闭该计算机***;
c)该辅助处理器于接收一唤醒触发信号时取得对应该计算机***的一中央处理器的一唤醒数据,该唤醒数据包括分别对应至该中央处理器的多个暂存器的多个暂存器数据地址;
d)经由该JTAG连接端口发送一唤醒控制信号及该唤醒数据至该中央处理器,藉由对该中央处理器的控制来依据该唤醒数据执行一唤醒程序;及
e)于执行该唤醒程序时,令该中央处理器依据该唤醒控制信号及该唤醒数据的该多个暂存器数据地址对该多个暂存器进行存取控制,以运作并启动该计算机***,并使该计算机***恢复至执行该休眠程序前的状态。
10.如权利要求9所述的可适性休眠控制方法,其特征在于,该步骤b包括下列步骤:
b1)接收该休眠控制信号;
b2)依据该休眠控制信号备份储存于该计算机***的一状态数据至一非挥发性记忆体,以作为一备份状态数据;及
b3)依据该休眠控制信号关闭该计算机***。
11.如权利要求10所述的可适性休眠控制方法,其特征在于,该步骤e包括下列步骤:
e1)接收该唤醒控制信号及该唤醒数据;
e2)依据该唤醒控制信号及该唤醒数据启动该计算机***;及
e3)依据该唤醒控制信号及该唤醒数据自该非挥发性记忆体读取该备份状态数据,并载入至该计算机***的一主记忆体,以作为该状态数据。
12.如权利要求11所述的可适性休眠控制方法,其特征在于,该唤醒数据包括该主记忆体的一存取数据地址及该非挥发性记忆体的一映射地址,其中该映射地址对应该存取数据地址;该步骤e3是自该非挥发性记忆体的该映射地址读取该备份状态数据,并载入至该主记忆体的该存取数据地址。
13.如权利要求9所述的可适性休眠控制方法,其特征在于,该唤醒数据是一文字文件或一二元文件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510004465.9A CN105824650B (zh) | 2015-01-06 | 2015-01-06 | 计算机***、可适性休眠控制模块及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510004465.9A CN105824650B (zh) | 2015-01-06 | 2015-01-06 | 计算机***、可适性休眠控制模块及其控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105824650A CN105824650A (zh) | 2016-08-03 |
CN105824650B true CN105824650B (zh) | 2019-05-07 |
Family
ID=56513702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510004465.9A Expired - Fee Related CN105824650B (zh) | 2015-01-06 | 2015-01-06 | 计算机***、可适性休眠控制模块及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105824650B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11841398B2 (en) * | 2021-06-28 | 2023-12-12 | Silicon Motion, Inc. | Method and apparatus and non-transitory computer-readable storage medium for debugging solid-state disk (SSD) device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107168798A (zh) * | 2017-05-16 | 2017-09-15 | 郑州云海信息技术有限公司 | 一种设备休眠方法及装置、设备休眠唤醒方法及装置 |
TW202205053A (zh) * | 2020-07-27 | 2022-02-01 | 虹光精密工業股份有限公司 | 具有智慧化休眠喚醒功能的事務機及其控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937382A (zh) * | 2010-09-02 | 2011-01-05 | 中国电子科技集团公司第三十八研究所 | 基于jtag的多片微处理器同步调试方法 |
CN102483647A (zh) * | 2009-08-31 | 2012-05-30 | 高通股份有限公司 | 用于经由低功率附属处理器操作计算机的方法和*** |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8806228B2 (en) * | 2006-07-13 | 2014-08-12 | International Business Machines Corporation | Systems and methods for asymmetrical performance multi-processors |
-
2015
- 2015-01-06 CN CN201510004465.9A patent/CN105824650B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102483647A (zh) * | 2009-08-31 | 2012-05-30 | 高通股份有限公司 | 用于经由低功率附属处理器操作计算机的方法和*** |
CN101937382A (zh) * | 2010-09-02 | 2011-01-05 | 中国电子科技集团公司第三十八研究所 | 基于jtag的多片微处理器同步调试方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11841398B2 (en) * | 2021-06-28 | 2023-12-12 | Silicon Motion, Inc. | Method and apparatus and non-transitory computer-readable storage medium for debugging solid-state disk (SSD) device |
Also Published As
Publication number | Publication date |
---|---|
CN105824650A (zh) | 2016-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3211532B1 (en) | Warm swapping of hardware components with compatibility verification | |
CN104899055B (zh) | 一种基于bios控制的me更新***及其更新方法 | |
US8468389B2 (en) | Firmware recovery system and method of baseboard management controller of computing device | |
CN100517246C (zh) | 一种计算机远程控制方法及*** | |
US9015458B2 (en) | Computer system and method for updating basic input/output system by switching between local mode and bypass mode through baseboard management controller | |
CN203786723U (zh) | 基于x86 pc/104嵌入式cpu模块的双机冗余*** | |
CN103827834B (zh) | 一种内存数据的迁移方法、计算机和装置 | |
US7007192B2 (en) | Information processing system, and method and program for controlling the same | |
EP2447847A1 (en) | Debugger recovery on exit from low power mode | |
CN102855146A (zh) | 固件更新***及方法 | |
CN101364193A (zh) | 自动恢复bios的方法以及使用该方法的电脑与*** | |
CN107797642B (zh) | 一种备电方法及装置 | |
US20190004818A1 (en) | Method of UEFI Shell for Supporting Power Saving Mode and Computer System thereof | |
US20160306634A1 (en) | Electronic device | |
CN107678997B (zh) | Pcie插卡的热插拔方法、***、装置和可读存储介质 | |
CN105824650B (zh) | 计算机***、可适性休眠控制模块及其控制方法 | |
CN103677897A (zh) | ***芯片及对***芯片的烧写方法 | |
CN104516800A (zh) | 服务器主板诊断的方法、***和相关电路*** | |
CN109992555A (zh) | 一种供多路服务器共用的管理板卡 | |
CN106249840A (zh) | 节能非易失性微处理器 | |
CN104317685A (zh) | 计算器***的启动方法 | |
TWI526817B (zh) | 電腦系統、可適性休眠控制模組及其控制方法 | |
EP3871080A1 (en) | System and method to recover fpga firmware over a sideband interface | |
US20120331199A1 (en) | Computer system, host-bus-adaptor control method, and program thereof | |
CN102681650B (zh) | 一种电源控制节能方法及其对应的存储*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190507 Termination date: 20210106 |