CN105810233B - 一种低功耗存储器的装置和方法 - Google Patents
一种低功耗存储器的装置和方法 Download PDFInfo
- Publication number
- CN105810233B CN105810233B CN201410853352.1A CN201410853352A CN105810233B CN 105810233 B CN105810233 B CN 105810233B CN 201410853352 A CN201410853352 A CN 201410853352A CN 105810233 B CN105810233 B CN 105810233B
- Authority
- CN
- China
- Prior art keywords
- gate
- signal
- output
- enable signal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种低功耗存储器的装置和方法，包括：使能信号连接所述第一非门输入端进行取反，输出端连接第一与非门第一端；地址切换信号连接第一或门第一端，第二或非门输出信号连接至第一或门第二端与地址切换信号相与，输出信号连接至第一与非门第二端；读使能信号连接至第一或非门第一端，延时信号连接至第一或非门第二端，第一或非门输出信号连接至第二或非门第二端，第一与非门输出信号连接至第二或非门第一端，第二或非门输出信号连接至第一或门第二端；第一与非门输出信号连接至第二非门进行取反操作，并取反后信号连接至第三非门再次进行取反操作。本发明有效降低存储器的工作消耗，提高存储器性能。
Description
技术领域
本发明涉及存储器技术领域，尤其涉及一种低功耗存储器的装置和方法。
背景技术
随着集成电路***设计规模的不断加大，***中会存在大量的数据处理单元，而对应每个数据处理单元都会采用对应的数据存储单元来进行数据的保存。然而，随着数据存储器的需求不断加大，它所带来的功耗也在不断增加，有时甚至超过60％，因此，降低存储器功耗已经成为当今集成电路设计当中一个不可忽视的问题。
发明内容
本发明的目的在于提出一种低功耗存储器的装置和方法，能够有效，降低存储器的功率损耗，提高存储器性能。
为达此目的，本发明采用以下技术方案：
首先，一种低功耗存储器的装置，包括：
第一非门、第二非门、第三非门、第一与非门、第一或门、第一或非门、第二或非门及延时单元；
所述第一非门的输入端连接芯片使能输入端，输出端连接所述第一与非门的第一端，用于传递反向使能信号；
所述第一或门的第一端连接于地址切换信号输入端，第二端与所述第二或非门输出端相连，所述第一或门输出端与所述第一与非门第二端相连，用于传递或信号；
所述第一与非门输出端与所述第二非门输入端、所述第二或非门第一端相连，用于传递所述反向使能信号及或信号相与后的信号；
所述第一或非门的第一端连接读使能信号输入端，第二端连接延时单元信号输入端，输出端与所述第二或非门的第二输出端相连，用于传递读使能信号与延时信号的或非信号；
所述第二非门的输入端与所述第三非门的输入端相连，用于传递取反后的或信号，所述第三非门的输出端为或信号取反后的再次取反信号，输出为待机信号。
进一步的，所述延时单元输入端接收所述读使能信号，输出端与所述第一或非门第二端相连。
进一步的，所述使能信号、读使能信号及地址切换信号为装置内部信号。
进而，一种低功耗存储器的方法，包括：
将使能信号施加到第一非门输入端并进行反相处理，经反相处理后输出端给第一与非门的第一端；
将地址切换信号施加到所述第一或门的第一端，将第二或非门的输出信号输出给所述第一或门的第二端并与所述地址切换信号进行或操作，所得的输出信号输出给所述第一与非门的第二端；
将所述读使能信号连接至所述第一或非门的第一端，将所述延时信号连接至所述第一或非门的第二端，将所述第一或非门输出信号连接至所述第二或非门的第二端，将所述第一与非门的输出信号连接至所述第二或非门的第一端，将所述第二或非门输出信号连接至所述第一或门的第二端；
将所述第一与非门的输出信号连接至所述第二非门进行取反操作，并将取反后的信号连接至所述第三非门再次进行取反操作后，输出待机信号。
进一步的，将所述读使能信号加载至所述延时单元的输入端，所述延时单元输出端信号即为延时信号。
进一步的，所述使能信号、读使能信号及地址切换信号产生来之装置内部。
本发明提供的一种低功耗存储器的装置和方法，通过利用存储器芯片内部使能信号、地址切换信号及读使能信号，采用逻辑门控制方式能够有效降低存储器工作消耗，提高存储器性能。
附图说明
图1是本发明实施例一提供的一种低功耗存储器的装置结构示意图。
图2是本发明实施例二提供的一种低功耗存储器的方法流程图。
图3是本发明实施例提供的一种低功耗存储器的方法的波形图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1是本发明具体实施方式1提供的一种低功耗存储器的装置结构示意图。包括：第一非门01、第二非门02、第三非门03、第一与非门04、第一或门05、第一或非门06、第二或非门07及延时单元08；
所述第一非门01的输入端与芯片使能输入端相连，接收芯片使能信号CEB，输出端连接所述第一与非门04的第一端，用于传递反向使能信号CEB；此时所述第一与非门04第一端输入信号为
所述第一或门05第一端与地址切换输入端相连，用于接收地址切换信号ATD，第二端与所述第二或非门07输出相连，输出端与所述第一与非门04第二端相连，用于传递或信号；此时，
所述第一与非门04输出端与所述第二非门02输入端、所述第二或非门07第一端相连，用于传递所述反向使能信号CEB及或信号相与后的信号其中为上一时刻所述第二或非门07输出；
所述第一或非门06的第一端接收使能信号READ，第二端接收延迟单元信号，输出端与所述第二或非门07的第二输出端相连，用于传递使能信号READ与延时信号的或非信号；因此，所述第一或非门06输出信号为其中READ为读使能信号，Delay为延时信号。进而所述第二或非门07输出信号为
所述第二非门02的输入端与所述第三非门03的输入端相连，用于传递取反后的或信号，所述第三非门03的输出端为或信号取反后的再次取反信号，输出为待机信号AUTOSTB，所述待机信号AUTOSTB为:
进一步的，所述延时单元08输入端接收所述使能信号READ，输出端与所述第一或非门05第二端相连。
进一步的，所述使能信号CEB、使能信号READ及地址切换信号ATD为装置内部信号。值得注意的是，所述第二非门02与所述第三非门03采用串联连接用以增大输出能力；所述第一或非门06、第二或非门07用于对所述READ读使能信号产生一个Delay延时信号。
实施例二
图2是本发明实施例二的一种低功耗存储器的方法流程图。图1是本发明实施例一提供的一种低功耗存储器的装置结构示意图。本发明提供的一种低功耗存储器的方法包括以下步骤：
201、将使能信号施加到第一非门01输入端并进行反向处理，经反向处理后输出端给述第一与非门04的第一端；其中，通过所述第一非门01加载到所述第一与非门的信号为CEB为使能信号，在本发明中，当使能信号CEB处于低电平时，本发明方法有效。
202、将地址切换信号施加到所述第一或门05的第一端，将第二或非门07的输出信号输出给所述第一或门05的第二端并与所述地址切换信号进行或操作，输出信号连接至所述第一与非门04的第二端，将第一与非门04输出信号连接至所述第二或非门07的第一端；
其中，所述第一或门05的输出信号并加载到所述第一与非门04第二端，其值为其中为上一时刻所述第二或非门07输出；
203、将所述读使能信号连接至所述第一或非门06的第一端，将所述延时信号连接至所述第一或非门06的第二端，将所述第一或非门06输出信号连接至所述第二或非门07的第二端，将所述第一与非门04的输出信号连接至所述第二或非门07的第一端，将所述第二或非门07输出信号连接至所述第一或门05的第二端；
其中，所述第一或非门06输出信号为其中READ为读使能信号，Delay为延时信号。进而所述第二或非门07输出信号为
204、将所述第一与非门04的输出信号连接至所述第二非门02进行取反操作，并将取反后的信号连接至所述第三非门03再次进行取反操作后，输出待机信号AUTOSTB,所述待机信号AUTOSTB为
进一步的，将所述读使能信号加载至所述延时单元的输入端，所述延时单元输出端信号即为延时信号。
进一步的，所述使能信号、读使能信号及地址切换信号产生来之装置内部。
图3是本发明实施例提供的一种低功耗存储器的方法的波形图。通过对比，可以发现，所述芯片使能信号CEB为低电平时，本发明方法有效。所述地址切换信号ATD为下降沿触发，因此当所述地址切换信号ATD每一个下降沿触发时会接收到一个读使能信号READ，所述读使能信号READ为高电平有效；当所述读使能信号READ工作完毕翻转为低电平后，会经过一定时间的延时，这个延时时间取决于所述延时单元08。
所述延时单元08可根据用户需要，进行软件编写决定延时时间的长短。
经过延时处理之后，所述存储器芯片将处于低功耗待机状态AUTOSTB直至下次所述地址切换信号ATD触发响应。
本发明采用逻辑门控制的方法，能够有效的降低存储器的工作损耗，提高存储器性能。
上所述仅为本发明实施例的优选实施例，并不用于限制本发明实施例，对于本领域技术人员而言，本发明实施例可以有各种改动和变化。凡在本发明实施例的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (6)
1.一种低功耗存储器的装置，其特征在于，包括：
第一非门、第二非门、第三非门、第一与非门、第一或门、第一或非门、第二或非门及延时单元；
所述第一非门的输入端连接芯片使能输入端，输出端连接所述第一与非门的第一端，用于传递反向使能信号；
所述第一或门的第一端连接于地址切换信号输入端，第二端与所述第二或非门的输出端相连，所述第一或门的输出端与所述第一与非门的第二端相连，用于传递或信号；
所述第一与非门的输出端与所述第二非门的输入端、所述第二或非门的第一端相连，用于传递所述反向使能信号及或信号相与后的信号；
所述第一或非门的第一端连接读使能信号输出端，第二端连接延时单元信号输入端，输出端与所述第二或非门的第二输入端相连，用于传递读使能信号与延时信号的或非信号；
所述第二非门的输出端与所述第三非门的输入端相连，用于传递取反后的或信号，所述第三非门的输出端为或信号取反后的再次取反信号，输出为待机信号。
2.根据权利要求1所述的低功耗存储器的装置，其特征在于，所述延时单元的输入端接收所述读使能信号，输出端与所述第一或非门第二端相连。
3.根据权利要求1所述的低功耗存储器的装置，其特征在于，芯片使能输入端连接的芯片使能信号、读使能信号及地址切换信号为装置内部信号。
4.一种低功耗存储器的方法，其特征在于，所述方法包括：
将使能信号施加到第一非门输入端并进行反相处理，经反相处理后输出端给第一与非门的第一端；
将地址切换信号施加到第一或门的第一端，将第二或非门的输出信号输出给所述第一或门的第二端并与所述地址切换信号进行或操作，所得的输出信号输出给所述第一与非门的第二端；
将读使能信号连接至第一或非门的第一端，将延时信号连接至所述第一或非门的第二端，将所述第一或非门的输出信号连接至所述第二或非门的第二端，将所述第一与非门的输出信号连接至所述第二或非门的第一端，将所述第二或非门的输出信号连接至所述第一或门的第二端；
将所述第一与非门的输出信号连接至第二非门进行取反操作，并将取反后的信号连接至第三非门再次进行取反操作后，输出待机信号。
5.根据权利要求4所述的低功耗存储器的方法，其特征在于，将读使能信号加载至所述延时单元的输入端，所述延时单元的输出端信号即为延时信号。
6.根据权利要求4所述的低功耗存储器的方法，其特征在于，所述使能信号、读使能信号及地址切换信号产生来之装置内部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410853352.1A CN105810233B (zh) | 2014-12-31 | 2014-12-31 | 一种低功耗存储器的装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410853352.1A CN105810233B (zh) | 2014-12-31 | 2014-12-31 | 一种低功耗存储器的装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105810233A CN105810233A (zh) | 2016-07-27 |
| CN105810233B true CN105810233B (zh) | 2018-05-15 |
Family
ID=56421441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410853352.1A Active CN105810233B (zh) | 2014-12-31 | 2014-12-31 | 一种低功耗存储器的装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105810233B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112422117A (zh) * | 2020-11-17 | 2021-02-26 | 深圳市博诺技术有限公司 | 自动切换信号的电路及设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075479A (zh) * | 2006-05-18 | 2007-11-21 | 富士通株式会社 | 具有低电流消耗特性的半导体存储装置 |
| CN101183560A (zh) * | 2006-11-13 | 2008-05-21 | 奇梦达北美公司 | 包括深度休眠模式的存储器 |
| CN101317232A (zh) * | 2005-11-30 | 2008-12-03 | 莫塞德技术公司 | 具有低功耗的自刷新半导体集成电路 |
| CN102426851A (zh) * | 2011-11-25 | 2012-04-25 | 中国科学院微电子研究所 | 读取时序产生电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004027780A1 (ja) * | 2002-09-20 | 2004-04-01 | Fujitsu Limited | 半導体メモリ |
-
2014
- 2014-12-31 CN CN201410853352.1A patent/CN105810233B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101317232A (zh) * | 2005-11-30 | 2008-12-03 | 莫塞德技术公司 | 具有低功耗的自刷新半导体集成电路 |
| CN101075479A (zh) * | 2006-05-18 | 2007-11-21 | 富士通株式会社 | 具有低电流消耗特性的半导体存储装置 |
| CN101183560A (zh) * | 2006-11-13 | 2008-05-21 | 奇梦达北美公司 | 包括深度休眠模式的存储器 |
| CN102426851A (zh) * | 2011-11-25 | 2012-04-25 | 中国科学院微电子研究所 | 读取时序产生电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105810233A (zh) | 2016-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9195285B2 (en) | Techniques for platform duty cycling | |
| US9916104B2 (en) | Techniques for entry to a lower power state for a memory device | |
| CN101221541B (zh) | 用于soc的可编程通信控制器 | |
| DE102014107027A1 (de) | Management von virtuellen Assistentaktionseinheiten | |
| WO2016105795A1 (en) | Dynamically compensating for degradation of a non-volatile memory device | |
| CN208283943U (zh) | 一种基于fpga的cnn加速优化装置 | |
| US11181941B2 (en) | Using a stuttered clock signal to reduce self-induced voltage noise | |
| CN107735837A (zh) | 非易失性存储器设备的低待机功率与快速开启 | |
| US20220197365A1 (en) | Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation | |
| CN107346170A (zh) | 一种fpga异构计算加速***及方法 | |
| CN105511803A (zh) | 一种存储介质的擦除中断处理方法 | |
| CN104375944B (zh) | 一种数据存储方法和装置 | |
| CN104679681A (zh) | Ahb总线访问片上sram的高速桥装置及其工作方法 | |
| CN105810233B (zh) | 一种低功耗存储器的装置和方法 | |
| CN109446126A (zh) | 基于emif总线的dsp与fpga高速通信***及方法 | |
| CN104424142A (zh) | 一种多核处理器***中访问共享资源的方法与装置 | |
| CN103020535B (zh) | 一种带比较功能的数据加解密*** | |
| CN103577110A (zh) | 片上***及片上***的读写方法 | |
| CN104102530B (zh) | 一种提高电子产品烧录速度的方法和*** | |
| CN103886895B (zh) | 一种静态随机存取存储器时序控制电路 | |
| CN104615503B (zh) | 降低对存储器接口性能影响的闪存错误检测方法及装置 | |
| CN108073475A (zh) | 固态硬盘备份对照表的方法 | |
| CN108108564A (zh) | 一种提高***启动速度的装置和方法 | |
| CN1937075B (zh) | 数据传送操作完成检测电路和包含其的半导体存储器件 | |
| CN104391564A (zh) | 功耗控制方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |