CN105809065A - 模糊输入输出的强物理不可克隆函数 - Google Patents
模糊输入输出的强物理不可克隆函数 Download PDFInfo
- Publication number
- CN105809065A CN105809065A CN201610134261.1A CN201610134261A CN105809065A CN 105809065 A CN105809065 A CN 105809065A CN 201610134261 A CN201610134261 A CN 201610134261A CN 105809065 A CN105809065 A CN 105809065A
- Authority
- CN
- China
- Prior art keywords
- unclonable function
- physics
- strong
- puf
- weak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明适用于信息安全及集成电路技术领域,提供了一种模糊输入输出的强物理不可克隆函数,包括:输入模糊模块,用于将输入激励通过第一随机特性电路转换后再输入给强物理不可克隆函数;输出模糊模块,用于将所述强物理不可克隆函数的输出响应通过第二随机特性电路转换后再输出给外界;所述模糊输入输出的强物理不可克隆函数的物理结构为在三维集成电路上集成所述强物理不可克隆函数和弱物理不可克隆函数,所述弱物理不可克隆函数夹在两层所述强物理不可克隆函数中间。借此,本发明保证强物理不可克隆函数随机性与稳定性的同时,能够有效抵抗建模攻击。
Description
技术领域
本发明涉及信息安全领域及集成电路领域,尤其涉及一种模糊输入输出的强物理不可克隆函数。
背景技术
随着电子设备的广泛使用,安全和隐私成为重要问题。被认为能永久存储和不被攻击者所知的密钥是传统密码学的核心,然而,很多攻击方法已经能破解密钥,这就使得密钥不足以保证安全。为有效地解决安全问题,物理不可克隆函数(PhysicalUnclonableFunction,PUF)应运而生,它是一种硬件部件,能更有效地应对安全问题。
PUF利用芯片制造时不可避免的工艺偏差产生特定的输入输出对,又称激励响应对(Challenge-ResponsePair,CRP)。即使是同样的电路设计,在制造过程中的工艺偏差使得不同芯片的PUF,面对相同的输入激励,可能会产生不同的输出响应,即CRP不同。由于工艺偏差本身难以控制和预测,因此,这些CRP既不能在PUF制造前被预测,也难以在PUF制造后被复制。这相比于传统密钥,具有更大的优势。PUF的这种特性使其在安全领域得到了广泛应用,如知识产权保护、鉴定、认证、识别等。
广义上讲PUF可以被分为两类:弱PUF和强PUF。这里的强和弱并非指它们的安全性高低,而是CRP的数量多少,他们的特征分别如下。
弱PUF只有很少量的CRP,多数情况下一个弱PUF只有一个CRP。例如,介电粒子层PUF是一种弱PUF,在制造时,随机的撒上一层介电粒子,由于它们的分布难以预测,因此介电粒子层PUF依据随机覆盖的介电粒子层所决定的电容大小产生响应。又如,静态随机存取存储(StaticRandomAccessMemory,SRAM)PUF是另一种弱PUF,受工艺偏差的影响,每个SRAM单元都具有不同的电气特性,在芯片上电的瞬间,不同的SRAM单元之间会随机并且独立地存储0或1,而自然形成了一个CRP。其它一些存储单元如闪存、动态随机存取存储器、忆阻器等同样也具有类似的特性,因而可以用来构造弱PUF。由于基于存储单元的弱PUF只在上电的时候会产生响应,因此相比于存储在非易失性存储器中的密钥更加安全。由于弱PUF仅有少量CRP,因此它们的CRP一般会有专用的一次性安全通道用于厂商在芯片制造后获取,而之后,攻击者则很难再次通过该通道窃取CRP。
与弱PUF相比,强PUF则拥有大量CRP。仲裁PUF是一种典型的强PUF,它通过比较两条路径传播跳变的时延来确定响应,每条路径由多个子路径构成,而子路径的选择则是由激励所决定,不同的激励构造的两条路径不相同,而它们的时延大小也不尽相同,从而产生了随机的响应。为了提高仲裁PUF的安全性,仲裁PUF还有许多其它扩展,如前馈仲裁PUF、异或仲裁PUF、轻量仲裁PUF、电流镜PUF等。前馈仲裁PUF通过比较部分路径的时延大小来指导剩余路径中子路径的选择;异或仲裁PUF将多个仲裁PUF的响应进行异或作为最终的响应;轻量仲裁PUF仍然使用异或门对多个仲裁PUF的响应进行异或计算,但一次性得到多个响应比特;电流镜PUF则引入电流代替时延进行比较。环形振荡PUF是另一种强PUF,它的响应通过比较不同环形振荡器的频率大小来确定,而被比较的环形振荡器则由激励决定,但环形振荡PUF硬件开销较大、CRP的数量也比不上仲裁PUF。由于强PUF有大量的CRP,如1038个CRP,而攻击者不可能在合理时间内,如100年时间内读取所有的CRP,又不知道在实际应用时哪些CRP会被使用,因此对强PUF的CRP访问一般没有限制,厂商在芯片制造后会通过CRP的访问端口选择特定的CRP用于后续的应用。
随着PUF的研究和应用日益增多,PUF的安全性也受到严重威胁,基于机器学***均仍然可以达到90%以上,可见强PUF的安全性受到严重威胁。
相比而言,弱PUF由于每个响应比特都是由独立的电路产生而天然抗建模攻击。但一些弱PUF,如SRAMPUF却受到侵入式攻击的威胁,攻击者从芯片的底部破坏芯片,从而窃取或篡改SRAMPUF的响应。
在进行抗建模攻击的强PUF研究时,对建模攻击能够成功破解强PUF的原因进行了深入分析,发现成功的建模攻击必须获取有效的训练集,知道每一个激励在仲裁型PUF或环形振荡PUF的响应是什么,才能对强PUF不同CRP之间的相关性进行挖掘、进而预测未知的CRP、破解强PUF。
综上可知,现有技术在实际使用上显然存在不便与缺陷,所以有必要加以改进。
发明内容
针对上述的缺陷,本发明的目的在于提供一种模糊输入输出的强物理不可克隆函数,目的是获得更加安全的强PUF输入输出接口,在保证强物理不可克隆函数随机性与稳定性的同时,有效抵抗建模攻击。
为了实现上述目的,本发明提供一种模糊输入输出的强物理不可克隆函数,包括:
输入模糊模块,用于将输入激励通过第一随机特性电路转换后再输入给强物理不可克隆函数;
输出模糊模块,用于将所述强物理不可克隆函数的输出响应通过第二随机特性电路转换后再输出给外界;
所述模糊输入输出的强物理不可克隆函数的物理结构为在三维集成电路上集成所述强物理不可克隆函数和弱物理不可克隆函数,所述弱物理不可克隆函数夹在两层所述强物理不可克隆函数中间。
根据本发明所述模糊输入输出的强物理不可克隆函数,所述输入模糊模块包括:
弱PUF子模块,用于所述弱物理不可克隆函数对所述输入激励响应得到子激励;
反馈移位寄存器,用于所述输入激励先通过计算后保存至所述反馈移位寄存器中,再通过不断的移位和反馈产生多个子激励;
所述第一随机特性电路通过所述弱PUF子模块和所述反馈移位寄存器实现;
所述输出模糊模块包括:
随机数生成器,用于随机生成若干个随机比特;
强PUF响应转换器,用于根据所述随机比特对所述强物理不可克隆函数在多个所述子激励下产生的多个响应进行逻辑计算产生最终响应;
所述第二随机特性电路通过所述随机数生成器和强PUF响应转换器实现。
根据本发明所述模糊输入输出的强物理不可克隆函数,
所述弱PUF子模块使用所述弱物理不可克隆函数的输出响应决定所述反馈移位寄存器的具体逻辑构造,所述输入模糊模块传递所述子激励给所述强物理不可克隆函数。
根据本发明所述模糊输入输出的强物理不可克隆函数,所述子激励由所述输入激励与所述弱PUF子模块的所述输出响应通过确定的逻辑关系转换而成,并保存在所述反馈移位寄存器的各个寄存器。
根据本发明所述模糊输入输出的强物理不可克隆函数,所述弱PUF子模块的响应比特与所述反馈移位寄存器一一对应,当所述响应比特为1的时候,相应的所述反馈移位寄存器会获得一个反馈。
根据本发明所述模糊输入输出的强物理不可克隆函数,
所述反馈移位寄存器包含的寄存器个数不少于所述输入激励的比特数。
根据本发明所述模糊输入输出的强物理不可克隆函数,
所述反馈移位寄存器包括线性反馈移位寄存器。
根据本发明所述模糊输入输出的强物理不可克隆函数,所述随机数发生器包括环形振荡器;
所述环形振荡器为一个由Enable使能信号控制的单与非门构成的振荡环路,当Enable为1时,环形振荡器振荡,产生一定频率的跳变信号,所述跳变信号输入给一个触发器,所述触发器存储的逻辑值跟随着所述跳变信号的频率不断发生翻转;当Enable变为0时,所述环形振荡器停止振荡,所述触发器中存储的逻辑值就是一个随机数;
所述强PUF响应转换器先得到输出响应再通过反相器变为相反响应,而输出的所述最终响应根据所述随机数进行选择。
根据本发明所述模糊输入输出的强物理不可克隆函数,所述模糊输入输出的强物理不可克隆函数的物理结构还包括:
在芯片上层设置强物理不可克隆函数,所述强物理不可克隆函数包括逻辑单元和金属连线,所述逻辑单元处于晶片的底部,所述金属连线处于所述晶片的上部;
所述芯片中层设置弱物理不可克隆函数,所述弱物理不可克隆函数由逻辑单元和金属连线构成,所述弱物理不可克隆函数模糊所述强物理不可克隆函数的输入,所述弱物理不可克隆函数的所述逻辑单元和所述金属线在上层所述强物理不可克隆函数的保护之下;
所述芯片下层设置强物理不可克隆函数,在所述三维集成电路中,多个所述晶片垂直堆叠,所述晶片彼此之间通过硅通孔的互连方式连接,保护一个所述晶片的所述弱物理不可克隆函数,在所述晶片下面堆叠另外一个所述晶片,并且所述硅通孔作为所述强物理不可克隆函数的一部分,在所述弱物理不可克隆函数下方设置所述强物理不可克隆函数作为一层保护层。
根据本发明所述模糊输入输出的强物理不可克隆函数,上层的所述强物理不可克隆函数利用所述金属连线抵抗来自所述芯片上方发起的侵入式攻击,中间层的所述弱物理不可克隆函数是用来辅助所述强物理不可克隆函数抗建模攻击,下层所述强物理不可克隆函数的是利用所述三维集成电路的所述硅通孔作为所述强物理不可克隆函数的部分连线用来抵抗来自所述芯片背部的侵入式攻击。
本发明通过模糊输入输出的强物理不可克隆函数结构及设计,更加安全的强PUF输入输出接口,在保证强物理不可克隆函数随机性与稳定性的同时,有效抵抗建模攻击。
附图说明
图1是本发明模糊输入输出的强物理不可克隆函数的***结构图;
图2是本发明模糊输入输出的强物理不可克隆函数的优选实施例;
图3是本发明模糊输入输出的强物理不可克隆函数的实现原理示意图;
图4A是本发明模糊输入输出的强物理不可克隆函数的优选的输入模糊模块实施例示意图之一;
图4B是本发明模糊输入输出的强物理不可克隆函数的优选的输入模糊模块实施例示意图之二;
图4C是本发明模糊输入输出的强物理不可克隆函数的优选的输入模糊模块实施例示意图之三;
图5是本发明模糊输入输出的强物理不可克隆函数中优选的输出模糊模块示意图;
图6是本发明模糊输入输出的强物理不可克隆函数的物理设计框架图;
图7是本发明中模糊输入输出的强物理不可克隆函数输出模糊模块评估示意图;
图8A是本发明模糊输入输出的强物理不可克隆函数实例的随机性评估示意图之一;
图8B是本发明模糊输入输出的强物理不可克隆函数实例的随机性评估示意图之二;
图9是本发明模糊输入输出的强物理不可克隆函数实例的稳定性评估示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
图1~图6示出了本发明提供一种模糊输入输出的强物理不可克隆函数100,包括:
输入模糊模块10,用于将输入激励通过第一随机特性电路转换后再输入给强物理不可克隆函数;
输出模糊模块20,用于将所述强物理不可克隆函数的输出响应通过第二随机特性电路转换后再输出给外界;
所述模糊输入输出的强物理不可克隆函数100的物理结构为在三维集成电路上集成所述强物理不可克隆函数和弱物理不可克隆函数,所述弱物理不可克隆函数夹在两层所述强物理不可克隆函数中间。
所述模糊输入输出的强物理不可克隆函数100优选的实施例中,所述输入模糊模块10包括:
弱PUF子模块11,用于所述弱物理不可克隆函数对所述输入激励响应得到子激励;
反馈移位寄存器12,用于所述输入激励先通过计算后保存至所述反馈移位寄存器中,再通过不断的移位和反馈产生多个子激励;
所述第一随机特性电路通过所述弱PUF子模块11和所述反馈移位寄存器12实现;首先,输入模糊模块10将输入激励通过具有随机特性的电路转换后再输入给强PUF,由于转换电路的随机性,使得攻击者无法获知实际输入给强PUF的激励到底是什么;为了使输入给强PUF的子激励对攻击者而言未知,应使攻击者无法知晓反馈移位寄存器12中反馈目标和反馈方式,因此使用弱PUF子模块11的响应决定反馈移位寄存器21的具体逻辑构造。由于弱PUF天然抗建模攻击,攻击者无法通过建模攻击的方式直接获取弱PUF的响应,也就无从知晓一个激励会产生哪些子激励。其次,由于弱PUF在不同的芯片中产生的响应也不尽相同,因此不同芯片上反馈移位寄存器12的逻辑也不相同,同一个激励会产生不同的子激励。最后,由于弱PUF可能会受到侵入式攻击的威胁,因此,在后续物理设计时,利用天然抗侵入式攻击的强PUF保护弱PUF。建模攻击需要对已知的CRP,即激励对应的响应进行数据挖掘,模糊输入模块使攻击者难以获知实际输入到强PUF的激励是什么,从而抵抗建模攻击。
所述输出模糊模块20包括:
随机数生成器21,用于随机生成若干个随机比特;
强PUF响应转换器22,用于根据所述随机比特对所述强物理不可克隆函数在多个所述子激励下产生的多个响应进行逻辑计算产生最终响应;
所述第二随机特性电路通过随机数生成器21和强PUF响应转换器22实现。
如图3和图5所示,输出模糊模块20将强PUF的输出响应通过第二随机特性的电路转换后再输出给外界,由于转换电路的随机性,使得攻击者无法获知强PUF的实际原始输出是什么,随机数生成器21随机生成若干个随机比特数。随机数生成器21的随机性与PUF的随机性并不相同。PUF的随机性指对于同一个芯片上的同一个PUF而言,不同的激励产生的响应应该是随机不同的,但同一个激励产生的响应应该是不变的,同时,对于不同的两个PUF,相同的激励产生的响应应该是随机不同的。而随机数生成器21无论对于同一个芯片还是不同的芯片,每次产生的数在一定范围内是随机的,增大攻击者对PUF的逻辑关系猜测的难度。
强PUF响应转换器22根据随机比特对强PUF在多个子激励下产生的多比特响应进行逻辑计算,进而产生最终的响应,由于随机数生成器21的随机性,一个激励可能同时拥有多个不同的响应,并且各种响应出现的概率相似。对于攻击者而言,难以区分最原始的响应是什么。建模攻击需要对已知的CRP,即激励对应的响应进行数据挖掘,模糊输出模块20使攻击者难以获知强PUF的实际输出的响应是什么,从而抵抗建模攻击。
如图3所示可知,模糊输入输出的物理不可克隆函数100实现,由弱PUF子模块11接收输入激励,经过计算后存储至反馈移位寄存器12,由此得到多个子激励,输出到强PUF;由输出模糊模块20中的随机数生成器21和强PUF响应转换器22处理得到最终响应;输入模糊模块10传递所述子激励给所述强物理不可克隆函数,所述强物理不可克隆函数计算响应后输出至输出模糊模块20,所述子激励由所述输入激励与所述弱PUF子模块11的所述输出响应通过确定的逻辑关系转换而成,并保存在所述反馈移位寄存器12的各个寄存器中。
优选的是,弱PUF子模块11的响应决定了反馈移位寄存器12的具体逻辑构造,包括反馈目标和反馈方式,一个激励首先输入到反馈移位寄存器12的寄存器中,寄存器数量不少于激励比特数量,然后通过多次反馈移位产生多个子激励,轮流输入给强PUF。由于弱PUF子模块11的响应对于不同的芯片而不同,攻击者无法提前预知这些响应,因此也无法获知子激励的具体值。
具体地,弱PUF子模块11的响应比特与反馈移位寄存器12一一对应,当所述响应比特为1的时候,相应的所述反馈移位寄存器12会获得一个反馈。所述反馈移位寄存器12包含的寄存器个数不少于所述输入激励的比特数,所述反馈移位寄存器12包括线性反馈移位寄存器。
进一步地,为便于理解,下面以图4A~图4C的输入模糊模块10的具体实施例为例进行说明。图4A~图4C给出了一个5比特输出响应RW=(rw4,rw3,rw2,rw1,rw0)的弱PUF子模块11和由5个寄存器cs4,cs3,cs2,cs1,cs0组成的反馈移位寄存器11,假设强PUF的输入激励比特数也为5,包括ci4,ci3,ci2,ci1,ci0。如图4A所示,第一个子激励由输入激励与弱PUF的输出响应异或而成,并保存在各个寄存器中:
cs4=ci4^rw4,cs3=ci3^rw3,cs2=ci2^rw2,cs1=ci1^rw1,cs0=ci0^rw0
进一步地,图4B给出了生成其它子激励的电路结构,弱PUF的响应比特与寄存器一一对应,当响应比特为1的时候,相应的寄存器会获得一个反馈,否则没有反馈。图4C给出了当弱PUF的响应RW=(rw4,rw3,rw2,rw1,rw0)=00101时反馈移位寄存器12的逻辑结构,它为一个线性反馈移位寄存器。在攻击者不知晓弱PUF响应RW的情况下,无法获知反馈移位寄存器12的逻辑结构,也就无法获知所有子激励的值。本实施例优选的是,所述随机数发生器21包括环形振荡器,所述环形振荡器为一个由Enable使能信号控制的单与非门构成的振荡环路,当Enable为1时,所述环形振荡器振荡,产生一定频率的跳变信号,所述跳变信号输入给一个触发器,所述触发器存储的逻辑值跟随着所述跳变信号的频率不断发生翻转;当Enable变为0时,所述环形振荡器停止振荡,所述触发器中存储的逻辑值就是一个随机数,如图3所示。由于环形振荡器的振荡频率受噪声、温度、电源电压等环境因素的影响而呈现出随机性,因此,当Enable变为0时,所述环形振荡器停止振荡,触发器中存储的逻辑值就是一个随机数RN。
所述强PUF响应先得到输出响应再通过所述反相器变为相反响应,而输出的所述最终响应根据所述随机数进行选择。随机数生成器21生成的随机数决定了强PUF的响应经过强PUF响应转换器22后变成的最终响应,由于随机数的随机性,一个激励会同时拥有多个最终响应,且每个最终响应出现的概率相似,使得攻击者无法知晓强PUF的原始响应到底是什么。例如,强PUF响应RA通过反相器变为~RA,而最终输出的响应则由RN选择是RA还是~RA,使得每一个激励都拥有两个响应,并且这两个响应的值完全相反。由于攻击者并不知晓随机生成器产生的随机数是什么,因此也无法知晓强PUF的原始输出响应到底是哪一个。
优选的是,为便于理解,下面以图6所示的物理设计框架图进行说明。所述模糊输入输出的强物理不可克隆函数100的物理结构还包括:
在芯片上层设置强物理不可克隆函数(即图6中的强PUF),所述强物理不可克隆函数包括逻辑单元和金属连线,所述逻辑单元处于晶片的底部,所述金属连线处于所述晶片的上部;
所述芯片中层设置弱物理不可克隆函数(即图6中的弱PUF),所述弱物理不可克隆函数由逻辑单元和金属连线构成,所述弱物理不可克隆函数模糊所述强物理不可克隆函数的输入,所述弱物理不可克隆函数的所述逻辑单元和所述金属线在上层所述强物理不可克隆函数的保护之下;
所述芯片下层设置强物理不可克隆函数(即图6中的强PUF,结构与上层相似),在所述三维集成电路中,多个所述晶片垂直堆叠,所述晶片彼此之间通过硅通孔的互连方式连接,保护一个所述晶片的所述弱物理不可克隆函数,在所述晶片下面堆叠另外一个所述晶片,并且所述硅通孔作为所述强物理不可克隆函数的一部分,在所述弱物理不可克隆函数下方设置所述强物理不可克隆函数作为一层保护层。
上层的所述强物理不可克隆函数利用所述金属连线抵抗来自所述芯片上方发起的侵入式攻击,中间层的所述弱物理不可克隆函数是用来辅助所述强物理不可克隆函数抗建模攻击,下层所述强物理不可克隆函数的是利用所述三维集成电路的所述硅通孔作为所述强物理不可克隆函数的部分连线用来抵抗来自所述芯片背部的侵入式攻击。输入模糊模块10、输出模糊模块20及强PUF在三维集成电路上的物理设计保证了抵抗建模攻击的同时,不会遭遇侵入式等物理攻击手段的威胁。
强PUF由于利用工艺偏差影响的电器特性产生CRP,因此,一旦受到侵入式攻击,其电器特性就可能被破坏,使得强PUF的CRP被破坏,因此强PUF天然具有抗侵入式攻击性。强PUF由逻辑单元和金属连线构成,逻辑单元处于晶片的底部,而金属连线处于晶片的上部,因此将强PUF的金属连线放置于整个芯片的最上层,可以有效的抵抗从芯片上方发起的侵入式攻击。弱PUF同样由逻辑单元和金属连线构成,弱PUF天然抗建模攻击,因此在上述设计中由弱PUF模糊强PUF的输入。但弱PUF可能受到侵入式攻击的威胁,因此,弱PUF的逻辑单元和金属线在上层强PUF的保护之下。对于单个晶片而言,侵入式攻击可以从晶片的背部直接攻击处于晶片底层的逻辑单元,从而绕过晶片上层的强PUF保护层,为此可以利用三维集成芯片绑定多个晶片的特性构建另一个保护层。在三维集成电路中,多个所述晶片垂直堆叠,晶片彼此之间通过硅通孔的互连方式连接。为了保护一个晶片的弱PUF,可以在这个晶片下面堆叠另外一个所述晶片,并且使所述硅通孔作为强PUF的一部分,等价于在弱PUF下方也增加了一层强PUF保护层,可以有效的抵抗从芯片背部发起的侵入式攻击。
在一个具体实施例中,采用了两块现场可编程门阵列(FieldProgrammableGateArray,FPGA)芯片实现了两个所述PUF实例,分别对输入模糊模块10、输出模糊模块20、以及其随机性和稳定性进行了评估,结果如图7~图9所示。
首先,对输入模糊模块进行评估,由于单个激励经过输入模糊模块10会产生多个子激励,因此输入模糊模块10应满足以下三点特性:(1)对于同一个输入激励,它的所有子激励应该没有重复,否则部分子激励产生的响应也是冗余的;(2)对于同一个输入模糊模块,不同的输入激励产生的子激励之间也不应该有重复,否则两个激励产生的响应有部分是重叠的;(3)对于不同的输入模糊模块,同一个激励产生的子激励之间也不应该有重复。
实验表明上述三个特性均得到满足。然后,对输出模糊模块进行评估,为了使攻击者无法获知强PUF的原始输出响应到底是什么,随机数生成器产生的随机数应该具有良好的随机性,即为0或1的概率接近50%。如图7给出了随机数的评估结果。在本实验中,共实现了20个随机数生成器,并在不同的温度T和不同的供电电压V下对随机数的随机性进行了评估,由实验结果可见,随机数的随机性均接近50%。
接下来,对整个PUF的随机性进行评估,该PUF实例的每一个响应共有128比特,随机生成了106个CRP,用来评估响应的随机性。图8A给出了对响应中比特1所占比重的统计结果,横坐标是响应中比特1所占比重,纵坐标是在106个CRP中出现这种比重的CRP所占百分比。从图7中可见,大部分CRP的响应中一半是0、一半是1。
进一步地,图8B给出了不同响应之间的汉明距离,即不同比特的个数,横坐标是不同响应的汉明距离,由于响应比特数也是128,因此汉明距离最小0,最大128,纵坐标是拥有相应汉明距离的CRP对所占百分比。从图中可见,大部分CRP之间都是一半相同,一半不同。因此,可以看出,PUF具有较好的随机性。
最后,对整个PUF的稳定性进行评估,在不同的温度T和电源电压V下对同一个激励执行多次,分析不稳定的响应比特数,如图9所示。横坐标是不稳定的响应比特数,纵坐标是响应的CRP百分比。由实验结果可见,每个响应都只有非常少的比特不稳定,总体而言,PUF具有较好的稳定性。
综上所述,本发明提出的强PUF输入输出接口设计,通过将输入激励经过具有随机特性的电路转换后再输入给强PUF,以模糊实际输入到强PUF的激励,通过将强PUF的输出响应经过具有随机特性的电路转换后再输出到外界,以模糊强PUF的实际原始输出。借此,本发明在保证强物理不可克隆函数随机性与稳定性的同时,能够有效防御严重威胁强物理不可克隆函数安全的建模攻击,从而有效抵抗建模攻击。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种模糊输入输出的强物理不可克隆函数,其特征在于,包括:
输入模糊模块,用于将输入激励通过第一随机特性电路转换后再输入给强物理不可克隆函数;
输出模糊模块,用于将所述强物理不可克隆函数的输出响应通过第二随机特性电路转换后再输出给外界;
所述模糊输入输出的强物理不可克隆函数的物理结构为在三维集成电路上集成所述强物理不可克隆函数和弱物理不可克隆函数,所述弱物理不可克隆函数夹在两层所述强物理不可克隆函数中间。
2.根据权利要求1所述模糊输入输出的强物理不可克隆函数,其特征在于,所述输入模糊模块包括:
弱PUF子模块,用于所述弱物理不可克隆函数对所述输入激励响应得到子激励;
反馈移位寄存器,用于所述输入激励先通过计算后保存至所述反馈移位寄存器中,再通过不断的移位和反馈产生多个子激励;
所述第一随机特性电路通过所述弱PUF子模块和所述反馈移位寄存器实现;
所述输出模糊模块包括:
随机数生成器,用于随机生成若干个随机比特;
强PUF响应转换器,用于根据所述随机比特对所述强物理不可克隆函数在多个所述子激励下产生的多个响应进行逻辑计算产生最终响应;
所述第二随机特性电路通过所述随机数生成器和所述强PUF响应转换器实现。
3.根据权利要求2所述模糊输入输出的强物理不可克隆函数,其特征在于,
所述弱PUF子模块使用所述弱物理不可克隆函数的输出响应决定所述反馈移位寄存器的具体逻辑构造,所述输入模糊模块传递所述子激励给所述强物理不可克隆函数。
4.根据权利要求3所述模糊输入输出的强物理不可克隆函数,其特征在于,所述子激励由所述输入激励与所述弱PUF子模块的所述输出响应通过确定的逻辑关系转换而成,并保存在所述反馈移位寄存器的各个寄存器。
5.根据权利要求4所述模糊输入输出的强物理不可克隆函数,其特征在于,所述弱PUF子模块的响应比特与所述反馈移位寄存器一一对应,当所述响应比特为1的时候,相应的所述反馈移位寄存器会获得一个反馈。
6.根据权利要求4所述模糊输入输出的强物理不可克隆函数,其特征在于,
所述反馈移位寄存器包含的寄存器个数不少于所述输入激励的比特数。
7.根据权利要求2所述模糊输入输出的强物理不可克隆函数,其特征在于,
所述反馈移位寄存器包括线性反馈移位寄存器。
8.根据权利要求2所述模糊输入输出的强物理不可克隆函数,其特征在于,所述随机数发生器包括环形振荡器;
所述环形振荡器为一个由Enable使能信号控制的单与非门构成的振荡环路,当Enable为1时,所述环形振荡器振荡,产生一定频率的跳变信号,所述跳变信号输入给一个触发器,所述触发器存储的逻辑值跟随着所述跳变信号的频率不断发生翻转;当Enable变为0时,所述环形振荡器停止振荡,所述触发器中存储的逻辑值就是一个随机数;
所述强PUF响应转换器先得到输出响应再通过反相器变为相反响应,而输出的所述最终响应根据所述随机数进行选择。
9.根据权利要求1所述模糊输入输出的强物理不可克隆函数,其特征在于,所述模糊输入输出的强物理不可克隆函数的物理结构还包括:
在芯片上层设置强物理不可克隆函数,所述强物理不可克隆函数包括逻辑单元和金属连线,所述逻辑单元处于晶片的底部,所述金属连线处于所述晶片的上部;
所述芯片中层设置弱物理不可克隆函数,所述弱物理不可克隆函数由逻辑单元和金属连线构成,所述弱物理不可克隆函数模糊所述强物理不可克隆函数的输入,所述弱物理不可克隆函数的所述逻辑单元和所述金属线在上层所述强物理不可克隆函数的保护之下;
所述芯片下层设置强物理不可克隆函数,在所述三维集成电路中,多个所述晶片垂直堆叠,所述晶片彼此之间通过硅通孔的互连方式连接,保护一个所述晶片的所述弱物理不可克隆函数,在所述晶片下面堆叠另外一个所述晶片,并且所述硅通孔作为所述强物理不可克隆函数的一部分,在所述弱物理不可克隆函数下方设置所述强物理不可克隆函数作为一层保护层。
10.根据权利要求9所述模糊输入输出的强物理不可克隆函数,其特征在于,上层的所述强物理不可克隆函数利用所述金属连线抵抗来自所述芯片上方发起的侵入式攻击,中间层的所述弱物理不可克隆函数是用来辅助所述强物理不可克隆函数抗建模攻击,下层所述强物理不可克隆函数的是利用所述三维集成电路的所述硅通孔作为所述强物理不可克隆函数的部分连线用来抵抗来自所述芯片背部的侵入式攻击。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610134261.1A CN105809065B (zh) | 2016-03-09 | 2016-03-09 | 模糊输入输出的强物理不可克隆函数 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610134261.1A CN105809065B (zh) | 2016-03-09 | 2016-03-09 | 模糊输入输出的强物理不可克隆函数 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105809065A true CN105809065A (zh) | 2016-07-27 |
CN105809065B CN105809065B (zh) | 2018-12-04 |
Family
ID=56467932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610134261.1A Active CN105809065B (zh) | 2016-03-09 | 2016-03-09 | 模糊输入输出的强物理不可克隆函数 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105809065B (zh) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106919764A (zh) * | 2017-03-07 | 2017-07-04 | 合肥工业大学 | 基于fpga的环形振荡器物理不可克隆函数的可靠性检测方法 |
CN107451361A (zh) * | 2017-07-31 | 2017-12-08 | 青岛理工大学 | 一种电路id生成方法 |
CN109818755A (zh) * | 2019-03-08 | 2019-05-28 | 湖南第一师范学院 | 一种透明双因子认证***及方法 |
CN110134369A (zh) * | 2019-04-15 | 2019-08-16 | 深圳市纽创信安科技开发有限公司 | 随机数发生器、随机数发生方法及芯片 |
CN110366838A (zh) * | 2017-04-05 | 2019-10-22 | 英特尔公司 | 包括物理不可克隆电路的随机数生成器 |
JP2020501438A (ja) * | 2016-12-05 | 2020-01-16 | クリプトグラフィ リサーチ, インコーポレイテッド | 裏面セキュリティ・シールド |
CN111611629A (zh) * | 2020-06-24 | 2020-09-01 | 中物院成都科学技术发展中心 | 一种芯片的物理指纹提取***和方法 |
CN112737770A (zh) * | 2020-12-22 | 2021-04-30 | 北京航空航天大学 | 基于puf的网络双向认证和密钥协商方法及装置 |
CN113489582A (zh) * | 2021-06-16 | 2021-10-08 | 华中科技大学 | 一种混合物理不可克隆函数结构及sbox掩码方法 |
CN115065489A (zh) * | 2022-08-19 | 2022-09-16 | 北京高科芯联信息科技有限公司 | 基于碳纳米管的安全信息生成方法、***及电子设备 |
CN116192406A (zh) * | 2023-02-27 | 2023-05-30 | 哈尔滨工业大学(深圳) | Puf结构 |
CN117650892A (zh) * | 2024-01-25 | 2024-03-05 | 无锡沐创集成电路设计有限公司 | 仲裁器puf结构及具有其的加密装置 |
CN118094654A (zh) * | 2024-04-28 | 2024-05-28 | 浙江大学 | 一种双熵源物理不可克隆函数抗攻击性的确定方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103839013A (zh) * | 2014-02-27 | 2014-06-04 | 杭州晟元芯片技术有限公司 | 基于三延时链的物理不可克隆函数电路结构 |
WO2015148659A1 (en) * | 2014-03-25 | 2015-10-01 | Mai Kenneth Wei-An | Methods for generating reliable responses in physical unclonable functions (pufs) and methods for designing strong pufs |
-
2016
- 2016-03-09 CN CN201610134261.1A patent/CN105809065B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103839013A (zh) * | 2014-02-27 | 2014-06-04 | 杭州晟元芯片技术有限公司 | 基于三延时链的物理不可克隆函数电路结构 |
WO2015148659A1 (en) * | 2014-03-25 | 2015-10-01 | Mai Kenneth Wei-An | Methods for generating reliable responses in physical unclonable functions (pufs) and methods for designing strong pufs |
Non-Patent Citations (3)
Title |
---|
G. EDWARD SUH等: "Physical Unclonable Functions for Device Authentication and Secret Key Generation", 《DESIGN AUTOMATION CONFERENCE》 * |
JING YE等: "OPUF: Obfuscation logic based physical unclonable function", 《INTERNATIONAL ON-LINE TESTING SYMPOSIUM (IOLTS)》 * |
MEHRDAD MAJZOOBI等: "Lightweight secure PUFs", 《INTERNATIONAL CONFERENCE ON COMPUTER-AIDED DESIGN》 * |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7216645B2 (ja) | 2016-12-05 | 2023-02-01 | クリプトグラフィ リサーチ, インコーポレイテッド | 裏面セキュリティ・シールド |
US11677571B2 (en) | 2016-12-05 | 2023-06-13 | Rambus Inc. | Backside security shield |
EP3549305B1 (en) * | 2016-12-05 | 2022-10-12 | Cryptography Research, Inc. | Backside security shield |
JP2020501438A (ja) * | 2016-12-05 | 2020-01-16 | クリプトグラフィ リサーチ, インコーポレイテッド | 裏面セキュリティ・シールド |
CN106919764B (zh) * | 2017-03-07 | 2020-03-17 | 合肥工业大学 | 基于fpga的环形振荡器物理不可克隆函数的可靠性检测方法 |
CN106919764A (zh) * | 2017-03-07 | 2017-07-04 | 合肥工业大学 | 基于fpga的环形振荡器物理不可克隆函数的可靠性检测方法 |
CN110366838A (zh) * | 2017-04-05 | 2019-10-22 | 英特尔公司 | 包括物理不可克隆电路的随机数生成器 |
CN107451361A (zh) * | 2017-07-31 | 2017-12-08 | 青岛理工大学 | 一种电路id生成方法 |
CN109818755A (zh) * | 2019-03-08 | 2019-05-28 | 湖南第一师范学院 | 一种透明双因子认证***及方法 |
CN110134369B (zh) * | 2019-04-15 | 2023-05-30 | 深圳市纽创信安科技开发有限公司 | 随机数发生器、随机数发生方法及芯片 |
CN110134369A (zh) * | 2019-04-15 | 2019-08-16 | 深圳市纽创信安科技开发有限公司 | 随机数发生器、随机数发生方法及芯片 |
CN111611629A (zh) * | 2020-06-24 | 2020-09-01 | 中物院成都科学技术发展中心 | 一种芯片的物理指纹提取***和方法 |
CN112737770A (zh) * | 2020-12-22 | 2021-04-30 | 北京航空航天大学 | 基于puf的网络双向认证和密钥协商方法及装置 |
CN112737770B (zh) * | 2020-12-22 | 2022-05-20 | 北京航空航天大学 | 基于puf的网络双向认证和密钥协商方法及装置 |
CN113489582B (zh) * | 2021-06-16 | 2022-05-20 | 华中科技大学 | 一种混合物理不可克隆函数结构及sbox掩码方法 |
CN113489582A (zh) * | 2021-06-16 | 2021-10-08 | 华中科技大学 | 一种混合物理不可克隆函数结构及sbox掩码方法 |
CN115065489A (zh) * | 2022-08-19 | 2022-09-16 | 北京高科芯联信息科技有限公司 | 基于碳纳米管的安全信息生成方法、***及电子设备 |
CN115065489B (zh) * | 2022-08-19 | 2022-11-08 | 北京高科芯联信息科技有限公司 | 基于碳纳米管的安全信息生成方法、***及电子设备 |
CN116192406A (zh) * | 2023-02-27 | 2023-05-30 | 哈尔滨工业大学(深圳) | Puf结构 |
CN117650892A (zh) * | 2024-01-25 | 2024-03-05 | 无锡沐创集成电路设计有限公司 | 仲裁器puf结构及具有其的加密装置 |
CN118094654A (zh) * | 2024-04-28 | 2024-05-28 | 浙江大学 | 一种双熵源物理不可克隆函数抗攻击性的确定方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN105809065B (zh) | 2018-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105809065A (zh) | 模糊输入输出的强物理不可克隆函数 | |
US10397251B2 (en) | System and method for securing an electronic circuit | |
US9279856B2 (en) | Die, chip, method for driving a die or a chip and method for manufacturing a die or a chip | |
CN105978694B (zh) | 抗建模攻击的强物理不可克隆函数装置及其实现方法 | |
CN105760786B (zh) | 一种cpu+fpga集成芯片的强puf认证方法及*** | |
CN103946854A (zh) | 以模糊算法和动态密钥为特征的基于保留的本征指纹识别 | |
JP2019201418A (ja) | ランダムなデジタル値を生成する装置及び方法 | |
CN106127023B (zh) | 电子装置、电子装置的网络单元、电子装置的网络及芯片认证方法 | |
CN107483180A (zh) | 一种高稳定性物理不可克隆函数电路及其响应产生方法 | |
Kavehei et al. | mrPUF: A memristive device based physical unclonable function | |
Ye et al. | OPUF: Obfuscation logic based physical unclonable function | |
CN105740731A (zh) | 一种高稳定性的强物理不可克隆函数电路及其设计方法 | |
CN107623675A (zh) | 电子装置的网络、电子装置及其检查步骤 | |
CN104978499A (zh) | 用于制造数字电路的方法和数字电路 | |
US11171647B2 (en) | Integrated electronic circuit | |
CN107038130B (zh) | 半导体装置以及半导体晶片的认证方法 | |
CN110120874B (zh) | 基于物理不可克隆函数的轻量级密钥共享方法 | |
Dubrova | A reconfigurable arbiter PUF with 4 x 4 switch blocks | |
Sun et al. | A hardware security architecture: PUFs (physical unclonable functions) using memristor | |
Adi et al. | Physical and mechatronic security, technologies and future trends for vehicular environment | |
Rabiei et al. | MCRO-PUF: A novel modified crossover RO-PUF with an ultra-expanded CRP space | |
Kareem et al. | Towards performance optimization of ring oscillator PUF using Xilinx FPGA | |
CN107491704A (zh) | 涉及防伪、认证、密钥的物理不可克隆电路及实现方法 | |
CN113507362B (zh) | 基于四元组比较策略的ro puf密钥生成方法 | |
Mustafaev et al. | A reliable authentication method for the Internet of Things devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20160727 Assignee: Zhongke Jianxin (Beijing) Technology Co.,Ltd. Assignor: Institute of Computing Technology, Chinese Academy of Sciences Contract record no.: X2022990000752 Denomination of invention: Strong Physical Non Cloneable Functions with Fuzzy Input and Output Granted publication date: 20181204 License type: Exclusive License Record date: 20221009 |
|
EE01 | Entry into force of recordation of patent licensing contract |