CN105807675A - 基于双核处理器的轨道交通变流器控制单元 - Google Patents

Abstract

本发明公开了一种基于双核处理器的轨道交通变流器控制单元，包括一个以上的双核处理器、FPGA和CPLD，所述双核处理器包括DSP核和ARM核，所述DSP核用于实现实时算法控制，所述ARM核用于实现逻辑控制及对外通讯；所述FPGA用来进行速度计算及PWM脉冲锁存生成，并作为所述CPLD与所述双核处理器数据传输的中间站；所述CPLD用于对AD转化进行控制，对数字输入输出控制信号进行管理；所述CPLD与所述FPGA之间通过I/O口直接相连进行数据传输，所述FPGA与所述双核处理器之间通过通用并行接口uPP接口进行高速数据传输。本发明具有体积小、可提高运算速度、优化整体性能等优点。

Description

基于双核处理器的轨道交通变流器控制单元

技术领域

本发明主要涉及到变流器控制领域，特指一种基于双核处理器的轨道交通变流器控制单元。

背景技术

目前，现有的轨道交通变流器控制***一般采用DSP+FPGA模式，属于单核处理器***，其中FPGA为现场可编程门阵列，DSP为数字信号处理器。虽然DSP强大的数学运算和实时处理能力与FPGA高效的大量数据管理能力相得益彰，但仍不免有一些缺憾。在需要同时进行算法控制和逻辑控制的工业变流控制领域，算法控制和逻辑控制都通过DSP来实现，即在一个计算周期内，DSP既要进行算法运算，又要进行逻辑控制。这对以算法运算为核心，有很高的实时性要求的工业变流控制***来说，逻辑控制占用了一定的时钟资源，延长了计算周期，影响了***的效率和性能。

常规的一种解决方式是使用两个不同的器件——DSP芯片和ARM芯片，通过DSP芯片和ARM芯片分别来进行算法控制和逻辑控制，这样就可以解决上述计算周期延长的问题，但增加了芯片个数。且在DSP+ARM+FPGA的单核处理器架构中，DSP与FPGA之间的数据传输一般采用外部存储器接口EMIF方式或双口RAM方式。如果采用双口RAM数据传输方式，需要专门的双口RAM芯片。随着芯片数量的增加，一方面迫使控制单元印制板面积增大，另一方面增加了外部电路的复杂性。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种体积小、可提高运算速度、优化整体性能的基于双核处理器的轨道交通变流器控制单元。

为解决上述技术问题，本发明采用以下技术方案：

一种基于双核处理器的轨道交通变流器控制单元，包括一个以上的双核处理器、FPGA和CPLD，所述双核处理器包括DSP核和ARM核，所述DSP核用于实现实时算法控制，所述ARM核用于实现逻辑控制及对外通讯；所述FPGA用来进行速度计算及PWM脉冲锁存生成，并作为所述CPLD与所述双核处理器数据传输的中间站；所述CPLD用于对AD转化进行控制，对数字输入输出控制信号进行管理；所述CPLD与所述FPGA之间通过I/O口直接相连进行数据传输，所述FPGA与所述双核处理器之间通过通用并行接口uPP接口进行高速数据传输。

在上述结构中，ARM核和DSP核共享RAM内存，ARM核和DSP核通过共享RAM进行高效的数据交互，从而避免了单核***中为处理逻辑控制信号而在DSP中建立中断的时间，大大提高了实时算法的执行效率，充分利用了时钟资源，可提高运算速度，提升实时性。因为算法控制和逻辑控制分别由同一器件的两个独立单元完成，不论ARM核和DSP核是共享一个时钟信号，还是采用使用不同的时钟信号的异步方式，因为硬件上的独立，两类控制任务可以并行执行，在运行过程中可以释放时钟资源，缩短***的计算周期，保证处理器高效地完成控制任务。

作为本发明的进一步改进，还包括A/D采样单元，用于采集电压、电流、温度模拟信号，并对这些信号进行A/D转化，转化后的电压、电流信号将参与变流实时算法控制，温度信号将参与逻辑控制。

作为本发明的进一步改进，还包括速度信号接收和传送单元，用来将速度信号传送给所述FPGA进行计算，所述FPGA将计算后的速度值传送给所述双核处理器的DSP核参与变流实时算法控制。

作为本发明的进一步改进，还包括所述数字控制信号输入输出单元，用来将外部输入的数字控制信号经所述CPLD传送至所述双核处理器的所述ARM核参与逻辑控制，所述ARM核产生数字控制输出信号，经所述CPLD对外输出，控制外部变流设备的开关器件的通断以实现逻辑控制。

作为本发明的进一步改进，所述双核处理器的所述DSP核通过变流实时控制算法生成PWM脉冲，所述DSP核将生成的PWM脉冲传送到所述FPGA进行锁存后输出。

上述方式中，通过FPGA进行速度计算和PWM脉冲锁存生成，FPGA具有时序控制能力强和寄存器数量多的优点，可以充分发挥自身优势，处理速度脉冲信号和PWM脉冲信号等高速信号，精确计算速度脉冲信号，将DSP生成的多路PWM脉冲信号进行锁存然后输出，提高实时控制的准确度和PWM控制的可靠性。过CPLD进行A/D转换管理，可不受处理器芯片的主频限制，可由CPLD自身提供A/D转换的时钟信号，独立地进行A/D转换控制，从而提高了采样的速度。

作为本发明的进一步改进，所述FPGA与所述双核处理器之间采用通用并行接口uPP进行高速数据传输。所述uPP接口包括两个DMA模块通道：第一DMA通道和第二DMA通道；所述第一DMA通道用来向处理器缓存单元发送数据，所述第二DMA通道用来从处理器缓存单元接收数据以实现数据的双向高速并行传输。

与现有技术相比，本发明的优点在于：

1、本发明的基于双核处理器的轨道交通变流器控制单元，双核处理器的两个核分别实现不同功能，任务分工清楚，各取所长，两核之间在后台进行数据传输，避免了单核***中为处理逻辑控制信号而在DSP中建立中断的时间，大大提高了实时算法的执行效率，充分利用了时钟资源，可提高运算速度，提升实时性。

2、本发明的基于双核处理器的轨道交通变流器控制单元，算法控制和逻辑控制分别由同一器件的两个独立单元完成，不论ARM核和DSP核是共享一个时钟信号，还是采用使用不同的时钟信号的异步方式，因为硬件上的独立，两类控制任务可以并行执行，在运行过程中可以释放时钟资源，缩短***的计算周期，保证处理器高效地完成控制任务。

3、本发明的基于双核处理器的轨道交通变流器控制单元，由于减少了芯片的数量，可以使控制单元印制板面积缩小，控制装置更加轻便小巧，而且外部电路复杂程度的降低，能使控制单元的整体性能得到提高。

4、本发明的基于双核处理器的轨道交通变流器控制单元，双核器件和FPGA之间可以采用通用并行接口uPP进行数据传输，能大大提高数据传输的速度，增加数据传输的可靠性，使得控制***能处理更多的实时数据。

5、本发明的基于双核处理器的轨道交通变流器控制单元，利用FPGA时序控制能力强和寄存器数量多的优点，可精确计算速度脉冲信号，可进行PWM脉冲的锁存，提升了实时算法控制的准确度和PWM控制的可靠性。

6、本发明的基于双核处理器的轨道交通变流器控制单元，通过CPLD进行A/D转换管理，可不受处理器芯片的主频限制，可由CPLD自身提供A/D转换的时钟信号，独立地进行A/D转换控制，从而提高了采样的速度。

附图说明

图1是本发明轨道交通变流器控制单元的拓扑结构示意图。

图2是本发明轨道交通变流器控制单元的uPP接口数据传输示意图。

图3是本发明在另一个具体应用实例中的拓扑结构示意图。

图例说明：

1、ARM核；2、DSP核；3、双核处理器；4、第一双核处理器；5、第二双核处理器；6、速度信号接收和传送单元；7、FPGA；8、CPLD；9、A/D采样单元；10、数字控制信号输入输出单元；11、PWM脉冲电平转换和输出单元；12、uPP接口；13、第一DMA通道；14、第二DMA通道；15、处理器缓存单元。

具体实施方式

以下将结合说明书附图和具体实施例对本发明做进一步详细说明。

如图1所示，本发明的基于双核处理器的轨道交通变流器控制单元，包括双核处理器3、FPGA7和CPLD8。双核处理器3具有DSP核2和ARM核1，ARM核1主要负责实现逻辑控制和对外通讯，DSP核2则专注于实现变流实时算法控制。FPGA7用来进行速度计算及PWM脉冲锁存生成，并作为CPLD8与双核处理器3数据传输的中间站；CPLD8用于对AD转化进行控制，对数字输入输出控制信号进行管理；CPLD8与FPGA7之间通过I/O口直接相连进行数据传输，FPGA7与双核处理器3之间通过通用并行接口uPP接口12进行高速数据传输。

在上述结构中，ARM核1和DSP核2共享RAM内存，ARM核1和DSP核2通过共享RAM进行高效的数据交互，从而避免了单核***中为处理逻辑控制信号而在DSP中建立中断的时间，大大提高了实时算法的执行效率，充分利用了时钟资源，可提高运算速度，提升实时性。因为算法控制和逻辑控制分别由同一器件的两个独立单元完成，不论ARM核1和DSP核2是共享一个时钟信号，还是采用使用不同的时钟信号的异步方式，因为硬件上的独立，两类控制任务可以并行执行，在运行过程中可以释放时钟资源，缩短***的计算周期，保证处理器高效地完成控制任务。

本实施例中，本发明还包括A/D采样单元9，用来采集外部传感器输入的电压、电流、温度等模拟信号，并在CPLD8的控制下，进行A/D转化，然后经FPGA7传送至双核处理器3，其中转化后的电压、电流信号被送往DSP核2直接参与实时算法控制，温度信号则主要送往ARM核1参与逻辑控制。

本实施例中，本发明还包括速度信号接收和传送单元6，用来接收外部速度传感器输入的速度信号，并将速度信号直接传送给FPGA7进行计算，得到速度值，然后传递给DSP核2参与实时算法控制。DSP核2通过实时算法生成的PWM脉冲将送往FPGA7中进行锁存，然后再传送到PWM脉冲电平转换和输出单元11进行电平转换后对外输出，驱动外部变流器的IGBT等功率器件，进而实现变流的目的。

本实施例中，本发明还包括数字控制信号输入输出单元10，用来将外部输入的数字控制指令信号传送至CPLD8，在CPLD8中进行逻辑处理后经FPGA7送往ARM核1，参与逻辑控制。ARM核1根据接收到的外部数字控制指令和目前变流器状态作出逻辑判断和处理，产生数字输出控制信号，经FPGA7和CPLD8后对外输出，控制外部变流设备的断路器、接触器等开关器件通断，从而实现逻辑控制。

本实施例中，本发明中的ARM核1还通过处理器自身集成的多种接口与外部网络设备以不同的接口方式进行通讯，实现更高一级的数据交互。

如图2所示，本实施例中，FPGA7与双核处理器3之间所采用的通用并行接口uPP数据传输。uPP接口12的数据传输是通过uPP接口12内部的DMA模块直接对处理器缓存单元15进行访问。uPP接口12内包括两个DMA模块通道：第一DMA通道13和第二DMA通道14。第一DMA通道13用来向处理器缓存单元15发送数据，第二DMA通道14用来从处理器缓存单元15接收数据。可以实现发送数据与接收数据的双向并行数据传输。同时，由于DMA模块是直接访问处理器缓存单元15，所以数据传输速度很快，可以实现大量数据高速传输的目的，大大提高了变流控制单元的实时性。

如图3所示，根据实际应用的需要，在其他实施例中还可以采用两个以上的双核处理器，即包括了第一双核处理器4和第二双核处理器5，以实现更加强大的控制能力。

本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，应视为本发明的保护范围。

Claims (7)

1.一种基于双核处理器的轨道交通变流器控制单元，其特征在于，包括一个以上的双核处理器（3）、FPGA（7）和CPLD（8），所述双核处理器（3）包括DSP核（2）和ARM核（1），所述DSP核（2）用于实现实时算法控制，所述ARM核（1）用于实现逻辑控制及对外通讯；所述FPGA（7）用来进行速度计算及PWM脉冲锁存生成，并作为所述CPLD（8）与所述双核处理器（3）数据传输的中间站；所述CPLD（8）用于对AD转化进行控制，对数字输入输出控制信号进行管理；所述CPLD（8）与所述FPGA（7）之间通过I/O口直接相连进行数据传输，所述FPGA（7）与所述双核处理器（3）之间通过通用并行接口uPP接口（12）进行高速数据传输。

2.根据权利要求1所述的基于双核处理器的轨道交通变流器控制单元，其特征在于，还包括A/D采样单元（9），用于采集电压、电流、温度模拟信号，并对这些信号进行A/D转化，转化后的电压、电流信号将参与变流实时算法控制，温度信号将参与逻辑控制。

3.根据权利要求1所述的基于双核处理的轨道交通变流器控制单元，其特征在于，还包括速度信号接收和传送单元（6），用来将速度信号传送给所述FPGA（7）进行计算，所述FPGA（7）将计算后的速度值传送给所述双核处理器（3）的DSP核（2）参与变流实时算法控制。

4.根据权利要求1所述的基于双核处理器的轨道交通变流器控制单元，其特征在于，还包括所述数字控制信号输入输出单元（10），用来将外部输入的数字控制信号经所述CPLD（8）传送至所述双核处理器（3）的所述ARM核（1）参与逻辑控制，所述ARM核（1）产生数字控制输出信号，经所述CPLD（8）对外输出，控制外部变流设备的开关器件的通断以实现逻辑控制。

5.根据权利要求1～4中任意一项所述的基于双核处理器的轨道交通变流器控制单元，其特征在于，所述双核处理器（3）的所述DSP核（2）通过变流实时控制算法生成PWM脉冲，所述DSP核（2）将生成的PWM脉冲传送到所述FPGA（7）进行锁存后输出。

6.根据权利要求1～4中任意一项所述的基于双核处理器的轨道交通变流器控制单元，其特征在于，所述uPP接口（12）包括两个DMA模块通道：第一DMA通道（13）和第二DMA通道（14）；所述第一DMA通道（13）用来向处理器缓存单元（15）发送数据，所述第二DMA通道用来从处理器缓存单元（15）接收数据以实现数据的双向高速并行传输。

7.根据权利要求1～4中任意一项所述的基于双核处理器的轨道交通变流器控制单元，其特征在于，所述ARM核（1）和DSP核（2）共享RAM内存，所述ARM核（1）和DSP核（2）通过共享RAM进行高效的数据交互。