CN105789286B - 横向绝缘栅双极型晶体管 - Google Patents
横向绝缘栅双极型晶体管 Download PDFInfo
- Publication number
- CN105789286B CN105789286B CN201410810523.2A CN201410810523A CN105789286B CN 105789286 B CN105789286 B CN 105789286B CN 201410810523 A CN201410810523 A CN 201410810523A CN 105789286 B CN105789286 B CN 105789286B
- Authority
- CN
- China
- Prior art keywords
- area
- pole
- type
- insulation bar
- bar double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 11
- 239000007924 injection Substances 0.000 abstract description 11
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种横向绝缘栅双极型晶体管，包括衬底、衬底上的阳极端和阴极端，以及位于阳极端与阴极端之间的漂移区和栅极，所述阳极端包括衬底上的N型缓冲区，N型缓冲区内的P阱，P阱内的N‑区，P阱表面的两个P+浅结和这两个P+浅结之间的N+浅结。本发明在正向导通时，P+浅结、P阱纵向注入，P+浅结横向注入，实现了空穴的高效注入，降低了导通电阻；反向关断时，N型缓冲区、N‑区、N+浅结形成快速抽取少子(空穴)的路径，达到快速关断的目的，降低了关态损耗。
Description
技术领域
本发明涉及半导体工艺，特别是涉及一种横向绝缘栅双极型晶体管。
背景技术
横向绝缘栅双极型晶体管(Lateral Insulated-Gate Bipolar Transistor,LIGBT)常用于高压功率驱动集成电路的输出级，与横向双扩散金属氧化物半导体场效应管(LDMOS)的单载子降低导通电阻相比，LIGBT结构由于电子、空穴的双载子注入形成电导调制效应能带来较低的导通电阻。
但在关断时，LIGBT的漂移区中由于残留少子空穴，关断时间偏长，故存在功耗偏大的问题。由于导通电阻及和关断时间与空穴浓度呈相反关系，因此如何在导通电阻和关断时间之间取得平衡，成为LIGBT器件持续改进的方向。
发明内容
基于此，有必要提供一种在保证低导通电阻的基础上能够快速关断的横向绝缘栅双极型晶体管。
一种横向绝缘栅双极型晶体管，包括衬底、衬底上的阳极端和阴极端，以及位于阳极端与阴极端之间的漂移区和栅极，所述阳极端包括衬底上的N型缓冲区，N型缓冲区内的P阱，P阱内的N-区，P阱表面的两个P+浅结和这两个P+浅结之间的N+浅结。
在其中一个实施例中，所述N型缓冲区的掺杂浓度小于所述P阱，所述P阱的掺杂浓度小于所述N-区，所述N-区的掺杂浓度小于所述两个P+浅结和N+浅结。
在其中一个实施例中，所述N型缓冲区的掺杂浓度为1×1015～1×1016/cm3，所述P阱的掺杂浓度为1×1017～1×1018/cm3，所述两个P+浅结和N+浅结的掺杂浓度为1×1020～1×1021/cm3。
在其中一个实施例中，所述N型缓冲区的掺杂浓度为5×1015/cm3，所述P阱的掺杂浓度为8×1017/cm3。
在其中一个实施例中，所述横向绝缘栅双极型晶体管为绝缘体上硅型横向绝缘栅双极型晶体管，所述横向绝缘栅双极型晶体管还包括位于衬底和漂移区之间的埋氧层，所述衬底为P型衬底，所述漂移区为N型漂移区。
在其中一个实施例中，所述阴极端包括衬底上的P+区，P+区与阳极端之间的P型体区，以及P型体区表面的N+区。
在其中一个实施例中，所述P+区延伸至所述埋氧层。
在其中一个实施例中，所述阳极端还包括阳极金属、所述阴极端还包括阴极金属，所述栅极包括栅氧化层和栅氧化层上的多晶硅栅。
在其中一个实施例中，所述两个P+浅结中靠近所述阴极端的一个和所述N+浅结设于所述N-区的表面。
上述横向绝缘栅双极型晶体管在正向导通时，P+浅结、P阱纵向注入，P+浅结横向注入，实现了空穴的高效注入，降低了导通电阻；反向关断时，N型缓冲区、N-区、N+浅结形成快速抽取少子(空穴)的路径，达到快速关断的目的，降低了关态损耗。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是一实施例中横向绝缘栅双极型晶体管的截面示意图；
图2是图1所示器件在阳极正向偏置时空穴的流向示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
图1是一实施例中横向绝缘栅双极型晶体管的截面示意图，横向绝缘栅双极型晶体管包括衬底10、衬底10上的阳极端和阴极端，以及位于阳极端与阴极端之间的漂移区30和栅极62。阳极端包括衬底上的N型缓冲区51，N型缓冲区51内的P阱53，P阱53内的N-区55，P阱53表面的两个P+浅结57，两个P+浅结57之间的N+浅结59，以及作为集电极的电极的阳极金属52。阴极端包括衬底10上的P+区41，P+区41与阳极端之间的P型体区43，P型体区43表面的N+区45，以及作为发射极的电极的阴极金属42。栅极62包括栅氧化层(图1中未示)和栅氧化层上的多晶硅栅。
上述横向绝缘栅双极型晶体管，当栅极62正向偏置时，器件沟道打开，电子电流由发射极的N+区45穿过P型体区43的沟道先后进入漂移区30、N型缓冲区51。而当阳极端的P+浅结57正向偏置且偏置电压较低时，空穴开始由阳极端的P+浅结57和P阱53向下注入进N型缓冲区51中；随着阳极金属52上的偏置电压升高，P+浅结57横向也经N型缓冲区51注入空穴进漂移区30，实现了高效率多路径的多数载流子空穴注入，极大降低了导通电阻。当横向绝缘栅双极型晶体管关断时，阳极反向偏置，N+浅结59、N-区55、N型缓冲区51形成电子注入的低阻路径，开始较快地抽取漂移区30中残余的少数载流子空穴，达到快速关断的目的，从而保证了较快的开关速度。因此，器件正向导通时，P+浅结57、P阱53纵向注入与P+浅结57横向注入，实现了空穴的高效注入，降低了导通电阻；反向关断时，N型缓冲区51、N-区55、N+浅结59形成快速抽取少子(空穴)的路径，达到快速关断的目的，降低了关态损耗。
在图1所示实施例中，各个区域的掺杂浓度满足如下关系：N型缓冲区51的掺杂浓度小于P阱53，P阱53的掺杂浓度略小于N-区55，N-区55的掺杂浓度小于两个P+浅结57及N+浅结59。N-区55是少子寿命控制的关键，为其设计合适的掺杂浓度，就能够形成纵向(P+浅结57→N-区55→P阱53)的VPNP。图2用箭头示出了阳极正向偏置时空穴的流向。为了获得理想的载流子流动路径，在图1和图2所示实施例中，两个P+浅结57中靠近阴极端的那个以及N+浅结59设于N-区55的表面。
在其中一个实施例中，N型缓冲区51的掺杂浓度约为1015/cm3，P阱53的掺杂浓度约为1017/cm3，P+浅结57和N+浅结59的掺杂浓度约为1020/cm3。
在制造时，阳极端先通过注入N型离子，经历高温、长时间推阱，形成深且淡的N型缓冲区51，可以在关断时俘获少子。之后向N型缓冲区51中注入P型离子并热退火形成P阱53，注入N型离子并退火形成一定深度纵向结深的N-区55，作为一定宽度的注入电子、抽取空穴的通道，再之后注入形成P+浅结57、N+浅结59。
绝缘体上硅(SOI)技术正在HVIC及SPIC应用领域体现出愈来愈大的重要性，而IGBT器件则由于高输入阻抗及电导调制效应带来的低导通电阻特性，在功率器件应用领域中日益占据重要地位。相比于体硅结隔离型器件，SOI的LIGBT器件由于槽式隔离带来的低漏电、低开态电阻、高输入阻抗、高封装密度、快速开关、降噪效果显著及高温工作下的可行性，在汽车电子、家用电子及通信和工业应用上取得较为广泛的应用。尤为重要的是需要高效率的空穴注入及显著的电导调制效应来降低开态电阻，但也相应增加了器件关断时，少子空穴无法较快湮灭引起的关断损耗。图1所示的LIGBT为绝缘体上硅型横向绝缘栅双极型晶体管(SOI-LIGBT)，包括位于衬底10和漂移区30之间的埋氧层20，其中衬底10为P型衬底，漂移区30为N型漂移区。P+区41的结深较深，一直延伸至埋氧层20。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种横向绝缘栅双极型晶体管，包括衬底、衬底上的阳极端和阴极端，以及位于阳极端与阴极端之间的漂移区和栅极，其特征在于，所述阳极端包括衬底上的N型缓冲区，N型缓冲区内的P阱，P阱内的N-区，P阱表面的两个P+浅结和这两个P+浅结之间的N+浅结。
2.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于，所述N型缓冲区的掺杂浓度小于所述P阱，所述P阱的掺杂浓度小于所述N-区，所述N-区的掺杂浓度小于所述两个P+浅结和N+浅结。
3.根据权利要求2所述的横向绝缘栅双极型晶体管，其特征在于，所述N型缓冲区的掺杂浓度为1×1015～1×1016/cm3，所述P阱的掺杂浓度为1×1017～1×1018/cm3，所述两个P+浅结和N+浅结的掺杂浓度为1×1020～1×1021/cm3。
4.根据权利要求3所述的横向绝缘栅双极型晶体管，其特征在于，所述N型缓冲区的掺杂浓度为5×1015/cm3，所述P阱的掺杂浓度为8×1017/cm3。
5.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于，所述横向绝缘栅双极型晶体管为绝缘体上硅型横向绝缘栅双极型晶体管，所述横向绝缘栅双极型晶体管还包括位于衬底和漂移区之间的埋氧层，所述衬底为P型衬底，所述漂移区为N型漂移区。
6.根据权利要求5所述的横向绝缘栅双极型晶体管，其特征在于，所述阴极端包括衬底上的P+区，P+区与阳极端之间的P型体区，以及P型体区表面的N+区。
7.根据权利要求6所述的横向绝缘栅双极型晶体管，其特征在于，所述P+区延伸至所述埋氧层。
8.根据权利要求6所述的横向绝缘栅双极型晶体管，其特征在于，所述阳极端还包括阳极金属、所述阴极端还包括阴极金属，所述栅极包括栅氧化层和栅氧化层上的多晶硅栅。
9.根据权利要求1所述的横向绝缘栅双极型晶体管，其特征在于，所述两个P+浅结中靠近所述阴极端的一个和所述N+浅结设于所述N-区的表面。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410810523.2A CN105789286B (zh) | 2014-12-22 | 2014-12-22 | 横向绝缘栅双极型晶体管 |
| US15/538,450 US9905680B2 (en) | 2014-12-22 | 2015-09-10 | Lateral insulated-gate bipolar transistor |
| EP15871728.0A EP3240039B1 (en) | 2014-12-22 | 2015-09-10 | Lateral insulated-gate bipolar transistor |
| PCT/CN2015/089302 WO2016101654A1 (zh) | 2014-12-22 | 2015-09-10 | 横向绝缘栅双极型晶体管 |
| JP2017533840A JP6430650B2 (ja) | 2014-12-22 | 2015-09-10 | 横型絶縁ゲートバイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410810523.2A CN105789286B (zh) | 2014-12-22 | 2014-12-22 | 横向绝缘栅双极型晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105789286A CN105789286A (zh) | 2016-07-20 |
| CN105789286B true CN105789286B (zh) | 2018-11-27 |
Family
ID=56149178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410810523.2A Active CN105789286B (zh) | 2014-12-22 | 2014-12-22 | 横向绝缘栅双极型晶体管 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9905680B2 (zh) |
| EP (1) | EP3240039B1 (zh) |
| JP (1) | JP6430650B2 (zh) |
| CN (1) | CN105789286B (zh) |
| WO (1) | WO2016101654A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010678A (zh) * | 2018-01-04 | 2019-07-12 | 中兴通讯股份有限公司 | 横向绝缘栅双极晶体管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396087A (en) * | 1992-12-14 | 1995-03-07 | North Carolina State University | Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up |
| CN102290436A (zh) * | 2011-09-15 | 2011-12-21 | 江苏宏微科技有限公司 | 新型绝缘栅双极晶体管背面结构及其制备方法 |
| CN102832213A (zh) * | 2012-08-31 | 2012-12-19 | 电子科技大学 | 一种具有esd保护功能的ligbt器件 |
| CN103413824A (zh) * | 2013-07-17 | 2013-11-27 | 电子科技大学 | 一种rc-ligbt器件及其制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3085037B2 (ja) * | 1993-08-18 | 2000-09-04 | 富士電機株式会社 | 絶縁ゲートバイポーラトランジスタ |
| GB2289371B (en) * | 1994-05-05 | 1997-11-19 | Fuji Electric Co Ltd | A semiconductor device and control method |
| US5665988A (en) * | 1995-02-09 | 1997-09-09 | Fuji Electric Co., Ltd. | Conductivity-modulation semiconductor |
| US5925900A (en) * | 1995-05-11 | 1999-07-20 | Fuji Electric Co., Ltd. | Emitter-switched thyristor having a floating ohmic contact |
| US5731603A (en) * | 1995-08-24 | 1998-03-24 | Kabushiki Kaisha Toshiba | Lateral IGBT |
| JP3367839B2 (ja) * | 1995-09-18 | 2003-01-20 | 株式会社東芝 | 半導体装置 |
| US7465964B2 (en) * | 2005-12-30 | 2008-12-16 | Cambridge Semiconductor Limited | Semiconductor device in which an injector region is isolated from a substrate |
| CN2914330Y (zh) | 2006-05-24 | 2007-06-20 | 杭州电子科技大学 | 抗esd的集成soi ligbt器件单元 |
| US7605446B2 (en) * | 2006-07-14 | 2009-10-20 | Cambridge Semiconductor Limited | Bipolar high voltage/power semiconductor device having first and second insulated gated and method of operation |
| US8482031B2 (en) * | 2009-09-09 | 2013-07-09 | Cambridge Semiconductor Limited | Lateral insulated gate bipolar transistors (LIGBTS) |
| US9070735B2 (en) * | 2013-07-02 | 2015-06-30 | Cambridge Microelectronics Ltd. | Lateral power semiconductor transistors |
-
2014
- 2014-12-22 CN CN201410810523.2A patent/CN105789286B/zh active Active
-
2015
- 2015-09-10 US US15/538,450 patent/US9905680B2/en active Active
- 2015-09-10 EP EP15871728.0A patent/EP3240039B1/en active Active
- 2015-09-10 WO PCT/CN2015/089302 patent/WO2016101654A1/zh active Application Filing
- 2015-09-10 JP JP2017533840A patent/JP6430650B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396087A (en) * | 1992-12-14 | 1995-03-07 | North Carolina State University | Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up |
| CN102290436A (zh) * | 2011-09-15 | 2011-12-21 | 江苏宏微科技有限公司 | 新型绝缘栅双极晶体管背面结构及其制备方法 |
| CN102832213A (zh) * | 2012-08-31 | 2012-12-19 | 电子科技大学 | 一种具有esd保护功能的ligbt器件 |
| CN103413824A (zh) * | 2013-07-17 | 2013-11-27 | 电子科技大学 | 一种rc-ligbt器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016101654A1 (zh) | 2016-06-30 |
| EP3240039B1 (en) | 2021-07-28 |
| EP3240039A1 (en) | 2017-11-01 |
| JP2018506179A (ja) | 2018-03-01 |
| US20170352749A1 (en) | 2017-12-07 |
| JP6430650B2 (ja) | 2018-11-28 |
| CN105789286A (zh) | 2016-07-20 |
| US9905680B2 (en) | 2018-02-27 |
| EP3240039A4 (en) | 2018-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105789298B (zh) | 横向绝缘栅双极型晶体管及其制造方法 | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN106505101B (zh) | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN105990423A (zh) | 横向双扩散场效应管 | |
| CN103094332A (zh) | 一种绝缘栅双极晶体管 | |
| CN105185826A (zh) | 一种横向rc-igbt器件 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN102446966B (zh) | 一种集成反并联二极管的igbt结构及其制造方法 | |
| CN109065609A (zh) | 一种低导通电阻绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN108321194A (zh) | 一种具有快速关断特性的soi ligbt | |
| CN105990408A (zh) | 横向绝缘栅双极型晶体管 | |
| CN109103240A (zh) | 一种低导通功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN107516679B (zh) | 一种深槽超结dmos器件 | |
| CN107785365A (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN106067481A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN102034815A (zh) | 一种igbt及其制作方法 | |
| CN105789286B (zh) | 横向绝缘栅双极型晶体管 | |
| CN109616518A (zh) | 一种mos栅控晶闸管 | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| CN106057878A (zh) | Igbt器件及工艺方法 | |
| CN205159332U (zh) | 分流器结构型横向沟槽电极绝缘栅双极型晶体管 | |
| CN103489907B (zh) | 一种绝缘栅双极型晶体管 | |
| Yi et al. | An novel thin layer SOI carrier-stored trench LIGBT with enhanced emitter injection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170929 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |