CN105743466B - 一种应用于无线充电控制芯片的可调磁滞比较器 - Google Patents
一种应用于无线充电控制芯片的可调磁滞比较器 Download PDFInfo
- Publication number
- CN105743466B CN105743466B CN201610069798.4A CN201610069798A CN105743466B CN 105743466 B CN105743466 B CN 105743466B CN 201610069798 A CN201610069798 A CN 201610069798A CN 105743466 B CN105743466 B CN 105743466B
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- tube
- grid
- pmos
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
本发明公开一种应用于无线充电控制芯片的可调磁滞比较器,其包括PMOS管P0,PMOS管P1,PMOS管P2,PMOS管P3,PMOS管P4,NMOS管N0,NMOS管N1,NMOS管N2,NMOS管N3,NMOS管N4,NMOS管N5,NMOS管N6,NMOS管N7,NMOS管N8,NMOS管N9,NMOS管N10,NMOS管N11,NMOS管N12,NMOS管N13,第一运算放大器,第二运算放大器,比较器,电阻R0,电阻R1,开关K0,开关K1,开关K2,开关K3和无线充电控制芯片,其中开关K0、K1、K2、K3通过无线充电控制芯片的逻辑控制模块控制闭合或断开。
Description
技术领域
本发明属于电子电路技术领域,具体涉及一种磁滞比较器。
背景技术
现有的磁滞比较器,一般采用反馈信号短路电阻、电流正负反馈等方式实现磁滞功能,但是环境温度变化或工艺失调,容易引起磁滞电压漂移,不适用于精确磁滞比较。
发明内容
因此,针对上述的问题,本发明提出一种应用于无线充电控制芯片的可调磁滞比较器,对现有的磁滞比较器进行改进,采用温度补偿、工艺失调补偿及可调磁滞电压技术,使磁滞比较器的比较阈值实现可量化调整,同时不受温度、工艺失调影响,使其实现精确磁滞比较。
为了解决上述技术问题,本发明所采用的技术方案是,一种应用于无线充电控制芯片的可调磁滞比较器,包括PMOS管P0,PMOS管P1,PMOS管P2,PMOS管P3,PMOS管P4,NMOS管N0,NMOS管N1,NMOS管N2,NMOS管N3,NMOS管N4,NMOS管N5,NMOS管N6,NMOS管N7,NMOS管N8,NMOS管N9,NMOS管N10,NMOS管N11,NMOS管N12,NMOS管N13,第一运算放大器,第二运算放大器,比较器,电阻R0,电阻R1,开关K0,开关K1,开关K2,开关K3和无线充电控制芯片,其中开关K0、K1、K2、K3通过无线充电控制芯片的逻辑控制模块控制闭合或断开,其连接关系如下:第一运算放大器的正输入端连接电源Vref,负输入端与NMOS管N0的源极、电阻R0的第一输入端连接,输出端连接NMOS管N0的栅极;电阻R0的第二输入端接地,NMOS管N0的漏极连接PMOS管P0的栅极和漏极,PMOS管P0的源极、PMOS管P1的源极、PMOS管P2的源极、PMOS管P3的源极、以及PMOS管P4的源极均连接至电源Vdd;PMOS管P1的栅极和PMOS管P0的栅极连接,PMOS管P1的漏极连接NMOS管N1的栅极和漏极,NMOS管N1的源极连接NMOS管N2的栅极和漏极,NMOS管N2的源极接地;NMOS管N3的栅极连接NMOS管N1的栅极、NMOS管N5的栅极、NMOS管N7的栅极和NMOS管N9的栅极,NMOS管N3的源极连接NMOS管N4的漏极,NMOS管N3的漏极连接NMOS管N5的漏极、NMOS管N7的漏极、NMOS管N9的漏极、PMOS管P2的漏极和栅极、PMOS管P3的栅极和PMOS管P4的栅极,NMOS管N4的栅极连接NMOS管N2的栅极、NMOS管N6的栅极、NMOS管N8的栅极和NMOS管N10的栅极,NMOS管N4的源极、NMOS管N6的源极、NMOS管N8的源极和NMOS管N10的源极接地,NMOS管N6的漏极连接NMOS管N5的源极,NMOS管N8的漏极连接NMOS管N7的源极,NMOS管N10的漏极连接NMOS管N9的源极;PMOS管P3的漏极连接NMOS管N11的漏极和栅极、NMOS管N13的栅极;NMOS管N11的源极和NMOS管N13的源极接地,NMOS管N13的漏极连接NMOS管N12的源极,NMOS管N12的漏极连接PMOS管P5的漏极、电阻R1的第一输入端和比较器的负输入端,NMOS管N12的栅极连接PMOS管P5的栅极,PMOS管P5的源极连接PMOS管P4的漏极;电阻R1的第二输入端连接第二运算放大器的负输入端和输出端,第二运算放大器的正输入端连接电源Vref;比较器的输出端接于PMOS管P5的栅极;开关K0接于电源Vdd和NMOS管N3的源极之间,开关K1接于电源Vdd和NMOS管N5的源极之间,开关K2接于电源Vdd和NMOS管N7的源极之间,开关K3接于电源Vdd和NMOS管N9的源极之间。
上述电路中,R0=R1,也即电阻R0和电阻R1完全相同,其具体是相同尺寸、相同类型的电阻,具有相同的温度系数,若温度变化,温度引起阻值变化产生的影响将被抵消;电阻R0和电阻R1因工艺失调引起的阻值变化产生的影响也会被抵消。
本发明通过上述方案,采用温度补偿、工艺失调补偿及可调磁滞电压技术,使磁滞比较器的比较阈值实现可量化调整,同时不受温度、工艺失调影响,相对于普通磁滞比较器,具有精确、不受温度及工艺失调影响的优势。应用于无线充电控制芯片,对解调信号进行抽样判决,可精确比较输入电压,通过对无线充电芯片内部控制寄存器进行编程,可调整磁滞比较翻转阈值电压。
附图说明
图1为本发明的可调磁滞比较器一个具体实施例;
图2为本发明的可调磁滞比较器的输入电压与输出电压的波形图。
具体实施方式
现结合附图和具体实施方式对本发明进一步说明。
本发明提供一种应用于无线充电控制芯片的可调磁滞比较器。作为一个具体的实施例,参见图1,该可调磁滞比较器包括PMOS管P0,PMOS管P1,PMOS管P2,PMOS管P3,PMOS管P4,NMOS管N0,NMOS管N1,NMOS管N2,NMOS管N3,NMOS管N4,NMOS管N5,NMOS管N6,NMOS管N7,NMOS管N8,NMOS管N9,NMOS管N10,NMOS管N11,NMOS管N12,NMOS管N13,第一运算放大器,第二运算放大器,比较器,电阻R0,电阻R1,开关K0,开关K1,开关K2,开关K3和无线充电控制芯片,其中开关K0、K1、K2、K3通过无线充电控制芯片的逻辑控制模块控制闭合或断开,其连接关系如下:第一运算放大器的正输入端连接电源Vref,负输入端与NMOS管N0的源极、电阻R0的第一输入端连接,输出端连接NMOS管N0的栅极;电阻R0的第二输入端接地,NMOS管N0的漏极连接PMOS管P0的栅极和漏极,PMOS管P0的源极、PMOS管P1的源极、PMOS管P2的源极、PMOS管P3的源极、以及PMOS管P4的源极均连接至电源Vdd;PMOS管P1的栅极和PMOS管P0的栅极连接,PMOS管P1的漏极连接NMOS管N1的栅极和漏极,NMOS管N1的源极连接NMOS管N2的栅极和漏极,NMOS管N2的源极接地;NMOS管N3的栅极连接NMOS管N1的栅极、NMOS管N5的栅极、NMOS管N7的栅极和NMOS管N9的栅极,NMOS管N3的源极连接NMOS管N4的漏极,NMOS管N3的漏极连接NMOS管N5的漏极、NMOS管N7的漏极、NMOS管N9的漏极、PMOS管P2的漏极和栅极、PMOS管P3的栅极和PMOS管P4的栅极,NMOS管N4的栅极连接NMOS管N2的栅极、NMOS管N6的栅极、NMOS管N8的栅极和NMOS管N10的栅极,NMOS管N4的源极、NMOS管N6的源极、NMOS管N8的源极和NMOS管N10的源极接地,NMOS管N6的漏极连接NMOS管N5的源极,NMOS管N8的漏极连接NMOS管N7的源极,NMOS管N10的漏极连接NMOS管N9的源极;PMOS管P3的漏极连接NMOS管N11的漏极和栅极、NMOS管N13的栅极;NMOS管N11的源极和NMOS管N13的源极接地,NMOS管N13的漏极连接NMOS管N12的源极,NMOS管N12的漏极连接PMOS管P5的漏极、电阻R1的第一输入端和比较器的负输入端,NMOS管N12的栅极连接PMOS管P5的栅极,PMOS管P5的源极连接PMOS管P4的漏极;电阻R1的第二输入端连接第二运算放大器的负输入端和输出端,第二运算放大器的正输入端连接电源Vref;比较器的输出端接于PMOS管P5的栅极;开关K0接于电源Vdd和NMOS管N3的源极之间,开关K1接于电源Vdd和NMOS管N5的源极之间,开关K2接于电源Vdd和NMOS管N7的源极之间,开关K3接于电源Vdd和NMOS管N9的源极之间。
图1中,P0,P1,P2,P3,P4均为PMOS管;N0,N1,N2,N3,N4,N5,N6,N7,N8,N9,N10,N11,N12,N13均为NMOS管;100为第一运算放大器,101为第二运算放大器;102为比较器;R0,R1为电阻;K0,K1,K2,K3为开关(令K=0,闭合;K=1,开路);记(W/L)N(n-1)为第n个NMOS的宽长比,(n=1,2,3…);记(W/L)P(n-1)为第n个PMOS的宽长比,(n=1,2,3…)。
设置以下宽长比:
(W/L)P0=16*(W/L)P1
(W/L)N1=16*(W/L)N3=16*(W/L)N5=16*(W/L)N7=16*(W/L)N9
(W/L)N2=16*(W/L)N4=16*(W/L)N6=16*(W/L)N8=16*(W/L)N10
(W/L)P2=(W/L)P3=(W/L)P4
(W/L)N11=(W/L)N13
由电路可得:
IR0=Vref/R0,
IP1=IP0/16,
IP2=IP3=IN11,
当Hysout=0,IP4=IP2,VHysinn=Vref+IP4*R1=Vref+IP2*R1
当Hysout=1,IN13=IN11=IP3=IP2,VHysinn=Vref-IN13*R1=Vref-IP2*R1
若R0=R1,则:
(1)当开关K0、K1、K2、K3全部闭合
K0+K1+K2+K3=0,IP2=0;
(2)当开关K0、K1、K2、K3其中三个闭合、一个断开
K0+K1+K2+K3=1,IP2=IN1*(1/16)=IP1*(1/16)=(IP0/16)*(1/16)
=(IR0/16)*(1/16)IR0=(Vref/R0)*(1/256);
(3)当开关K0、K1、K2、K3其中两个闭合、两个断开
K0+K1+K2+K3=2,IP2=IN1*(2/16)=IP1*(2/16)=(IP0/16)*(2/16)
=(IR0/16)*(2/16)IR0=(Vref/R0)*(2/256);
(4)当开关K0、K1、K2、K3其中一个闭合、三个断开
K0+K1+K2+K3=3,IP2=IN1*(3/16)=IP1*(3/16)=(IP0/16)*(3/16)
=(IR0/16)*(3/16)IR0=(Vref/R0)*(3/256);
(5)当开关K0、K1、K2、K3其中全部断开
K0+K1+K2+K3=4,IP2=IN1*(4/16)=IP1*(4/16)=(IP0/16)*(4/16)
=(IR0/16)*(4/16)IR0=(Vref/R0)*(4/256);
那么得到如下关系式:
(1)当比较器102输出低电平
Hysout=L,
K0+K1+K2+K3=0,VHysinn=Vref;
K0+K1+K2+K3=1,VHysinn=Vref*(1+1/256);
K0+K1+K2+K3=2,VHysinn=Vref*(1+2/256);
K0+K1+K2+K3=3,VHysinn=Vref*(1+3/256);
K0+K1+K2+K3=4,VHysinn=Vref*(1+4/256);
(2)当比较器102输出高电平
Hysout=H,
K0+K1+K2+K3=0,VHysinn=Vref;
K0+K1+K2+K3=1,VHysinn=Vref*(1-1/256);
K0+K1+K2+K3=2,VHysinn=Vref*(1-2/256);
K0+K1+K2+K3=3,VHysinn=Vref*(1-3/256);
K0+K1+K2+K3=4,VHysinn=Vref*(1-4/256);
则用表格描述如下:
(1)当比较器102输出低电平,即Hysout=L
K0+K1+K2+K3 | 0 | 1 | 2 | 3 | 4 |
VHysinn | Vref | Vref*(1+1/256) | Vref*(1+2/256) | Vref*(1+2/256) | Vref*(1+4/256) |
(2)当比较器102输出高电平,即Hysout=H
K0+K1+K2+K3 | 0 | 1 | 2 | 3 | 4 |
VHysinn | Vref | Vref*(1-1/256) | Vref*(1-2/256) | Vref*(1-3/256) | Vref*(1-4/256) |
如图2所示,初始状态,比较器102正输入端电压VHysinp=0,比较器102负输入端电压VHysinn=Vref*(1+k/256),(k=K0+K1+K2+K3),比较器102输出端电压VHysout=L(低电平);
比较器102正输入端电压VHysinp不断增大,当比较器102正输入端电压大于负输入端电压即VHysinp>VHysinn,VHysinp>Vref*(1+k/256),则比较器102输出端VHysout=H(高电平),比较器102负输入端VHysinn变为Vref*(1-k/256),(k=K0+K1+K2+K3),即VHysinn1=Vref*(1-k/256),(k=K0+K1+K2+K3);
比较器102正输入端电压大于负输入端电压即VHysinp>VHysinn之后,比较器102正输入端VHysinp不断减小,当VHysinp<VHysinn1即VHysinp<Vref*(1-k/256),则比较器102输出端VHysout=L(低电平),比较器102负输入端VHhysinn变为Vref*(1+k/256),(k=K0+K1+K2+K3),即VHysinn2=Vref*(1+k/256),(k=K0+K1+K2+K3);其输出示意图参见图2。
比较器102负输入端磁滞电压ΔVHys=VHysinn2-VHysinn1=2*Vref*(k/256)。
上述电路中,电阻R0和电阻R1为相同尺寸、相同类型的电阻,具有相同的温度系数,若温度变化,温度引起阻值变化产生的影响将被抵消;电阻R0和电阻R1因工艺失调引起的阻值变化产生的影响也会被抵消。
本发明通过无线充电控制芯片的逻辑控制模块控制K0、K1、K2、K3开关的闭合或断开,可实时调整磁滞电压。
本专利采用温度补偿、工艺失调补偿及可调磁滞电压技术,使磁滞比较器的比较阈值实现可量化调整,同时不受温度、工艺失调影响,相对于普通磁滞比较器,具有精确、不受温度及工艺失调影响的优势。
尽管结合优选实施方案具体展示和介绍了本发明,但所属领域的技术人员应该明白,在不脱离所附权利要求书所限定的本发明的精神和范围内,在形式上和细节上可以对本发明做出各种变化,均为本发明的保护范围。
Claims (3)
1.一种应用于无线充电控制芯片的可调磁滞比较器,其特征在于:包括PMOS管P0,PMOS管P1,PMOS管P2,PMOS管P3,PMOS管P4,NMOS管N0,NMOS管N1,NMOS管N2,NMOS管N3,NMOS管N4,NMOS管N5,NMOS管N6,NMOS管N7,NMOS管N8,NMOS管N9,NMOS管N10,NMOS管N11,NMOS管N12,NMOS管N13,第一运算放大器,第二运算放大器,比较器,电阻R0,电阻R1,开关K0,开关K1,开关K2,开关K3和无线充电控制芯片,其中开关K0、K1、K2、K3通过无线充电控制芯片的逻辑控制模块控制闭合或断开,其连接关系如下:第一运算放大器的正输入端连接电源Vref,负输入端与NMOS管N0的源极、电阻R0的第一输入端连接,输出端连接NMOS管N0的栅极;电阻R0的第二输入端接地,NMOS管N0的漏极连接PMOS管P0的栅极和漏极,PMOS管P0的源极、PMOS管P1的源极、PMOS管P2的源极、PMOS管P3的源极、以及PMOS管P4的源极均连接至电源Vdd;PMOS管P1的栅极和PMOS管P0的栅极连接,PMOS管P1的漏极连接NMOS管N1的栅极和漏极,NMOS管N1的源极连接NMOS管N2的栅极和漏极,NMOS管N2的源极接地;NMOS管N3的栅极连接NMOS管N1的栅极、NMOS管N5的栅极、NMOS管N7的栅极和NMOS管N9的栅极,NMOS管N3的源极连接NMOS管N4的漏极,NMOS管N3的漏极连接NMOS管N5的漏极、NMOS管N7的漏极、NMOS管N9的漏极、PMOS管P2的漏极和栅极、PMOS管P3的栅极和PMOS管P4的栅极,NMOS管N4的栅极连接NMOS管N2的栅极、NMOS管N6的栅极、NMOS管N8的栅极和NMOS管N10的栅极,NMOS管N4的源极、NMOS管N6的源极、NMOS管N8的源极和NMOS管N10的源极接地,NMOS管N6的漏极连接NMOS管N5的源极,NMOS管N8的漏极连接NMOS管N7的源极,NMOS管N10的漏极连接NMOS管N9的源极;PMOS管P3的漏极连接NMOS管N11的漏极和栅极、NMOS管N13的栅极;NMOS管N11的源极和NMOS管N13的源极接地,NMOS管N13的漏极连接NMOS管N12的源极,NMOS管N12的漏极连接PMOS管P5的漏极、电阻R1的第一输入端和比较器的负输入端,NMOS管N12的栅极连接PMOS管P5的栅极,PMOS管P5的源极连接PMOS管P4的漏极;电阻R1的第二输入端连接第二运算放大器的负输入端和输出端,第二运算放大器的正输入端连接电源Vref;比较器的输出端接于PMOS管P5的栅极;开关K0接于电源Vdd和NMOS管N3的源极之间,开关K1接于电源Vdd和NMOS管N5的源极之间,开关K2接于电源Vdd和NMOS管N7的源极之间,开关K3接于电源Vdd和NMOS管N9的源极之间。
2.根据权利要求1所述的可调磁滞比较器,其特征在于:R0=R1,所述R0=R1是指电阻R0和电阻R1完全相同,其具体是相同尺寸、相同类型的电阻,具有相同的温度系数。
3.根据权利要求1或2所述的可调磁滞比较器,其特征在于:记(W/L)N(n-1)为第n个NMOS的宽长比,n=1,2,3…;记(W/L)P(n-1)为第n个PMOS的宽长比,n=1,2,3…,所述(W/L)N(n-1)中的N是指NMOS,所述(W/L)P(n-1)中的P是指PMOS,则其宽长比如下设置:
(W/L)P0=16*(W/L)P1;
(W/L)N1=16*(W/L)N3=16*(W/L)N5=16*(W/L)N7=16*(W/L)N9;
(W/L)N2=16*(W/L)N4=16*(W/L)N6=16*(W/L)N8=16*(W/L)N10;
(W/L)P2=(W/L)P3=(W/L)P4;
(W/L)N11=(W/L)N13。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610069798.4A CN105743466B (zh) | 2016-02-01 | 2016-02-01 | 一种应用于无线充电控制芯片的可调磁滞比较器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610069798.4A CN105743466B (zh) | 2016-02-01 | 2016-02-01 | 一种应用于无线充电控制芯片的可调磁滞比较器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105743466A CN105743466A (zh) | 2016-07-06 |
CN105743466B true CN105743466B (zh) | 2018-08-21 |
Family
ID=56242067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610069798.4A Active CN105743466B (zh) | 2016-02-01 | 2016-02-01 | 一种应用于无线充电控制芯片的可调磁滞比较器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105743466B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1909369A (zh) * | 2005-08-02 | 2007-02-07 | 三星电机株式会社 | 具有磁滞特性的电压比较器 |
US7973569B1 (en) * | 2010-03-17 | 2011-07-05 | Microchip Technology Incorporated | Offset calibration and precision hysteresis for a rail-rail comparator with large dynamic range |
CN102386895A (zh) * | 2010-08-26 | 2012-03-21 | 株式会社东芝 | 磁滞比较器 |
-
2016
- 2016-02-01 CN CN201610069798.4A patent/CN105743466B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1909369A (zh) * | 2005-08-02 | 2007-02-07 | 三星电机株式会社 | 具有磁滞特性的电压比较器 |
US7973569B1 (en) * | 2010-03-17 | 2011-07-05 | Microchip Technology Incorporated | Offset calibration and precision hysteresis for a rail-rail comparator with large dynamic range |
CN102386895A (zh) * | 2010-08-26 | 2012-03-21 | 株式会社东芝 | 磁滞比较器 |
Also Published As
Publication number | Publication date |
---|---|
CN105743466A (zh) | 2016-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108958345A (zh) | 差分参考电压缓冲器 | |
CN114047798B (zh) | 集成电路芯片内部的高精度电流检测装置 | |
CN104362585A (zh) | 一种过温保护电路 | |
CN105680835A (zh) | 应用于rs-485接收端的迟滞比较器 | |
CN101464700A (zh) | 电流镜电路 | |
CN207638634U (zh) | 一种nmos管高端开关驱动电路 | |
CN102890522A (zh) | 一种电流基准电路 | |
CN104158516A (zh) | 电压比较器 | |
CN203984244U (zh) | 开关电源的斜坡补偿电路 | |
CN106100379A (zh) | 同步整流控制器 | |
CN104065273B (zh) | 一种用于恒流led驱动的线电压补偿电路 | |
CN205596084U (zh) | 应用于rs-485接收端的迟滞比较器 | |
CN104092374A (zh) | 开关电源的斜坡补偿电路及方法 | |
CN208581167U (zh) | 一种电源开关状态检测电路 | |
CN107703798B (zh) | 一种通用型信号采集前端电路及信号采集装置 | |
CN108336810A (zh) | 一种兼容电池和外部电源供电的控制电路 | |
CN105743466B (zh) | 一种应用于无线充电控制芯片的可调磁滞比较器 | |
CN103532196A (zh) | 充电电池的电压采样电路 | |
CN104935321B (zh) | 输入输出阻抗校正电路与方法 | |
CN105553023B (zh) | 一种多环路复合型开关式电池充电转换器电路 | |
CN204044342U (zh) | 双向磁滞比较器电路及磁传感器电路 | |
CN205545178U (zh) | 一种应用于无线充电控制芯片的可调磁滞比较器 | |
CN105099380A (zh) | 全差分放大器 | |
CN204068708U (zh) | 一种用于恒流led驱动的线电压补偿电路 | |
CN111721986B (zh) | 一种宽输入共模电压范围电流检测放大器电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |