CN105718333A - 双路服务器主板主从cpu切换装置及其切换控制方法 - Google Patents
双路服务器主板主从cpu切换装置及其切换控制方法 Download PDFInfo
- Publication number
- CN105718333A CN105718333A CN201610050304.8A CN201610050304A CN105718333A CN 105718333 A CN105718333 A CN 105718333A CN 201610050304 A CN201610050304 A CN 201610050304A CN 105718333 A CN105718333 A CN 105718333A
- Authority
- CN
- China
- Prior art keywords
- cpu0
- cpu1
- present
- signal
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/142—Reconfiguring to eliminate the error
- G06F11/1428—Reconfiguring to eliminate the error with loss of hardware functionality
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
本发明公开了一种双路服务器主板主从CPU切换装置及其切换控制方法，属于服务器主板，本发明要解决的技术问题为如何能够实现双路服务器主板主从CPU的自动切换以及如何控制主从CPU的切换。技术方案为：（1）一种双路服务器主板主从CPU切换装置，包括CPU0、CPU1、高速SWICH开关、PCH芯片和逻辑处理器件，所述高速SWICH开关的切换位置包括SW0端和SW1端；CPU0和CPU1通过DMI总线分别连接高速SWICH开关的SW0端和SW1端。（2）一种双路服务器主板主从CPU切换控制方法，包括如下步骤：（1）主板上的AUX电源上电，逻辑处理器件开始工作；（2）通过逻辑处理器件判断，CPU0和CPU1的装载情况。
Description
技术领域
本发明涉及一种服务器主板，具体地说是双路服务器主板主从CPU切换装置及其切换控制方法。
背景技术
双路服务器主板中,CPU分为主CPU与从CPU。其中主CPU与PCH通过DMI总线互联。从CPU通过QPI总线与主CPU互联。当双路CPU服务器主板，只使用一个CPU的时候，用户往往无法区分主从CPU的位置，而造成***无法启动的问题，不得不重新装载CPU，影响工作效率，浪费人工成本。
专利号为CN102520768B的专利文献公开了一种刀片服务器主板，所述主板包括：双路CPU，所述双路CPU之间通过两块快速通道互联总线相连；每路CPU支持4通道DDR内存，每个通道***2条DDR内存；南桥芯片，所述南桥芯片通过PCIE总线和DMI总线分别与所述CPU相连；主机通道适配器HCA卡，其通过PCIE总线与所述CPU相连接。但是该专利不能快速有效的对主从CPU装载情况进行判断以及主从CPU之间的切换。
故如何能够实现双路服务器主板主从CPU的自动切换以及如何控制主从CPU的切换是目前急需解决的技术问题。
发明内容
本发明的技术任务是针对以上不足之处，提供一种结构简单、生产成本低、易于加工的双路服务器主板主从CPU切换装置及其切换控制方法。
本发明解决其技术问题所采用的技术方案是：一种双路服务器主板主从CPU切换装置，包括CPU0、CPU1、高速SWICH开关、PCH芯片和逻辑处理器件，所述高速SWICH开关的切换位置包括SW0端和SW1端；CPU0和CPU1通过DMI总线分别连接高速SWICH开关的SW0端和SW1端，高速SWICH开关分别连接PCH芯片和逻辑处理器件；同时CPU0和CPU1均连接至逻辑处理器件；逻辑处理器件用于侦测CPU0和CPU1的装载情况。其中，逻辑处理器件(ComplexProgrammableLogicDevice，CPLD)，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在***”编程）将代码传送到目标芯片中，实现设计的数字***。
PCH是一个intel公司的集成南桥，PCH的产品名称为IntelP55。PCH芯片具有原来ICH的全部功能，又具有原来MCH芯片的管理引擎功能，把它称之为北桥也好，称之为南桥也好。
作为优选，所述CPU0传送CPU0-PRESENT-N信号到逻辑处理器件，CPU1传送CPU1-PRESENT-N信号到逻辑处理器件。
作为优选，所述DMI总线分别与CPU0和CPU1的DMI端口连接。
作为优选，所述DMI总线采用DMIX4总线。
一种双路服务器主板主从CPU切换控制方法，包括如下步骤：
（1）主板上的AUX电源上电，逻辑处理器件开始工作；
（2）通过逻辑处理器件判断，CPU0和CPU1的装载情况：
①、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0和CPU1同时装载：
（a）、若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号均有效，则判断为CPU0和CPU1同时装载，此时，高速SWICH开关放弃切换；
（b）、若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号非同时有效，则判断为CPU0和CPU1非同时装载，此时，进入步骤②；
②、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0装载：
（a）、若仅侦测到的CPU0-PRESENT-N信号有效，则判断为CPU0装载；此时，高速SWICH开关切换到SW0端；DMI总线经过高速SWICH开关切换，便将CPU0与PCH芯片连接；
（b）、若未侦测到的CPU0-PRESENT-N信号有效，则进入步骤③或步骤④；
③、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU1装载：
（a）、若仅侦测到的CPU1-PRESENT-N信号有效，则判断为CPU1装载；此时，高速SWICH开关切换到SW1端；DMI总线经过高速SWICH开关切换，便将CPU1与PCH芯片连接；
（b）、若未侦测到的CPU1-PRESENT-N信号有效，则进入步骤②或步骤④；
④、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0和CPU1均未装载：
若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号均无效，则判断为CPU0和CPU1均未装载。
本发明的双路服务器主板主从CPU切换装置及其切换控制方法和现有技术相比，具有以下优点：
1、本发明通过高速SWITCH开关将DMI总线分别挂到CPU0和CPU1的DMI端口上，用逻辑处理器件侦测CPU0和CPU1的装载情况，适时的切换连接DMI总线的高速SWITCH开关，使得CPU0和CPU1中的任何一个都可以当做主CPU来使用，而且能够通过逻辑处理器件快速侦测到CPU0和CPU1的装载情况；
2、通过逻辑处理器件适时判断CPU0和CPU1的装载情况，不仅方便高效的判断出主CPU的位置，节约了时间，而且避免***无法启动的问题，省去重新装载CPU的麻烦和困扰，提高了工作效率。
由此可见，本发明通过具有设计合理、结构简单、易于加工、体积小、使用方便、一物多用等特点，因而，具有很好的推广使用价值。
附图说明
下面结合附图对本发明进一步说明。
附图1为双路服务器主板主从CPU切换装置的结构框图；
附图2为双路服务器主板主从CPU切换控制方法的流程图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。
实施例1
如附图1所示，本发明的双路服务器主板主从CPU切换装置，其结构包括CPU0、CPU1、高速SWICH开关、PCH芯片和逻辑处理器件，所述高速SWICH开关的切换位置包括SW0端和SW1端；CPU0和CPU1通过DMI总线分别连接高速SWICH开关的SW0端和SW1端，高速SWICH开关分别连接PCH芯片和逻辑处理器件；同时CPU0和CPU1均连接至逻辑处理器件；逻辑处理器件用于侦测CPU0和CPU1的装载情况。CPU0传送CPU0-PRESENT-N信号到逻辑处理器件，CPU1传送CPU1-PRESENT-N信号到逻辑处理器件。DMI总线分别与CPU0和CPU1的DMI端口连接。DMI总线采用DMIX4总线。
实施例2
如附图2所示，本发明的一种双路服务器主板主从CPU切换控制方法，包括如下步骤：
（1）主板上的AUX电源上电，逻辑处理器件开始工作；
（2）通过逻辑处理器件判断，CPU0和CPU1的装载情况：
①逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0和CPU1同时装载：
（a）、若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号均有效，则判断为CPU0和CPU1同时装载，此时，高速SWICH开关放弃切换；
（b）、若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号非同时有效，则判断为CPU0和CPU1非同时装载，此时，进入步骤②；
②、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0装载：
（a）、若仅侦测到的CPU0-PRESENT-N信号有效，则判断为CPU0装载；此时，高速SWICH开关切换到SW0端；DMI总线经过高速SWICH开关切换，便将CPU0与PCH芯片连接；
（b）、若未侦测到的CPU0-PRESENT-N信号有效，则进入步骤③或步骤④；
③、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU1装载：
（a）、若仅侦测到的CPU1-PRESENT-N信号有效，则判断为CPU1装载；此时，高速SWICH开关切换到SW1端；DMI总线经过高速SWICH开关切换，便将CPU1与PCH芯片连接；
（b）、若未侦测到的CPU1-PRESENT-N信号有效，则进入步骤②或步骤④；
④、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0和CPU1均未装载：
若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号均无效，则判断为CPU0和CPU1均未装载。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的双路服务器主板主从CPU切换装置及其切换控制方法的权利要求书的且任何所属技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的两种具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。
Claims (5)
1.一种双路服务器主板主从CPU切换装置，其特征在于:包括CPU0、CPU1、高速SWICH开关、PCH芯片和逻辑处理器件，所述高速SWICH开关的切换位置包括SW0端和SW1端；CPU0和CPU1通过DMI总线分别连接高速SWICH开关的SW0端和SW1端，高速SWICH开关分别连接PCH芯片和逻辑处理器件；同时CPU0和CPU1均连接至逻辑处理器件；逻辑处理器件用于侦测CPU0和CPU1的装载情况。
2.根据权利要求1所述的双路服务器主板主从CPU切换装置，其特征在于：所述CPU0传送CPU0-PRESENT-N信号到逻辑处理器件，CPU1传送CPU1-PRESENT-N信号到逻辑处理器件。
3.根据权利要求1所述的双路服务器主板主从CPU切换装置，其特征在于：所述DMI总线分别与CPU0和CPU1的DMI端口连接。
4.根据权利要求1所述的双路服务器主板主从CPU切换装置，其特征在于：所述DMI总线采用DMIX4总线。
5. 一种双路服务器主板主从CPU切换控制方法，其特征在于：包括如下步骤：
（1）主板上的AUX电源上电，逻辑处理器件开始工作；
（2）通过逻辑处理器件判断，CPU0和CPU1的装载情况：
①、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0和CPU1同时装载：
（a）、若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号均有效，则判断为CPU0和CPU1同时装载，此时，高速SWICH开关放弃切换；
（b）、若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号非同时有效，则判断为CPU0和CPU1非同时装载，此时，进入步骤②；
②、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0装载：
（a）、若仅侦测到的CPU0-PRESENT-N信号有效，则判断为CPU0装载；此时，高速SWICH开关切换到SW0端；DMI总线经过高速SWICH开关切换，便将CPU0与PCH芯片连接；
（b）、若未侦测到的CPU0-PRESENT-N信号有效，则进入步骤③或步骤④；
③、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU1装载：
（a）、若仅侦测到的CPU1-PRESENT-N信号有效，则判断为CPU1装载；此时，高速SWICH开关切换到SW1端；DMI总线经过高速SWICH开关切换，便将CPU1与PCH芯片连接；
（b）、若未侦测到的CPU1-PRESENT-N信号有效，则进入步骤②或步骤④；
④、逻辑处理器件根据侦测到的CPU0-PRESENT-N信号和CPU1-PRESENT-N信号的有效情况，判断是否为CPU0和CPU1均未装载：
若CPU0-PRESENT-N信号和CPU1-PRESENT-N信号均无效，则判断为CPU0和CPU1均未装载。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610050304.8A CN105718333A (zh) | 2016-01-26 | 2016-01-26 | 双路服务器主板主从cpu切换装置及其切换控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610050304.8A CN105718333A (zh) | 2016-01-26 | 2016-01-26 | 双路服务器主板主从cpu切换装置及其切换控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105718333A true CN105718333A (zh) | 2016-06-29 |
Family
ID=56154028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610050304.8A Pending CN105718333A (zh) | 2016-01-26 | 2016-01-26 | 双路服务器主板主从cpu切换装置及其切换控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105718333A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018076351A1 (zh) * | 2016-10-31 | 2018-05-03 | 华为技术有限公司 | 启动物理设备的方法和使能装置 |
| CN108280002A (zh) * | 2018-01-10 | 2018-07-13 | 郑州云海信息技术有限公司 | 一种8路服务器中xdp和dci混合调试接口硬件拓扑结构 |
| CN110046129A (zh) * | 2019-04-17 | 2019-07-23 | 山东超越数控电子股份有限公司 | 一种基于龙芯3b3000处理器的双路服务器主板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102520768A (zh) * | 2011-12-29 | 2012-06-27 | 曙光信息产业股份有限公司 | 一种刀片服务器主板及*** |
| CN104125049A (zh) * | 2014-08-08 | 2014-10-29 | 浪潮电子信息产业股份有限公司 | 一种基于brickland平台的pcie设备冗余实现方法 |
| US20150026520A1 (en) * | 2013-07-16 | 2015-01-22 | Hong Fu Jin Precision Industry (Shenzhen) Co.,Ltd. | Debugging circuit |
| CN104579802A (zh) * | 2015-02-15 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种多路服务器快速故障恢复的方法 |
| WO2015099660A1 (en) * | 2013-12-23 | 2015-07-02 | Intel Corporation | Integrated component interconnect |
-
2016
- 2016-01-26 CN CN201610050304.8A patent/CN105718333A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102520768A (zh) * | 2011-12-29 | 2012-06-27 | 曙光信息产业股份有限公司 | 一种刀片服务器主板及*** |
| US20150026520A1 (en) * | 2013-07-16 | 2015-01-22 | Hong Fu Jin Precision Industry (Shenzhen) Co.,Ltd. | Debugging circuit |
| WO2015099660A1 (en) * | 2013-12-23 | 2015-07-02 | Intel Corporation | Integrated component interconnect |
| CN104125049A (zh) * | 2014-08-08 | 2014-10-29 | 浪潮电子信息产业股份有限公司 | 一种基于brickland平台的pcie设备冗余实现方法 |
| CN104579802A (zh) * | 2015-02-15 | 2015-04-29 | 浪潮电子信息产业股份有限公司 | 一种多路服务器快速故障恢复的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018076351A1 (zh) * | 2016-10-31 | 2018-05-03 | 华为技术有限公司 | 启动物理设备的方法和使能装置 |
| US11068348B2 (en) | 2016-10-31 | 2021-07-20 | Huawei Technologies Co., Ltd. | Method and enable apparatus for starting physical device |
| CN108280002A (zh) * | 2018-01-10 | 2018-07-13 | 郑州云海信息技术有限公司 | 一种8路服务器中xdp和dci混合调试接口硬件拓扑结构 |
| CN110046129A (zh) * | 2019-04-17 | 2019-07-23 | 山东超越数控电子股份有限公司 | 一种基于龙芯3b3000处理器的双路服务器主板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102479133B (zh) | 一种usb设备及其检测方法 | |
| US20140115360A1 (en) | Method for Reducing Dynamic Power Consumption and Electronic Device | |
| JP6382446B2 (ja) | デッドロック回避のための方法及び回路 | |
| CN105718333A (zh) | 双路服务器主板主从cpu切换装置及其切换控制方法 | |
| US20060150023A1 (en) | Debugging apparatus | |
| CN103092652A (zh) | 一种多处理器程序加载装置及加载方法 | |
| CN116257472B (zh) | 接口控制方法、装置、电子设备及存储介质 | |
| US20110197000A1 (en) | Master-slave device communication circuit and id address setting method thereof | |
| CN102768561A (zh) | 一种双桥片主板冗余的设计方法 | |
| CN109739697B (zh) | 一种基于高速数据交换的强实时性双机同步容错*** | |
| CN105335328A (zh) | 一种背板i2c总线死锁的消除方法、***及电子设备 | |
| CN103294638A (zh) | 确定性高整体性多处理器片上*** | |
| CN108595297B (zh) | 一种upi速度的检测方法及装置 | |
| CN202721686U (zh) | 带状态检测的网络处理控制器卡 | |
| CN209044575U (zh) | 基于pis的存储装置控制器、存储装置及*** | |
| CN208110441U (zh) | 一种服务器用高可靠性时钟控制*** | |
| CN102841877B (zh) | 工作模式的检测方法、自动检测电路 | |
| CN216387785U (zh) | 多路摄像头电源检测电路和多路摄像头电源检测*** | |
| Wang et al. | Development of a new calibration and monitoring system for in-vehicle electronic control units based on controller area network calibration protocol | |
| CN117033276B (zh) | 总线通信方法、***、电子设备及存储介质 | |
| CN110795384B (zh) | 一种高效识别文件与地址数据的微处理器 | |
| CN202948360U (zh) | 一种支持rs780e冗余设计的双桥片主板 | |
| US20220204021A1 (en) | Electronic device for autonomous driving and configuration method thereof | |
| EP2228946A1 (en) | Automatic network connection device and method thereof | |
| CN106547719A (zh) | 一种***通信和控制处理同步方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160629 |
|
| RJ01 | Rejection of invention patent application after publication |