CN105704929B - 印刷电路板、集成电路封装件及制造印刷电路板的方法 - Google Patents

印刷电路板、集成电路封装件及制造印刷电路板的方法 Download PDF

Info

Publication number
CN105704929B
CN105704929B CN201610191858.XA CN201610191858A CN105704929B CN 105704929 B CN105704929 B CN 105704929B CN 201610191858 A CN201610191858 A CN 201610191858A CN 105704929 B CN105704929 B CN 105704929B
Authority
CN
China
Prior art keywords
substrate
circuit board
printed circuit
upside
moisture barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610191858.XA
Other languages
English (en)
Other versions
CN105704929A (zh
Inventor
杨臻荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201610191858.XA priority Critical patent/CN105704929B/zh
Publication of CN105704929A publication Critical patent/CN105704929A/zh
Application granted granted Critical
Publication of CN105704929B publication Critical patent/CN105704929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供了一种印刷电路板、集成电路封装件及制造印刷电路板的方法，所述印刷电路板包括基板、电路图案、湿气阻挡层和湿气吸收层。其中，电路图案形成在基板的上侧和下侧上以分别与将形成在所述上侧上的芯片和将形成在所述下侧上的凸起电连接。湿气阻挡层靠近基板的边缘并在形成在基板的上侧上的电路图案的外侧，围绕所述电路图案而设置在基板的上侧上，以防止湿渗透。湿气吸收层在形成在基板的上侧上的湿气阻挡层的内侧围绕将形成在基板的上侧上的芯片而设置在基板的上侧上，以吸收湿气。

Description

印刷电路板、集成电路封装件及制造印刷电路板的方法
技术领域
本发明的示例性实施例涉及一种印刷电路板、一种包括该印刷电路板的集成电路封装件和一种制造该印刷电路板的方法，具体地讲，涉及一种减小湿气浸透的印刷电路板、一种包括该印刷电路板的集成电路封装件和一种制造该印刷电路板的方法。
背景技术
随着集成电路(IC)产品的广泛应用，人们对IC产品的寿命和可靠性提出更高的要求。而IC产品的寿命很大程度上受湿气的影响。无论组成IC产品的IC封装件的工艺如何，IC封装结构中不可避免地会发生湿气渗透，尤其会通过环氧树脂模塑化合物(EMC)与印刷电路板之间的界面而渗透，引起IC封装件电性能的退化，从而导致IC的可靠性劣化，并缩短使用寿命。
图1是示出了根据现有技术的集成电路(IC)封装件100的剖视图。参照图1，IC封装件100大体上包括印刷电路板(PCB)110、通过粘附层160粘附在PCB 110上的芯片120和设置在PCB 110上并包封芯片120的包封层130，其中，PCB 110包括基板1101、形成在基板1101的一侧上的电路图案(或焊盘)1102和形成在基板1101的另一侧上的电路图案(或焊盘)1103。多个焊料凸起140形成在电路图案或焊盘1103上以与外部进行电连接。芯片120可以通过键合引线(如图1所示)或凸块(未示出)电连接到焊盘1102。在上述的现有技术的IC封装件中，湿气会从外界环境通过包封层130与印刷电路板110之间的界面而渗透到IC封装件的内部，从而增大IC封装件内部的湿气含量，使封装件的电性能降低，并缩短IC封装件的使用寿命。
因此，需要提供了一种新的印刷电路板以减小湿气渗透，由此提高IC封装件的可靠性并延长使用寿命。
发明内容
为了解决现有技术中存在的上述问题，本发明的示例性实施例的目的在于提供一种改进的印刷电路板。
根据本发明的一方面，提供了一种印刷电路板，所述印刷电路板包括基板、电路图案、湿气阻挡层和湿气吸收层。其中，电路图案形成在基板的上侧和下侧上以分别与将形成在所述上侧上的芯片和将形成在所述下侧上的凸起电连接。湿气阻挡层靠近基板的边缘并在形成在基板的上侧上的电路图案的外侧，围绕所述电路图案而设置在基板的上侧上，以防止湿渗透。湿气吸收层在形成在基板的上侧上的湿气阻挡层的内侧围绕将形成在基板的上侧上的芯片而设置在基板的上侧上，以吸收湿气。
湿气阻挡层的高度大于10μm。
湿气阻挡层是Z字形图案。
湿气阻挡层的表面类似荷叶的表面以实现疏水功能。
湿气阻挡层利用具有用疏水基包裹的二氧化硅纳米颗粒的膏经过干燥固化而涂敷在基板的上侧上。
湿气吸收层的高度大于10μm。
湿气吸收层呈树枝形状。
湿气吸收层利用具有用亲水基包裹的二氧化硅纳米颗粒的膏经过干燥固化而涂敷在基板的上侧上。
根据本发明的一方面，提供了一种制造印刷电路板的方法，方法包括：制备基板；在基板的上侧和下侧上形成电路图案，以分别与将形成在所述上侧上的芯片和将形成在所述下侧上的凸起电连接；靠近基板的边缘并在形成在基板的上侧上的电路图案的外侧，围绕所述电路图案将湿气阻挡层形成在基板的上侧上，以防止湿气渗透；以及在形成在基板的上侧上的电路图案的内侧，围绕将形成在基板的上侧上的芯片将湿气吸收层形成在基板的上侧上，以吸收湿气。
在形成湿气阻挡层的步骤中，通过对第一膏进行涂敷并且随后进行干燥固化来在基板的上侧上形成湿气阻挡层。
在形成湿气吸收层的步骤中，通过将第二膏进行涂敷并且随后进行干燥固化来在基板的上侧上形成湿气吸收层。
第一膏具有用疏水基包裹的二氧化硅纳米颗粒。
第二膏具有用亲水基包裹的二氧化硅纳米颗粒。
根据本发明的一方面，提供了一种集成电路封装件，集成电路封装件包括：上述印刷电路板；芯片，通过粘附层附着到印刷电路板的上侧上；键合引线，电连接芯片和印刷电路板；包封层，设置在印刷电路板的上侧上并包封芯片；以及焊料凸起，设置在印刷电路板的下侧上。
集成电路封装件还包括绝缘层，绝缘层形成在印刷电路板的下侧上，以使形成在印刷电路板的下侧上的电路图案与外部绝缘。
附图说明
通过以下结合附图对实施例的描述，这些和/或其它方面将变得清楚且更容易理解，在附图中：
图1是示出了根据现有技术的集成电路封装件的剖视图。
图2是示出根据示例性实施例的IC封装件的剖视图。
图3是示出根据示例性实施例的PCB的平面图。
图4A至图4C是根据本发明的示例性实施例的制造PCB的方法的平面图。
具体实施方式
现在将参照附图更充分地描述本发明的实施例，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，而不应被解释为局限于在此阐述的实施例。在附图中，为了清晰起见，可能会夸大层和区域的尺寸和相对尺寸。
出于描述性目的，在这里可使用诸如“在……下面”、“在……下方”、“下”、“在……上方”、“上”等空间相对术语来描述如图中所示的一个元件或特征与其它元件或特征的关系。空间相对术语意在包含除了在附图中描述的方位之外的装置在使用、操作和/或制造中的不同方位。例如，如果附图中的装置被翻转，则描述为在其它元件或特征“下方”或“下面”的元件随后将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在……下方”可包括“在……上方”和“在……下方”两种方位。此外，所述装置可被另外定位(例如，旋转90度或者在其它方位)，并因此相应地解释这里使用的空间相对描述符。现在将在下文中参照附图更充分地描述本发明。
图2是示出根据示例性实施例的IC封装件的剖视图。参照图2，根据示例性实施例的IC封装件200大体上包括印刷电路板(PCB)210、通过粘附层260粘附在PCB 210上的芯片220和设置在PCB 210上并包封芯片220的包封层230，其中，PCB 210包括基板2101、形成在基板2101的一侧上的电路图案(或焊盘)2102和形成在基板2101的另一侧上的电路图案(或焊盘)2103。基板2101可以是本领域常用的PCB，在此不作特别限定。多个焊料凸起240形成在电路图案或焊盘2103上以与外部进行电连接。芯片220可以通过键合引线(如图2所示)或凸块(未示出)电连接到焊盘2102。
参照图2，湿气阻挡层270靠近基板2101的边缘并位于形成在基板2101的上侧上的电路图案2102的外侧，围绕电路图案2102而设置在基板2101的上侧上，以防止湿气渗透到IC封装件的内部。示例性实施例的湿气阻挡层270的高度设置在大约10μm以上，以阻挡湿气渗透。然而，根据发明的示例性实施例的湿气阻挡层270的高度不限于此。与利用现有PCB的封装工艺相比，湿气阻挡层270的使用不改变PCB的封装工艺。
湿气吸收层280可以在形成在基板2101的上侧上的湿气阻挡层270的内侧，并围绕将形成在基板2101的上侧上的芯片220而设置在基板2101的上侧上，以便吸收可能穿过湿气阻挡层而未被阻挡的湿气，从而保护IC封装件的芯片免受湿气的影响，延长IC封装件的使用寿命。具体地，湿气吸收层280可以在形成在基板2101的上侧上的电路图案2102的内侧并围绕将形成在基板2101的上侧上的芯片220而设置在基板2101的上侧上。示例性实施例的湿气吸收层280的高度设置在大约10μm以上，以阻挡湿气渗透。然而，根据发明的示例性实施例的湿气吸收层280的高度不限于此。与利用现有PCB的封装工艺相比，湿气吸收层280的使用不改变PCB的封装工艺。湿气吸收层280的高度与湿气阻挡层270的高度可以相等，也可以不相等。
芯片220可以通过粘附层260附着或安装在PCB 210的顶表面上。根据一些示例实施例，粘附层260可以是粘附性膜或液体环氧树脂粘合剂。但是，本发明的示例性实施例不限于此。
参照图2所示，芯片220可以通过键合引线250(例如，金线)与PCB 210电连接。然而，本发明不限于此，例如，芯片220可以通过诸如焊球、凸点、焊料凸点或铜凸点等的互连件实现与PCB 210的电连接。一些实施例中，焊料球可以通过焊盘附着到PCB 210的顶表面。在本发明实施例中，芯片220是通过粘附层260附着到PCB 210的顶表面的硅裸片。芯片220通过键合引线250和电路图案2102电连接到PCB 210。电路图案2102可以位于PCB 210的湿气阻挡层270与湿气吸收层280之间。根据本发明的其他实施例，电路图案2102还可以位于湿气吸收层280与芯片220之间，或者部分电路图案2102位于湿气阻挡层270与湿气吸收层280之间，部分电路图案2102位于湿气吸收层280与芯片220之间。
包封层230可以设置在PCB 210的附着有芯片220的表面之上，并且包封整个PCB的上侧，使得芯片220免受外部环境(例如，湿气和/或空气)的影响，并使芯片220与外部绝缘。在其他示例性实施例中，包封层230可以包封芯片220。另外，包封层230可以包括环氧树脂模塑化合物，然而本发明并不限于此。
多个焊料凸起240可以设置在PCB 210的下侧上，可以利用本领域常用手段或方法形成多个焊料凸起240。
图3是示出根据示例性实施例的图2的IC封装件的PCB的平面图。参照图3，PCB包括基板2101、湿气阻挡层270和湿气吸收层280和芯片220。
参照图3，根据示例性实施例的湿气阻挡层270沿基板2101的边界设置并且围绕芯片220和湿气吸收层280。湿气阻挡层270呈四边形，然而，本发明不限于此。湿气阻挡层270可以是圆形、椭圆形或六边形等。湿气阻挡层270的边缘形成Z字形图案。在其他示例性实施例中，湿气阻挡层270的边缘可以是锯齿形、树突形、多孔海绵形等。可以通过诸如丝网印刷的涂敷方法将包括用疏水基R1包裹的SiO2纳米颗粒的膏图案化到基板2101的表面上，并在干燥固化后得到湿气阻挡层270，其中，疏水基R1可以是硅酸盐，但疏水基R1不限于此。根据示例性实施例的湿气阻挡层270的表面仿荷叶表面以具有疏水性，保护芯片免受湿气浸透。
参照图3，湿气吸收层280位于芯片220和湿气阻挡层270之间，并且围绕芯片220设置。湿气吸收层具有四边形形状，然而，本发明不限于此。湿气吸收层280可以是圆形、椭圆形或六边形等。根据示例性实施例的湿气吸收层280的边缘形成延伸到芯片220的树枝图案。在其他示例性实施例中，湿气吸收层280的边缘可以是Z字形、树突形、多孔海绵形等。可以通过诸如丝网印刷的涂敷将包括用亲水基R2包裹的SiO2纳米颗粒的膏图案化到基板2101的表面上，并在干燥固化后得到湿气吸收层280，以吸收可以穿透湿气阻挡层270的湿气。从而进一步保护芯片免受湿气浸透。亲水基R2可以是本领域技术人员熟知的亲水基。
图4A至图4C是根据本发明的示例性实施例的制造PCB的方法的平面图。
参照图4A，可以通过本领域的常用方法或技术手段来制备基板，具体来讲，制备基板并在基板的上侧和下侧上形成电路图案，以分别与将形成在上侧上的芯片和将形成在下侧上的焊料凸起电连接。接下来，参照图4B，靠近基板的边缘并在形成在基板的上侧上的电路图案的外侧围绕电路图案，将具有疏水基包裹的二氧化硅纳米颗粒的第一膏通过诸如丝网印刷的涂敷方法涂到基板的上侧上，随后干燥固化得到湿气阻挡层，用以防止湿气渗透。参照图4C，在形成在基板的上侧上的湿气阻挡层的内侧围绕将形成在基板的上侧上的芯片，将具有亲水基包裹的二氧化硅纳米颗粒的第二膏通过诸如丝网印刷的涂敷方法涂到基板的上侧上，随后干燥固化以得到湿气吸收层，用以吸收湿气。
然而，示例性实施例不限于此。可以先制备湿气吸收层，再制备湿气阻挡层。此外，与湿气吸收层有关的第二膏的涂敷方法和与湿气阻挡层有关的第一膏的涂敷方法可以不限于此。并且与湿气吸收层有关的第二膏的涂敷方法和与湿气阻挡层有关的第一膏的涂敷方法可以不同。
虽然已经参照本发明的示例性实施例具体地示出并描述了本发明，但是本领域普通技术人员将理解，在不脱离如所附权利要求和它们的等同物所限定的本发明的精神和范围的情况下，可以在此做出形式和细节上的各种改变。应当仅仅在描述性的意义上而不是出于限制的目的来考虑实施例。因此，本发明的范围不是由本发明的具体实施方式来限定，而是由权利要求书来限定，该范围内的所有差异将被解释为包括在本发明中。

Claims (10)

1.一种印刷电路板，其特征在于，所述印刷电路板包括：
基板；
电路图案，形成在基板的上侧和下侧上以分别与将形成在所述上侧上的芯片和将形成在所述下侧上的凸起电连接；
湿气阻挡层，靠近基板的边缘并在形成在基板的上侧上的电路图案的外侧，围绕所述电路图案而设置在基板的上侧上，以防止湿气渗透；以及
湿气吸收层，在形成在基板的上侧上的湿气阻挡层的内侧围绕将形成在基板的上侧上的芯片而设置在基板的上侧上，以吸收湿气，
其中，湿气阻挡层的表面具有疏水性。
2.根据权利要求1所述的印刷电路板，其特征在于，湿气阻挡层的高度大于10μm。
3.根据权利要求1所述的印刷电路板，其特征在于，湿气阻挡层是Z字形图案。
4.根据权利要求1所述的印刷电路板，其特征在于，湿气阻挡层的表面类似荷叶的表面以实现疏水功能。
5.根据权利要求1所述的印刷电路板，其特征在于，湿气阻挡层包括用疏水基包裹的二氧化硅纳米颗粒。
6.根据权利要求1所述的印刷电路板，其特征在于，湿气吸收层的高度大于10μm。
7.根据权利要求1所述的印刷电路板，其特征在于，湿气吸收层呈树枝形状。
8.根据权利要求1所述的印刷电路板，其特征在于，湿气吸收层包括用亲水基包裹的二氧化硅纳米颗粒。
9.一种制造印刷电路板的方法，其特征在于，所述方法包括：
制备基板；
在基板的上侧和下侧上形成电路图案，以分别与将形成在所述上侧上的芯片和将形成在所述下侧上的凸起电连接；
靠近基板的边缘并在形成在基板的上侧上的电路图案的外侧，围绕所述电路图案利用疏水基包裹的二氧化硅纳米颗粒进行涂敷并且随后进行干燥固化来在基板的上侧上形成湿气阻挡层，以防止湿气渗透；以及
在形成在基板的上侧上的湿气阻挡层的内侧，围绕将形成在基板的上侧上的芯片利用亲水基包裹的二氧化硅纳米颗粒进行涂敷并且随后进行干燥固化来在基板的上侧上形成湿气吸收层，以吸收湿气。
10.一种集成电路封装件，其特征在于，所述集成电路封装件包括：
根据权利要求1至8中的任一项所述的印刷电路板；
芯片，通过粘附层附着到印刷电路板的上侧上；
键合引线，电连接芯片和印刷电路板；
包封层，设置在印刷电路板的上侧上并包封芯片；
焊料凸起，设置在印刷电路板的下侧上；以及
绝缘层，形成在印刷电路板的下侧上，以使形成在印刷电路板的下侧上的电路图案与外部绝缘。
CN201610191858.XA 2016-03-30 2016-03-30 印刷电路板、集成电路封装件及制造印刷电路板的方法 Active CN105704929B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610191858.XA CN105704929B (zh) 2016-03-30 2016-03-30 印刷电路板、集成电路封装件及制造印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610191858.XA CN105704929B (zh) 2016-03-30 2016-03-30 印刷电路板、集成电路封装件及制造印刷电路板的方法

Publications (2)

Publication Number Publication Date
CN105704929A CN105704929A (zh) 2016-06-22
CN105704929B true CN105704929B (zh) 2018-06-22

Family

ID=56218785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610191858.XA Active CN105704929B (zh) 2016-03-30 2016-03-30 印刷电路板、集成电路封装件及制造印刷电路板的方法

Country Status (1)

Country Link
CN (1) CN105704929B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148410B (zh) * 2018-07-23 2020-05-19 肇庆久量光电科技有限公司 一种集成电路板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200419820A (en) * 2003-03-18 2004-10-01 Windell Corp Nanometer complex glue material for OLED package
CN102237319A (zh) * 2010-04-23 2011-11-09 三星半导体(中国)研究开发有限公司 封装件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227194A (ja) * 2007-03-14 2008-09-25 Hitachi Cable Ltd 半導体装置用テープキャリア及び半導体装置用テープキャリアの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200419820A (en) * 2003-03-18 2004-10-01 Windell Corp Nanometer complex glue material for OLED package
CN102237319A (zh) * 2010-04-23 2011-11-09 三星半导体(中国)研究开发有限公司 封装件

Also Published As

Publication number Publication date
CN105704929A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
US6210992B1 (en) Controlling packaging encapsulant leakage
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
JP5168160B2 (ja) 半導体装置及び半導体装置の製造方法
CN105390476A (zh) 半导体封装件及其形成方法
TWI588952B (zh) 半導體封裝及相關製造方法
US6916682B2 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
CN103633076B (zh) 包封件上芯片型封装件
US7768135B1 (en) Semiconductor package with fast power-up cycle and method of making same
US7432601B2 (en) Semiconductor package and fabrication process thereof
CN103915405B (zh) 半导体器件和制造半导体器件的方法
KR101059629B1 (ko) 반도체 패키지 제조방법
US9412729B2 (en) Semiconductor package and fabricating method thereof
US11410915B2 (en) Semiconductor package structure including an encapsulant having a cavity exposing an interposer
CN105704929B (zh) 印刷电路板、集成电路封装件及制造印刷电路板的方法
CN108807288B (zh) 电子封装件及其制法
US9899339B2 (en) Discrete device mounted on substrate
US10468376B2 (en) Semiconductor device and method for manufacturing the same
TWI582905B (zh) 晶片封裝結構及其製作方法
CN106971981B (zh) 半导体封装、半导体装置及制造半导体封装的方法
CN105552044B (zh) 表面安装型电阻桥的封装结构和封装工艺
CN105762087B (zh) 用于迹线上凸块芯片封装的方法和装置
US20100230826A1 (en) Integrated circuit package assembly and packaging method thereof
JP3650748B2 (ja) 半導体パッケージおよびその製造方法
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
US11527469B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant