CN105701317A - 一种对原理图设计中信号漏接纠错的方法及*** - Google Patents

一种对原理图设计中信号漏接纠错的方法及*** Download PDF

Info

Publication number
CN105701317A
CN105701317A CN201610114478.6A CN201610114478A CN105701317A CN 105701317 A CN105701317 A CN 105701317A CN 201610114478 A CN201610114478 A CN 201610114478A CN 105701317 A CN105701317 A CN 105701317A
Authority
CN
China
Prior art keywords
signal
principle diagram
missed
diagram design
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610114478.6A
Other languages
English (en)
Inventor
邓小斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201610114478.6A priority Critical patent/CN105701317A/zh
Publication of CN105701317A publication Critical patent/CN105701317A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了一种对原理图设计中信号漏接纠错的方法及***，该方法包括如下步骤：步骤一，对网表中的网络名进行逐个查找；步骤二，判断各网络名下Pin脚数量是否大于1；步骤三，若否，则判定该Pin脚处信号为原理图设计漏接；步骤四，输出检查结果，本发明可以直接输出原理图里网络名漏接的情况，避免了硬件工程师在原理图设计时因为粗心或者软件格式要求不符带来的信号线漏接情况。

Description

一种对原理图设计中信号漏接纠错的方法及***
技术领域
本发明涉及一种纠错方法及***，特别是涉及一种对原理图设计中信号漏接纠错的方法及***。
背景技术
目前在电子业界有多款原理图和PCB(PrintedCircuitBoard印刷电路板)设计软件，成熟的方案公司通常应用Cadence公司的CarpturCIS设计原理图，应用Allegro软件进行PCB设计作业，然而Cadence公司的的CapturCIS不具备检查单点连接的功能。
现在设计公司普遍的作业模式是一个人画原理图，另一个人画PCB。单个画原理图的人因为受限于软件功能，无法检查单点连接。
如图1所示为一个普通IC(IntegratedCircuit，集成电路)芯片在原理图设计软件中的示意图。摘取其中的一个部分如附图2所示，在图2中，1为pin脚拉出的电气线段，2为网络标号，3为输入，输出类型符，4为分页码。
各部分功能说明如下
1：电气线段。原理图设计中当需要外接***器件且器件比较多时，需要使用电气线段。而当此信号不用接***器件时或网络时，可以在逻辑上引入“不连接符(Isnoconnect)”定义此pin脚可以空接，对应的***不分配网络名。如图示1中pin60.pin61.pin62所示不连接符实际显示附在相关pin脚上的一个X形状；
2:网络标号。当多总线连接时，可以用网络标号替代电气线段连接，软件定义单页内两个相同的网络标号在逻辑上是想连的；
3：输入，输出类型符：根据IC规格书定义某个信号管脚是输入还是输出类型，方便网络连接方向性的判别；
4：分页码。用来设置当原理图分多页时，不同网络标号需要通过此分页码中数字准确找到其他页中的相同网络标号并制定其相互连接。
原理图设计的本身实现原理是将IC根据物料规格书图像化成原理图中的symbol(标号)，通过对方案论证，设计规划信号流向并产生网表。在工程师进行设计中，因***较大或者修改反复次数较多时，可能因网络标号文字输入错误，遗漏或者多页设计时忘记添加分页符，这些情况下产生的网表体现到PCB设计时就可能带来致命的错误。因此，实有必要提出一种技术手段，以直接反馈原理图设计中是否有漏接信号情况，避免硬件工程师在原理图设计时因为粗心或者软件格式要求不符带来的信号线漏接情况。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种对原理图设计中信号漏接纠错的方法及***，其可以直接输出原理图里网络名漏接的情况，避免了硬件工程师在原理图设计时因为粗心或者软件格式要求不符带来的信号线漏接情况。
为达上述目的，本发明提出一种对原理图设计中信号漏接纠错的方法，包括如下步骤：
步骤一，对网表中的网络名进行逐个查找；
步骤二，判断各网络名下Pin脚数量是否大于1；
步骤三，若否，则判定该Pin脚处信号为原理图设计漏接；
步骤四，输出检查结果。
进一步地，于步骤三中，若是，则判定无漏接继续查找下个网络名。
进一步地，于步骤四中，于所有网络名查找结束时，输出该检查结果。
进一步地，于步骤一中，对该网表中的网络属性文件中的网络名进行逐个查找。
进一步地，该方法利用SKILL语言实现，通过SKILL程式调用函数对网络属性文件中的网络名进行逐个查找。
进一步地，于步骤三中，当判定该Pin脚处信号为原理图设计漏接时，将其记录至设定文件。
进一步地，于步骤四中，输出检查结果为打印单点的网络连接报告或高亮单点网络或生成日志文件并输出。
为达到上述目的，本发明还提供一种对原理图设计中信号漏接纠错***，包括：
遍历模块，对网表中的网络名进行逐个查找；
判断模块，判断各网络名下Pin脚数量是否大于1；
漏接检查模块，根据该判断模块的判断结果检查各Pin脚处信号是否为原理图设计漏接；
输出模块，输出该漏接检查模块的检查结果。
进一步地，该漏接检查模块，于该判断模块的判断结果为否时，判定该Pin脚处信号为原理图设计漏接，于该判断模块的判断结果为是时，则判定该网络名下的各Pin脚处无漏接。
进一步地，该遍历模块对该网表中的网络属性文件中的网络名进行逐个查找。
与现有技术相比，本发明一种对原理图设计中信号漏接纠错的方法及***通过对网表中的网络名进行逐个查找，自动判断并输出单点连接情况，解决了现有主流的原理图设计软件无法解决的信号漏接问题，避免了人为繁重的查错任务。
附图说明
图1所示为一个普通IC芯片在原理图设计软件中的示意图；
图2为图1的部分结构图；
图3为本发明一种对原理图设计中信号漏接纠错的方法的步骤流程图；
图4为本发明具体实施例的流程示意图；
图5为本发明具体实施例中实现本发明对原理图设计中信号漏接纠错的方法的菜单栏示意图；
图6为本发明一种对原理图设计中信号漏接纠错***的***架构图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图3为本发明一种对原理图设计中信号漏接纠错的方法的步骤流程图。如图3所示，本发明一种对原理图设计中信号漏接纠错的方法，包括如下步骤：
步骤301，对网表中的网络名进行逐个查找。
原理图与PCB互联互通的介质是网表。在本发明具体实施例中，在Candence公司原理图设计软件界面下网表由三个文件组成：pstchip.dat,pstxprt.dat,pstxnet.dat,其中pstxnet.dat为网络属性文件。基本格式为：
以上格式可解释为：
网络名为N17399829，该网络名下分别定义有器件C139的第1pin脚和器件U8的第64pin脚，应用等效语句表述如下：
NET_NAME，用于定义网络名，即网络标号。
'网络标号字符串'，其中，网络标号字符串为N17399829，当用户自定义时，次数***会自动分配一个流水信号。
'文件夹名：网络标号',这里为QCA8334.SCHEMATIC1(SCH_1):N17399829。
NODE_NAMEUxxx，这里NODE_NAME定义器件的pin脚，Ux为芯片，xx为pin脚号。
'文件夹名：网络标号'这里为FAP-2543CPA_0120-3.SCHEMATIC1(SCH_1):N17399829。
NODE_NAMEUyyy，这里NODE_NAME定义器件的pin脚,Uy为芯片，yy为pin脚号。
在本步骤中，也就是对网表中的网表文件pstxnet.dat中的网络名进行逐个查找。
步骤302，判断各网络名下Pin脚数量是否大于1。
步骤303，若某一网络名下的Pin脚数量等于1，则判定该Pin脚处信号为原理图设计漏接，若某一网络名下的Pin脚数量大于1，则判定无漏接继续查找下个网络名。即若某个网络名下只有一个NODE_Name时,则判定此处信号为原理图设计漏接，若某个网络名下有两个或以上的NODE_Name时，则无漏接情况继续查找下个网络名。在此需注意的是，用户自定义为无网络连接的pin在网表中不会显示网络名即***不划分流水信号网络名。较佳地，当确定某Pin脚处信号原理图设计漏接时，将检查结果记录至设定文件。
步骤304，输出检查结果，例如打印单点的网络连接报告或高亮单点网络或生成日志log文件输出等。较佳地，于所有网络名查找结束时，输出检查结果。
图4为本发明具体实施例的流程示意图。在本具体实施例中，步骤S1，显示网络表中所有网络名；步骤S2，查找第N(N＝0.1...)个网络名；步骤S3，如果该网络名下的Pin脚数量大于1，则进入步骤S4，否则进入步骤S5；步骤S4，查找第N+1个网络名，并进入步骤S3判断该网络名下Pin脚数量是否大于1，而于第N+1个网络名不存在时，进入步骤S6；步骤S5，如果该网络名下的Pin脚数量等于1，则表示该Pin脚处信号为原理图设计漏接，记录至设定文件，并进入S4；步骤S6，判断所有网络名是否查找结束，若没有，则返回步骤S2继续查找，否则，进入步骤S7；步骤S7,输出检查结果，例如高亮单点网络以及生成日志log文件输出，或者打印单点的网络连接报告。
在本发明具体实施例中，本发明之对原理图设计中信号漏接纠错的方法利用SKILL语言实现，通过Skill程式调用函数对网络属性文件pstxnet.dat中的网络名进行逐个查找。SKILL语言作为Allegro软件的开放式语言，用户可以在后台编辑并体现在主程序界面上。一旦SKILL程式调用函数被加载，用户操作的效率将极大的提高。
以下具体说明本发明具体实施例中SKILL程式在Allegro软件中的加载方法：
(1)将实现单点连接检查的文件，本发明具体实施例中为spnchk.il文件放入到本地变量组文件夹，一般为与Cadence软件安装好以后的目录相同的目录。假设Cadence软件安装在C盘，其路径即为：C:\home\pcbenv\skill；
(2)修改C:\home\pcbenv\路径下的allegro.ilinit文件，在allegro.ilinit文件中添加一行代码：load("c:/home/pcbenv/skill/align_sym.il")；
(3)运行CadenceAllegroPCB设计软件，将Skill-Test加载到菜单栏中。方法为：配置allegro.men文件的预设路径，假设Cadence软件安装在C盘，其路径对应为：C:\Cadence\SPB_16.6\share\local\pcb\menus，在此文件的相应位置添加快速报告检查结果的预设代码：
此代码作用为在菜单栏中添加相应的选项。
(4)在菜单栏中执行快速对信号漏极纠错的命令(Skill-Test)以及报告检查结果的命令(ReportSinglePin)，就可以实现该Skill程式的功能，如图5所示。
图6为本发明一种对原理图设计中信号漏接纠错***的***架构图。如图6所示，本发明一种对原理图设计中信号漏接纠错***，包括：遍历模块601、判断模块602、漏接检查模块603以及输出模块604。
其中，遍历模块601用于对网表中的网络名进行逐个查找。原理图与PCB互联互通的介质是网表，在本发明具体实施例中，在Candence公司原理图设计软件界面下网表由三个文件组成：pstchip.dat,pstxprt.dat,pstxnet.dat,其中pstxnet.dat为网络属性文件，遍历模块601则是对该网表的网络属性文件pstxnet.dat中的网络名进行逐个查找。
判断模块602，用于判断各网络名下Pin脚数量是否大于1。如果某网络名下只有一个Pin脚，则表示该Pin脚为单点连接的情况，因此判断模块602，用于判断各网络名下Pin脚数量是否大于1。
漏接检查模块603，用于根据该判断模块602的判断结果检查各Pin脚处信号是否为原理图设计漏接。也就是说，漏接检查模块603于该判断模块602的判断结果为否时，即该网络名下只有一个Pin脚时，判定该Pin脚处信号为原理图设计漏接，而于该判断模块602的判断结果为是时，即该网络名下有大于1个的Pin脚时，则判定这些Pin脚处无漏接。较佳地，当漏接检查模块603确定某Pin脚处信号原理图设计漏接时，将该检查结果记录至设定文件。
输出模块604，输出该漏接检查模块的检查结果。较佳地，输出模块604于所有网络名查找结束时，输出检查结果。输出检查结果的方式例如打印单点的网络连接报告或高亮单点网络或生成日志log文件输出等。
综上所述，本发明一种对原理图设计中信号漏接纠错的方法及***通过对网表中的网络名进行逐个查找，自动判断并输出单点连接情况，解决了现有主流的原理图设计软件无法解决的信号漏接问题，避免了人为繁重的查错任务。
任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种对原理图设计中信号漏接纠错的方法，其特征在于，包括如下步骤：
步骤一，对网表中的网络名进行逐个查找；
步骤二，判断各网络名下Pin脚数量是否大于1；
步骤三，若否，则判定该Pin脚处信号为原理图设计漏接；
步骤四，输出检查结果。
2.如权利要求1所述的一种对原理图设计中信号漏接纠错的方法，其特征在于：于步骤三中，若是，则判定无漏接继续查找下个网络名。
3.如权利要求2所述的一种对原理图设计中信号漏接纠错的方法，其特征在于：于步骤四中，于所有网络名查找结束时，输出该检查结果。
4.如权利要求3所述的一种对原理图设计中信号漏接纠错的方法，其特征在于：于步骤一中，对该网表中的网络属性文件中的网络名进行逐个查找。
5.如权利要求1所述的一种对原理图设计中信号漏接纠错的方法，其特征在于：该方法利用SKILL语言实现，通过Skill程式调用函数对网络属性文件中的网络名进行逐个查找。
6.如权利要求2所述的一种对原理图设计中信号漏接纠错的方法，其特征在于：于步骤三中，当判定该Pin脚处信号为原理图设计漏接时，将其记录至设定文件。
7.如权利要求6所述的一种对原理图设计中信号漏接纠错的方法，其特征在于：于步骤四中，输出检查结果为打印单点的网络连接报告或高亮单点网络或生成日志文件并输出。
8.一种对原理图设计中信号漏接纠错***，其特征在于，包括：
遍历模块，对网表中的网络名进行逐个查找；
判断模块，判断各网络名下Pin脚数量是否大于1；
漏接检查模块，根据该判断模块的判断结果检查各Pin脚处信号是否为原理图设计漏接；
输出模块，输出该漏接检查模块的检查结果。
9.如权利要求8所述的一种对原理图设计中信号漏接纠错***，其特征在于：该漏接检查模块，于该判断模块的判断结果为否时，判定该Pin脚处信号为原理图设计漏接，于该判断模块的判断结果为是时，则判定该网络名下各Pin脚处无漏接。
10.如权利要求8所述的一种对原理图设计中信号漏接纠错***，其特征在于：该遍历模块对该网表中的网络属性文件中的网络名进行逐个查找。
CN201610114478.6A 2016-03-01 2016-03-01 一种对原理图设计中信号漏接纠错的方法及*** Pending CN105701317A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610114478.6A CN105701317A (zh) 2016-03-01 2016-03-01 一种对原理图设计中信号漏接纠错的方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610114478.6A CN105701317A (zh) 2016-03-01 2016-03-01 一种对原理图设计中信号漏接纠错的方法及***

Publications (1)

Publication Number Publication Date
CN105701317A true CN105701317A (zh) 2016-06-22

Family

ID=56223711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610114478.6A Pending CN105701317A (zh) 2016-03-01 2016-03-01 一种对原理图设计中信号漏接纠错的方法及***

Country Status (1)

Country Link
CN (1) CN105701317A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106707142A (zh) * 2017-03-07 2017-05-24 济南浪潮高新科技投资发展有限公司 一种检验pcb中pin器件电气连接信息的方法
CN106872878A (zh) * 2017-02-21 2017-06-20 济南浪潮高新科技投资发展有限公司 一种pcb中自动检测电气连接的方法及***
CN107644137A (zh) * 2017-09-26 2018-01-30 郑州云海信息技术有限公司 一种对接接口定义检查方法及***
CN108846202A (zh) * 2018-06-13 2018-11-20 郑州云海信息技术有限公司 一种检查模拟地和数字地电气连接的方法及装置
CN109657359A (zh) * 2018-12-21 2019-04-19 郑州云海信息技术有限公司 一种pcb设计中识别封装更新的方法及设备
CN113434346A (zh) * 2021-05-26 2021-09-24 成都天奥信息科技有限公司 一种差分信号极性连接的自动检测方法及***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755697A (zh) * 2004-09-30 2006-04-05 华为技术有限公司 一种***级电路审查方法及工具
JP2008257302A (ja) * 2007-03-31 2008-10-23 Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan レイアウト自動簡略化装置
CN102354325A (zh) * 2011-10-11 2012-02-15 浪潮电子信息产业股份有限公司 一种方便快捷的单端网络的查找方法
CN104573243A (zh) * 2015-01-14 2015-04-29 上海泰齐电子科技咨询有限公司 一种pcb设计版图审核装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1755697A (zh) * 2004-09-30 2006-04-05 华为技术有限公司 一种***级电路审查方法及工具
JP2008257302A (ja) * 2007-03-31 2008-10-23 Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan レイアウト自動簡略化装置
CN102354325A (zh) * 2011-10-11 2012-02-15 浪潮电子信息产业股份有限公司 一种方便快捷的单端网络的查找方法
CN104573243A (zh) * 2015-01-14 2015-04-29 上海泰齐电子科技咨询有限公司 一种pcb设计版图审核装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106872878A (zh) * 2017-02-21 2017-06-20 济南浪潮高新科技投资发展有限公司 一种pcb中自动检测电气连接的方法及***
CN106707142A (zh) * 2017-03-07 2017-05-24 济南浪潮高新科技投资发展有限公司 一种检验pcb中pin器件电气连接信息的方法
CN107644137A (zh) * 2017-09-26 2018-01-30 郑州云海信息技术有限公司 一种对接接口定义检查方法及***
CN107644137B (zh) * 2017-09-26 2021-08-10 郑州云海信息技术有限公司 一种对接接口定义检查方法及***
CN108846202A (zh) * 2018-06-13 2018-11-20 郑州云海信息技术有限公司 一种检查模拟地和数字地电气连接的方法及装置
CN108846202B (zh) * 2018-06-13 2022-02-18 郑州云海信息技术有限公司 一种检查模拟地和数字地电气连接的方法及装置
CN109657359A (zh) * 2018-12-21 2019-04-19 郑州云海信息技术有限公司 一种pcb设计中识别封装更新的方法及设备
CN113434346A (zh) * 2021-05-26 2021-09-24 成都天奥信息科技有限公司 一种差分信号极性连接的自动检测方法及***
CN113434346B (zh) * 2021-05-26 2023-08-04 成都天奥信息科技有限公司 一种差分信号极性连接的自动检测方法及***

Similar Documents

Publication Publication Date Title
CN105701317A (zh) 一种对原理图设计中信号漏接纠错的方法及***
US7168041B1 (en) Method and apparatus for table and HDL based design entry
CN106990952B (zh) 基于Vue.js的表单校验方法及其***
CN104598107A (zh) 界面控件的生成方法及***
CN104573242B (zh) 一种pcb设计版图审核***
US20060259891A1 (en) System and method of generating an auto-wiring script
CN104091161A (zh) 一种电路原理图网表比对方法
CN104573243B (zh) 一种pcb设计版图审核装置
CN105610819A (zh) 提供服务器信息的查询服务的方法和装置
CN104932928A (zh) 一种基于java的插件化开发方法及***
CN103399748A (zh) 设备配置规范化检查装置和方法
TW200421134A (en) A method of IC design and integration
AU2017370317A1 (en) Method of detecting transaction system error, device, storage medium, and computer equipment
CN100511243C (zh) 一种电路模块的查找方法及装置
CN104021251A (zh) 一种pcb检查方法和装置
JP2008009574A (ja) 設計検証装置，設計検証プログラム，設計検証方法およびｃａｄシステム
CN105574246A (zh) 版图的ip模块合成方法
CN103310033B (zh) 编辑***和编辑方法
CN101201788A (zh) 定位检测项的***
CN103838890A (zh) 具有黑盒ip多电源域***版图和原理图一致性的比较方法
WO2005038675A1 (ja) プリント基板設計指示支援方法およびその装置
CN102354325B (zh) 一种单端网络的查找方法
JP2004287585A (ja) カード設計検証方法及びカード設計検証システム
TWI329819B (en) System and method for managing circuit layout files
CN107656187A (zh) 一种差分线路测试信息确定方法及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160622

RJ01 Rejection of invention patent application after publication