CN105700970A - 服务器*** - Google Patents

服务器*** Download PDF

Info

Publication number
CN105700970A
CN105700970A CN201410691957.5A CN201410691957A CN105700970A CN 105700970 A CN105700970 A CN 105700970A CN 201410691957 A CN201410691957 A CN 201410691957A CN 105700970 A CN105700970 A CN 105700970A
Authority
CN
China
Prior art keywords
mux
bios chip
pin
server system
baseboard management
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410691957.5A
Other languages
English (en)
Inventor
邱国书
曲忠英
赵天文
胡鹏
褚方杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201410691957.5A priority Critical patent/CN105700970A/zh
Priority to US14/614,429 priority patent/US9600370B2/en
Publication of CN105700970A publication Critical patent/CN105700970A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3031—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a motherboard or an expansion card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开了一种服务器***，其包括：一第一BIOS芯片；一第二BIOS芯片；一平台控制器，电性连接至一第一多路选择器，所述第一多路选择器分别电性连接至所述第一BIOS芯片和所述第二BIOS芯片；以及一基板管理控制器，电性连接至一第二多路选择器，所述第二多路选择器分别电性连接至所述第一BIOS芯片和所述第二BIOS芯片。本发明能够实现当服务器***从第一BIOS芯片和第二BIOS芯片其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动。进一步，能够通过所述基板管理控制器同时更新启动失败的BIOS芯片的固件，以保证服务器***的安全性和可靠性。

Description

服务器***
技术领域
本发明涉及服务器技术领域，具体的说，是一种服务器***。
背景技术
服务器是网络架构的重要基础。通常在服务器中，基本输入/输出***(BasicInput/OutputSystem，简称BIOS)是极为重要的一个模块。在开机时，需要根据基本输入/输出***的设定以对各个硬件装置进行初始化，从而使得操作***开始运作后，得以对各个硬件装置进行操作。
目前，在服务器***中多数设置一个BIOS芯片，若加电自检(Poweronself-test，简称POST)失败，则需要对BIOS芯片的固件进行修复或者离线更新，这样会给用户带来不便。若在服务器***中再另设置一个BIOS芯片，当其中一个BIOS芯片加电自检(POST)失败或其固件自身存有缺陷时，服务器***自动切换至另一个BIOS芯片，以使所述服务器***能够正常启动。于是，这对数据中心或者大量使用服务器的机构提供极大的便利。在现有技术的台式机内也会采用上述的备份BIOS芯片的设计方式，但是其必须通过人工干预以达到切换BIOS芯片的效果。
在现有设计中，利用设置于服务器***中的基板管理控制器(BaseboardManagementController，简称BMC)，将待监控的BIOS芯片电性连接至所述基板管理控制器的串行外设接口(SerialPeripheralInterface，简称SPI)，以实现所述基板管理控制器监测BIOS芯片是否正常加电自检的目的。但是，若将两个BIOS芯片同时电性连接至所述基板管理控制器，则存有以下问题：如何区分所述两个BIOS芯片，以确定其中一个BIOS芯片可以用于使服务器***正常启动。
因此，亟需提供一种创新的服务器***，以解决上述问题。
发明内容
本发明的目的在于，提供一种服务器***，其能够实现当服务器***从第一BIOS芯片和第二BIOS芯片其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动。进一步，能够通过所述基板管理控制器同时更新启动失败的BIOS芯片的固件，以保证所述服务器***的安全性和可靠性。
为了实现上述目的，本发明提供了一种服务器***，其包括：一第一BIOS芯片；一第二BIOS芯片；一平台控制器，电性连接至一第一多路选择器，所述第一多路选择器分别电性连接至所述第一BIOS芯片和所述第二BIOS芯片；以及一基板管理控制器，电性连接至一第二多路选择器，所述第二多路选择器分别电性连接至所述第一BIOS芯片和所述第二BIOS芯片。
作为可选的技术方案，当所述服务器***从所述第一BIOS芯片和所述第二BIOS芯片其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动。
作为可选的技术方案，所述服务器***从所述第一BIOS芯片和所述第二BIOS芯片其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动，且所述基板管理控制器同时更新启动失败的BIOS芯片的固件。
作为可选的技术方案，所述服务器***通过所述基板管理控制器的固件中所包含的BIOS芯片的固件更新启动失败的BIOS芯片的固件。
作为可选的技术方案，所述服务器***接收一外部的更新指令对所述第一BIOS芯片或所述第二BIOS芯片的固件进行更新。
作为可选的技术方案，所述基板管理控制器包含至少一第三GPIO引脚，所述至少一第三GPIO引脚分别电性连接至所述第一多路选择器的选择引脚和所述第二多路选择器的选择引脚。
作为可选的技术方案，所述第一多路选择器和所述第二多路选择器均包含多组输出引脚。
作为可选的技术方案，所述至少一第三GPIO引脚包含一第四GPIO引脚；所述第四GPIO引脚通过一反相器电性连接至所述第一多路选择器的选择引脚，以及所述第四GPIO引脚电性连接至所述第二多路选择器的选择引脚。
作为可选的技术方案，所述至少一第三GPIO引脚包含一第五GPIO引脚和一第六GPIO引脚；所述第五GPIO引脚电性连接至所述第一多路选择器的选择引脚，以及所述第六GPIO引脚电性连接至所述第二多路选择器的选择引脚。
作为可选的技术方案，在默认状态下，所述平台控制器通过所述第一多路选择器的第一组输出引脚与所述第一BIOS芯片接通，从而通过所述第一BIOS芯片启动所述服务器***。
作为可选的技术方案，当所述基板管理控制器监测到所述第一BIOS芯片加电自检失败，则所述基板管理控制器自动发送一控制命令至所述第一多路选择器，所述平台控制器通过所述第一多路选择器的第二组输出引脚与所述第二BIOS芯片接通，所述基板管理控制器发送一重置命令，以使所述第二BIOS芯片进行加电自检来启动所述服务器***。
作为可选的技术方案，在所述基板管理控制器发送所述控制命令至所述第一多路选择器之后，所述基板管理控制器通过第二多路选择器的第一组输出引脚与所述第一BIOS芯片接通，并且所述基板管理控制器更新所述第一BIOS芯片的固件。
作为可选的技术方案，当所述基板管理控制器发送所述控制命令至所述第一多路选择器时，所述控制命令为一高电平信号切换至一低电平信号。
作为可选的技术方案，通过所述基板管理控制器并且采用远程或本地方式来执行所述基板管理控制器的专用命令，以对所述第一BIOS芯片的固件进行更新。
作为可选的技术方案，所述平台控制器电性连接至所述基板管理控制器，以进行控制信息的沟通。
作为可选的技术方案，所述平台控制器包含至少一第一GPIO引脚，所述至少一第一GPIO引脚电性连接至所述第一多路选择器的选择引脚，所述基板管理控制器包含至少一第二GPIO引脚，所述至少一第二GPIO引脚电性连接至所述第二多路选择器的选择引脚。
作为可选的技术方案，所述第一多路选择器和第二多路选择器均包含多组输出引脚，且所述第一多路选择器和第二多路选择器的一选通信号默认为有效信号，多组输出引脚的第一组输出引脚被选中。
作为可选的技术方案，所述平台控制器通过一第一SPI信号及至少一第一GPIO信号与所述第一多路选择器沟通，所述基板管理控制器通过一第二SPI信号及至少一第二GPIO信号与所述第二多路选择器沟通。
作为可选的技术方案，所述平台控制器通过所述第一GPIO信号选择开启所述第一多路选择器的选通信号，以将所述第一SPI信号传送至所述第一BIOS芯片或所述第二BIOS芯片，所述基板管理控制器通过所述第二GPIO信号选择开启所述第二多路选择器的选通信号，以将所述第二SPI信号传送至所述第一BIOS芯片或所述第二BIOS芯片，并且所述平台控制器通过所述第一GPIO信号选择开启所述第一多路选择器的选通信号时，所述基板管理控制器通过所述第二GPIO信号禁止选择开启所述第二多路选择器的选通信号。
本发明的优点在于，其能够实现当服务器***从第一BIOS芯片和第二BIOS芯片其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动。进一步，能够通过所述基板管理控制器同时更新启动失败的BIOS芯片的固件，从而不影响服务器***的正常运行，以提高所述服务器***的安全性和可靠性。另外，通过所述基板管理控制器的GPIO引脚能够进一步区分并控制所述第一BIOS芯片和所述第二BIOS芯片，以实现备份BIOS的功能。
附图说明
为让本发明的上述和其它目的、特征、和优点能更明显易懂，配合所附附图，作详细说明如下：
图1是本发明一实施例中的服务器***的结构示意图。
图2是本发明另一实施例中的服务器***的结构示意图。
图中的标号分别表示：
110、210、平台控制器；120、220、基板管理控制器；
130、230、第一多路选择器；140、240、第二多路选择器；
131、141、第一组输出引脚；
132、142、第二组输出引脚；
150、250、第一BIOS芯片；160、260、第二BIOS芯片；
270、反相器。
具体实施方式
下面结合附图对本发明提供的服务器***的具体实施方式做详细说明。
参见图1所示，本发明一实施例中的一种服务器***，其包括：一第一BIOS芯片150；一第二BIOS芯片160；一平台控制器110，电性连接至一第一多路选择器130，所述第一多路选择器130分别电性连接至所述第一BIOS芯片150和所述第二BIOS芯片160；以及一基板管理控制器120，电性连接至一第二多路选择器140，所述第二多路选择器140分别电性连接至所述第一BIOS芯片150和所述第二BIOS芯片160。当所述服务器***从所述第一BIOS芯片150和所述第二BIOS芯片160其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动。详细而言，当从第一BIOS芯片150启动失败时，则将自动从第二BIOS芯片160启动。当从第二BIOS芯片160启动失败时，则将自动从第一BIOS芯片150启动。相较于现有技术需手动切换，本发明能够提供在两个BIOS芯片之间进行自动切换的功能。进一步而言，当所述服务器***从所述第一BIOS芯片150和所述第二BIOS芯片160其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动服务器***，并且所述基板管理控制器120能够同时更新启动失败的BIOS芯片的固件(版本)，而现有技术中暂时未实现在该功能。关于所述基板管理控制器120同时更新启动失败的BIOS芯片的固件(版本)的过程将在下文中进一步加以说明。
另外，所述服务器***通过所述基板管理控制器120的固件中所包含的BIOS芯片的固件更新启动失败的BIOS芯片的固件。其中，在本实施例中，所述第一BIOS芯片150的固件和所述第二BIOS芯片160的固件包含在所述基板管理控制器120中，并且所述第一BIOS芯片150的固件与所述第二BIOS芯片160的固件为同一固件，从而保证当从上述任一BIOS芯片启动失败时，能够从另一BIOS芯片启动服务器***，且不影响原有服务器***的运行，保证服务器***的可靠性。在所述基板管理控制器120能够同时更新启动失败的BIOS芯片的固件之前，所述服务器***接收一外部发出的更新指令，以对启动失败的所述第一BIOS芯片150或所述第二BIOS芯片160的固件进行更新。在本实施例中，当所述基板管理控制器120的GPIO(General-purposeinput/output,通用型输入输出)引脚电性连接至第二多路选择器140时，在此配置情况下，可以通过一远程客户端或者本地客户端并采用基板管理控制器120的专用指令(例如IPMI指令)经由所述基板管理控制器120发送更新指令对启动失败的第一BIOS芯片150或第二BIOS芯片160的固件进行更新。而在其他部分实施例中，当所述平台控制器110的GPIO引脚电性连接至第一多路选择器130时，在此配置情况下，所述更新指令也可以通过所述平台控制器110对所述第一BIOS芯片150或所述第二BIOS芯片160的固件进行更新。需注意的是，在本实施例中，所述更新指令是针对启动失败的第一BIOS芯片150或所述第二BIOS芯片160的固件进行更新。同样的，在其他部分实施例中，上述更新指令也适用于对正常的第一BIOS芯片150或第二BIOS芯片160的固件更新。另外，上述两种不同配置情况下，分别通过基板管理控制器120或通过平台控制器110对所述第一BIOS芯片150或所述第二BIOS芯片160的固件更新的过程将在下文中进一步详细说明。
继续参见图1所示，在本实施例中，所述平台控制器110电性连接至所述基板管理控制器120以进行控制信息的沟通。详细而言，所述平台控制器110通过一LPC(LowPinCount)通信链路电性连接至所述基板管理控制器120，以进行所述控制信息的传送。
所述平台控制器110包含至少一第一GPIO引脚，所述至少一第一GPIO引脚电性连接至所述第一多路选择器130的选择引脚，所述基板管理控制器120包含至少一第二GPIO引脚，所述至少一第二GPIO引脚电性连接至所述第二多路选择器140的选择引脚。进一步而言，所述第一多路选择器130和第二多路选择器140均包含多组输出引脚(例如二组输出引脚)，且所述第一多路选择器130和第二多路选择器140的一选通信号默认为相反的信号，即第一多路选择器130的一选通信号为有效信号则第二多路选择器140的一选通信号为无效信号，第一多路选择器130的多组输出引脚的第一组输出引脚131被选中，第二多路选择器140的多组输出引脚的第二组输出引脚142被选中。在该实施例中，进行如此的默认设置。当然，也可以进行相反的设置，即第一多路选择器130的一选通信号为无效信号则第二多路选择器140的一选通信号为有效信号，第一多路选择器130的多组输出引脚的第二组输出引脚132被选中，第二多路选择器140的多组输出引脚的第一组输出引脚141被选中。在此情况下，之后的其他逻辑也需随之变化。
在本实施例中，所述平台控制器110通过一第一SPI信号及至少一第一GPIO信号与所述第一多路选择器130沟通，所述基板管理控制器120通过一第二SPI信号及至少一第二GPIO信号与所述第二多路选择器140沟通。需注意的是，在该配置中，所述平台控制器110和所述基板管理控制器120之间是通过LPC通信链路相连，以进行控制信息的传送。
进一步，所述平台控制器110通过所述第一GPIO信号选择开启所述第一多路选择器130的选通信号将所述第一SPI信号传送至所述第一BIOS芯片150或所述第二BIOS芯片160，所述基板管理控制器120通过所述第二GPIO信号选择开启所述第二多路选择器140的选择信号将所述第二SPI信号传送至所述第一BIOS芯片150或所述第二BIOS芯片160，并且所述平台控制器110通过第一GPIO信号选择开启所述第一多路选择器130的选通信号时，所述基板管理控制器120通过所述第二GPIO信号禁止选择开启所述第二多路选择器140的选通信号。在该实施例中，所述平台控制器110的至少一第一GPIO引脚和所述基板管理控制器120的至少一第二GPIO引脚通过LPC的沟通，以对第一多路选择器130和第二多路选择器140进行非此即彼的选择，从而实现对第一BIOS芯片150和第二BIOS芯片160非此即彼的选择。更明确的说，当所述平台控制器110通过第一GPIO信号选择开启所述第一多路选择器130的选通信号并接通第一BIOS芯片150，则所述基板管理控制器120根据非此即彼的选择原则通过第二多路选择器140接通第二BIOS芯片160；当所述平台控制器110通过第一GPIO信号选择开启所述第一多路选择器130的选通信号并接通第二BIOS芯片160，则所述基板管理控制器120根据非此即彼的选择原则通过第二多路选择器140接通第一BIOS芯片150。
以一实施例为例，默认正常状态下，所述平台控制器110通过所述第一SPI信号及所述至少一第一GPIO信号与所述第一多路选择器130沟通，所述基板管理控制器120通过所述第二SPI信号及所述至少一第二GPIO信号与所述第二多路选择器140沟通。当所述第一BIOS芯片150加电自检失败时，所述平台控制器110发现所述第一BIOS芯片150启动失败，于是所述平台控制器110通过LPC通信链路传送一控制信息至所述基板管理控制器120。同时，所述平台控制器110根据(软件)预定设置发送第一GPIO信号至所述第一多路选择器130，所述第一多路选择器130的选择引脚接收到所述第一GPIO信号后，将其作为选通信号，并且判断该选通信号是否为有效信号，若为有效信号，则所述第一多路选择器130的第一组输出引脚131被选中，若为无效信号，则所述第一多路选择器130的第二组输出引脚132被选中。当判断出所述选通信号为无效信号时，则所述第一多路选择器130的第二组输出引脚132被选中，于是所述平台控制器110将所述第一SPI信号通过所述第一多路选择器130的第二组输出引脚132传送至与所述第二组输出引脚132电性相连的第二BIOS芯片160(当第一BIOS芯片150启动正常时，所述平台控制器110通过所述第一GPIO信号选择开启所述第一多路选择器130的选通信号为有效信号，所述第一多路选择器130的第一组输出引脚131被选中，所述平台控制器110将所述第一SPI信号通过所述第一多路选择器130的第一组输出引脚131传送至与所述第一组输出引脚131电性相连的第一BIOS芯片150)。由于所述基板管理控制器120接收到从所述平台控制器110传送一控制信息，因此所述基板管理控制器120会发送一重置命令，以使所述第二BIOS芯片160进行加电自检来启动所述服务器***。同时，所述基板管理控制器120发送一第二GPIO信号至所述第二多路选择器140。所述第二多路选择器140的选择引脚接收到所述第二GPIO信号后，将其作为选通信号，并且判断该选通信号是否为有效信号，若为有效信号，则所述第二多路选择器140的第一组输出引脚141被选中，若为无效信号，则所述第二多路选择器140的第二组输出引脚142被选中。当判断出所述选通信号为有效信号时，则所述第二多路选择器140的第一组输出引脚141被选中，所述基板管理控制器120将第二SPI信号通过所述第二多路选择器140的第一组输出引脚141传送至与所述第一组输出引脚141电性相连的第一BIOS芯片150，并且所述基板管理控制器120更新所述第一BIOS芯片150的固件(当第一BIOS芯片150启动正常时，所述基板管理控制器120发送一第二GPIO信号至所述第二多路选择器140。经判断，通过所述第二GPIO信号选择开启所述第二多路选择器140的选通信号为无效信号，所述第二多路选择器140的第二组输出引脚142被选中，所述基板管理控制器120将所述第二SPI信号通过所述第二多路选择器140的第二组输出引脚142传送至与所述第二组输出引脚142电性相连的第二BIOS芯片160)。另外，需注意的是，当所述平台控制器110通过第一GPIO信号选择开启所述第一多路选择器130的选通信号时，所述基板管理控制器120通过所述第二GPIO信号禁止选择开启所述第二多路选择器140的选通信号，从而实现所述平台控制器110和所述基板管理控制器120通过软件的预设定来逻辑选择第一BIOS芯片150或第二BIOS芯片160的目的，并且该选择具有非此即彼的效果。
参见图2所示，在作为优选的另一实施例中，所述基板管理控制器220包含至少一第三GPIO引脚，所述至少一第三GPIO引脚分别电性连接至所述第一多路选择器230的选择引脚和所述第二多路选择器240的选择引脚。其中，所述第一多路选择器230和所述第二多路选择器240均包含多组输出引脚，例如为两组输出引脚，具体是所述第一多路选择器230的第一组输出引脚(如图2中标号230对应组件所示的1B1引脚、2B1引脚、3B1引脚和4B1引脚，以下均同)和第二组输出引脚(如图2中标号230对应组件所示的1B2引脚、2B2引脚、3B2引脚和4B2引脚，以下均同)；以及所述第二多路选择器240的第一组输出引脚(如图2中标号240对应组件所示的1B1引脚、2B1引脚、3B1引脚和4B1引脚，以下均同)和第二组输出引脚(如图2中标号240对应组件所示的1B2引脚、2B2引脚、3B2引脚和4B2引脚，以下均同)。所述第一多路选择器230和所述第二多路选择器240均采用74CBT3257型选择器，多路选择器的型号并非用以限定本发明。
在该优选实施例中，所述至少一第三GPIO引脚包含一第四GPIO引脚；所述第四GPIO引脚通过一反相器270电性连接至所述第一多路选择器230的选择引脚，以及所述第四GPIO引脚电性连接至所述第二多路选择器240的选择引脚。当然，在其他实施例中，所述至少一第三GPIO引脚也可以包括一第五GPIO引脚和一第六GPIO引脚；所述第五GPIO引脚电性连接至所述第一多路选择器230的选择引脚，以及所述第六GPIO引脚电性连接至所述第二多路选择器240的选择引脚。若采用优选实施例中的GPIO引脚和反相器270的配置方式，仅需一GPIO引脚，从而可以能够节约GPIO引脚。所述反相器270为一种常规的反相器，在此不再详述其结构和功能。在默认状态下，所述平台控制器210通过所述第一多路选择器230的第一组输出引脚(如图2中所示的1B1引脚、2B1引脚、3B1引脚和4B1引脚)与所述第一BIOS芯片250接通，从而通过所述第一BIOS芯片250启动所述服务器***。
当所述基板管理控制器220监测到所述第一BIOS芯片250启动失败，则所述基板管理控制器220自动发送一控制命令至所述第一多路选择器230，所述平台控制器210通过所述第一多路选择器230的第二组输出引脚(如图2中所示的1B2引脚、2B2引脚、3B2引脚和4B2引脚)与所述第二BIOS芯片260接通，所述基板管理控制器220控制器发送一重置命令，以使所述第二BIOS芯片260进行加电自检来启动所述服务器***，从而实现当服务器***从第一BIOS芯片250和第二BIOS芯片260其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动的目的。更进一步，由于所述第一多路选择器230和第二多路选择器240是相互独立，因此能够通过所述基板管理控制器220同时更新启动失败的BIOS芯片的固件，从而不影响服务器***的正常运行，以提高所述服务器***的安全性和可靠性。
详细而言，由于所述平台控制器210和所述基板管理控制器220之间通过LPC通信链路进行沟通以获得控制信息，当第一BIOS芯片250启动正常时，所述平台控制器210发送一控制消息至所述基板管理控制器220。当第一BIOS芯片250加电自检失败时，原本与第一BIOS芯片250接通的所述平台控制器210发现第一BIOS芯片250启动失败，则所述平台控制器210传送所述控制信息至所述基板管理控制器220，所述基板管理控制器220监测到第一BIOS芯片250启动失败，则自动发送一控制指令至第一多路选择器230。当所述基板管理控制器220发送所述控制命令至所述第一多路选择器230时，所述控制命令为一高电平信号切换至一低电平信号(即指所述第一多路选择器230的选择引脚接收到的电平信号从高电平切换至低电平，所述第二多路选择器240的选择引脚接收到的电平信号从低电平切换至高电平)。需注意的是，在本优选实施例中，第一多路选择器230的选择引脚和第二多路选择器240的选择引脚默认高电平有效，并且在高电平有效时选择第一组输出引脚(如图2中所示的1B1引脚、2B1引脚、3B1引脚和4B1引脚)，而在低电平时选择第二组输出引脚(如图2中所示的1B2引脚、2B2引脚、3B2引脚和4B2引脚)。于是，在所述基板管理控制器220发送所述控制命令至所述第一多路选择器230之后，所述平台控制器210通过所述第一多路选择器230的第二组输出引脚(如图2中所示的1B2引脚、2B2引脚、3B2引脚和4B2引脚)与所述第二BIOS芯片260接通，所述基板管理控制器220控制器发送一重置命令，以使所述第二BIOS芯片260进行加电自检来启动所述服务器***。同时，所述基板管理控制器220通过第二多路选择器240的第一组输出引脚(如图2中所示的1B1引脚、2B1引脚、3B1引脚和4B1引脚)与所述第一BIOS芯片250接通，并且所述基板管理控制器220更新所述第一BIOS芯片250的固件(版本)。其中，可以通过所述基板管理控制器220并且采用远程或本地的方式来执行所述基板管理控制器220的专用命令(例如IPMI指令)，以对所述第一BIOS芯片250的固件进行更新。
另外，所述基板管理控制器220包含一寄存单元(未绘示)，所述寄存单元用以存储所述第一BIOS芯片250或所述第二BIOS芯片260加电自检失败(或称启动失败)的记录信息，以便能够判定第一BIOS芯片250和第二BIOS芯片260中的哪一个BIOS芯片加电自检失败或自身存有缺陷，以便通过所述基板管理控制器220所包含的固件更新至启动失败的BIOS芯片的固件，进而提升维护效率。
在上述优选实施例中，仅以第一BIOS芯片250加电自检失败为例，用于说明当第一BIOS芯片250加电自检失败而无法启动服务器***时，将会自动从第一BIOS芯片250切换至第二BIOS芯片260，并且通过第二BIOS芯片260以启动服务器***以及同时更新第一BIOS芯片250固件的过程。
当然，在本发明再另一实施例中，可参考图2所示，该实施例的结构与图2所示优选实施例的结构相同，而两者的多路选择器(第一多路选择器230和第二多路选择器240)的选择引脚默认有效的设定以及在有效时选择相应输出引脚的设定是不同的。在该实施例中，默认状态是所述平台控制器210通过第一多路选择器230的第二组输出引脚(如图2中所示的1B2引脚、2B2引脚、3B2引脚和4B2引脚)与所述第二BIOS芯片260接通，若第二BIOS芯片260加电自检失败，则原本与所述第二BIOS芯片260接通的所述平台控制器210发现第二BIOS芯片260启动失败时，所述平台控制器210传送一控制信息至所述基板管理控制器220，所述基板管理控制器220监测到第二BIOS芯片260启动失败，则自动发送一控制指令至第一多路选择器230。当所述基板管理控制器220发送所述控制命令至所述第一多路选择器230时，所述控制命令为一低电平信号切换至一高电平信号(即指所述第一多路选择器230的选择引脚接收到的电平信号从低电平切换至高电平，所述第二多路选择器240的选择引脚接收到的电平信号从高电平切换至低电平)。需注意的是，在该实施例中，所述第一多路选择器230的选择引脚和所述第二多路选择器240的选择引脚默认低电平有效，并且在低电平有效时选择第二组输出引脚(如图2中所示的1B2引脚、2B2引脚、3B2引脚和4B2引脚)，而在高电平时选择第一组输出引脚(如图2中所示的1B1引脚、2B1引脚、3B1引脚和4B1引脚)。于是，在所述基板管理控制器220自动发送所述控制命令至所述第一多路选择器230之后，所述平台控制器210通过所述第一多路选择器230的第一组输出引脚(如图2中所示的1B1引脚、2B1引脚、3B1引脚和4B1引脚)与所述第一BIOS芯片250接通，所述基板管理控制器220控制器发送一重置命令，以使所述第一BIOS芯片250进行加电自检来启动所述服务器***。在所述基板管理控制器220发送所述控制命令至所述第一多路选择器230之后，所述基板管理控制器220通过第二多路选择器240的第二组输出引脚(如图2中所示的1B2引脚、2B2引脚、3B2引脚和4B2引脚)与所述第二BIOS芯片260接通，并且所述基板管理控制器220更新所述第二BIOS芯片260的固件(版本)。
上文中所述多路选择器的选择引脚默认有效的设定以及在有效时选择相应输出引脚的设定可以根据实际情况而设定，并非用以限定本发明，只要保证通过GPIO引脚和多路选择器的选择引脚的配合使用，以实现所述平台控制器210或与第一BIOS芯片250接通，或与第二BIOS芯片260接通，同时所述基板管理控制器220相应地或与第二BIOS芯片260接通，或与第一BIOS芯片250接通的目的，其可视为一种非此即彼的效果。
需注意的是，上述优选实施例与之前的一实施例相比，本优选实施例是通过所述基板管理控制器220的单个GPIO引脚(配合一反相器270)对多路选择器实现非此即彼的效果，而之前所述实施例是所述平台控制器210和所述基板管理控制器220的各自GPIO引脚通过LPC通信链路，以达到非此即彼的效果。
另外，需注意的是，图2中的CS0#表示片选信号；MOSI表示串行数据输入；MISO表示串行数据输出；CLK表示时钟信号；VCC表示接入电压的电压；GND表示接地；S表示选择引脚；OE_N表示使能引脚。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种服务器***，其特征在于，包括：
一第一BIOS芯片；
一第二BIOS芯片；
一平台控制器，电性连接至一第一多路选择器，所述第一多路选择器分别电性连接至所述第一BIOS芯片和所述第二BIOS芯片；以及
一基板管理控制器，电性连接至一第二多路选择器，所述第二多路选择器分别电性连接至所述第一BIOS芯片和所述第二BIOS芯片。
2.根据权利要求1所述的服务器***，其特征在于，当所述服务器***从所述第一BIOS芯片和所述第二BIOS芯片其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动。
3.根据权利要求2所述的服务器***，其特征在于，所述服务器***从所述第一BIOS芯片和所述第二BIOS芯片其中之一BIOS芯片启动失败时，将自动从另一BIOS芯片启动，且所述基板管理控制器同时更新启动失败的BIOS芯片的固件。
4.根据权利要求3所述的服务器***，其特征在于，所述服务器***通过所述基板管理控制器所包含的BIOS芯片的固件更新启动失败的BIOS芯片的固件。
5.根据权利要求1所述的服务器***，其特征在于，所述服务器***接收一外部的更新指令对所述第一BIOS芯片或所述第二BIOS芯片的固件进行更新。
6.根据权利要求1所述的服务器***，其特征在于，所述基板管理控制器包含至少一第三GPIO引脚，所述至少一第三GPIO引脚分别电性连接至所述第一多路选择器的选择引脚和所述第二多路选择器的选择引脚。
7.根据权利要求6所述的服务器***，其特征在于，所述第一多路选择器和所述第二多路选择器均包含多组输出引脚。
8.根据权利要求6所述的服务器***，其特征在于，所述至少一第三GPIO引脚包含一第四GPIO引脚；所述第四GPIO引脚通过一反相器电性连接至所述第一多路选择器的选择引脚，以及所述第四GPIO引脚电性连接至所述第二多路选择器的选择引脚。
9.根据权利要求6所述的服务器***，其特征在于，所述至少一第三GPIO引脚包含一第五GPIO引脚和一第六GPIO引脚；所述第五GPIO引脚电性连接至所述第一多路选择器的选择引脚，以及所述第六GPIO引脚电性连接至所述第二多路选择器的选择引脚。
10.根据权利要求7所述的服务器***，其特征在于，在默认状态下，所述平台控制器通过所述第一多路选择器的第一组输出引脚与所述第一BIOS芯片接通，从而通过所述第一BIOS芯片启动所述服务器***。
11.根据权利要求10所述的服务器***，其特征在于，当所述基板管理控制器监测到所述第一BIOS芯片加电自检失败，则所述基板管理控制器自动发送一控制命令至所述第一多路选择器，所述平台控制器通过所述第一多路选择器的第二组输出引脚与所述第二BIOS芯片接通，所述基板管理控制器发送一重置命令，以使所述第二BIOS芯片进行加电自检来启动所述服务器***。
12.根据权利要求11所述的服务器***，其特征在于，在所述基板管理控制器发送所述控制命令至所述第一多路选择器之后，所述基板管理控制器通过第二多路选择器的第一组输出引脚与所述第一BIOS芯片接通，并且所述基板管理控制器更新所述第一BIOS芯片的固件。
13.根据权利要求12所述的服务器***，其特征在于，当所述基板管理控制器发送所述控制命令至所述第一多路选择器时，所述控制命令为一高电平信号切换至一低电平信号。
14.根据权利要求12所述的服务器***，其特征在于，通过所述基板管理控制器并且采用远程或本地方式来执行所述基板管理控制器的专用命令，以对所述第一BIOS芯片的固件进行更新。
15.根据权利要求1所述的服务器***，其特征在于，所述平台控制器电性连接至所述基板管理控制器，以进行控制信息的沟通。
16.根据权利要求15所述的服务器***，其特征在于，所述平台控制器包含至少一第一GPIO引脚，所述至少一第一GPIO引脚电性连接至所述第一多路选择器的选择引脚，所述基板管理控制器包含至少一第二GPIO引脚，所述至少一第二GPIO引脚电性连接至所述第二多路选择器的选择引脚。
17.根据权利要求16所述的服务器***，其特征在于，所述第一多路选择器和第二多路选择器均包含多组输出引脚，且所述第一多路选择器和第二多路选择器的一选通信号默认为有效信号，多组输出引脚的第一组输出引脚被选中。
18.根据权利要求17所述的服务器***，其特征在于，所述平台控制器通过一第一SPI信号及至少一第一GPIO信号与所述第一多路选择器沟通，所述基板管理控制器通过一第二SPI信号及至少一第二GPIO信号与所述第二多路选择器沟通。
19.根据权利要求18所述的服务器***，其特征在于，所述平台控制器通过所述第一GPIO信号选择开启所述第一多路选择器的选通信号，以将所述第一SPI信号传送至所述第一BIOS芯片或所述第二BIOS芯片，所述基板管理控制器通过所述第二GPIO信号选择开启所述第二多路选择器的选通信号，以将所述第二SPI信号传送至所述第一BIOS芯片或所述第二BIOS芯片，并且所述平台控制器通过所述第一GPIO信号选择开启所述第一多路选择器的选通信号时，所述基板管理控制器通过所述第二GPIO信号禁止选择开启所述第二多路选择器的选通信号。
CN201410691957.5A 2014-11-25 2014-11-25 服务器*** Pending CN105700970A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410691957.5A CN105700970A (zh) 2014-11-25 2014-11-25 服务器***
US14/614,429 US9600370B2 (en) 2014-11-25 2015-02-05 Server system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410691957.5A CN105700970A (zh) 2014-11-25 2014-11-25 服务器***

Publications (1)

Publication Number Publication Date
CN105700970A true CN105700970A (zh) 2016-06-22

Family

ID=56010276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410691957.5A Pending CN105700970A (zh) 2014-11-25 2014-11-25 服务器***

Country Status (2)

Country Link
US (1) US9600370B2 (zh)
CN (1) CN105700970A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106708567A (zh) * 2016-12-06 2017-05-24 英业达科技有限公司 固件更新方法及***
CN106886441A (zh) * 2017-02-28 2017-06-23 郑州云海信息技术有限公司 一种服务器***及flash配置方法
CN106933586A (zh) * 2017-03-09 2017-07-07 郑州云海信息技术有限公司 一种实现***管理控制器版本同步的***及方法
CN107153558A (zh) * 2017-05-17 2017-09-12 郑州云海信息技术有限公司 一种基于spi接口的主从bmc固件升级方法
CN107193594A (zh) * 2017-05-17 2017-09-22 郑州云海信息技术有限公司 一种基于usb接口的主从bmc固件升级方法
CN107621998A (zh) * 2017-09-29 2018-01-23 郑州云海信息技术有限公司 一种基于存储***的高可用flash***及其方法
CN110471797A (zh) * 2019-08-20 2019-11-19 深圳市中微信息技术有限公司 一种应用于计算机主板上的双固件电路结构
CN110765066A (zh) * 2019-10-22 2020-02-07 广东高云半导体科技股份有限公司 一种片上***
CN111949294A (zh) * 2020-08-06 2020-11-17 曙光信息产业(北京)有限公司 固件刷新方法、装置、服务器和计算机可读存储介质
CN114253882A (zh) * 2021-12-17 2022-03-29 苏州浪潮智能科技有限公司 一种不同板材的bios均衡参数选择电路和服务器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017123225A1 (en) * 2016-01-14 2017-07-20 Hewlett-Packard Development Company, L.P. Management with respect to a basic input/output system policy
JP7002358B2 (ja) * 2018-02-07 2022-01-20 Ｎｅｃプラットフォームズ株式会社 情報処理システム、情報処理装置、情報処理装置のｂｉｏｓ更新方法、及び情報処理装置のｂｉｏｓ更新プログラム
US10628176B1 (en) 2018-02-09 2020-04-21 American Megatrends International, Llc Firmware configuration using REST over IPMI interface
US10416988B1 (en) 2018-02-09 2019-09-17 American Megatrends International, Llc Peripheral device firmware update using rest over IPMI interface firmware shell utility
US10776286B1 (en) 2018-02-09 2020-09-15 American Megatrends International, Llc Rest over IPMI interface for firmware to BMC communication
US10649792B1 (en) 2018-02-09 2020-05-12 American Megatrends International, Llc Cloning of firmware configuration settings using rest over IPMI interface
US10572242B1 (en) * 2018-02-09 2020-02-25 American Megatrends International, Llc Firmware update using rest over IPMI interface
US10489142B1 (en) 2018-02-09 2019-11-26 American Megatrends International, Llc Secure firmware integrity monitoring using rest over IPMI interface
US10409584B1 (en) 2018-02-09 2019-09-10 American Megatrends International, Llc Peripheral device firmware update using rest over IPMI interface firmware update module
US11030316B2 (en) 2018-09-20 2021-06-08 Samsung Electronics Co., Ltd. System and method for providing security protection for FPGA based solid state drives
US11461085B2 (en) * 2019-03-06 2022-10-04 Quanta Computer Inc. Firmware upgrade method in multiple node storage system
EP3912068A4 (en) * 2019-05-15 2022-08-10 Hewlett-Packard Development Company, L.P. UPDATE SIGNALS
CN110543346A (zh) * 2019-08-28 2019-12-06 英业达科技有限公司 切换基本输入/输出***(bios)界面的方法
CN111414184A (zh) * 2020-04-14 2020-07-14 山东超越数控电子股份有限公司 一种国产服务器下bios固件更新方法
US11669336B2 (en) * 2021-06-14 2023-06-06 Dell Products, L.P. Out-of-band custom baseboard management controller (BMC) firmware stack monitoring system and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458647A (zh) * 2007-12-12 2009-06-17 鸿富锦精密工业（深圳）有限公司 双bios电路
CN101739315A (zh) * 2008-11-24 2010-06-16 英业达股份有限公司 自动启动备份韧件的***与方法
CN102339242A (zh) * 2010-07-23 2012-02-01 鸿富锦精密工业（深圳）有限公司 计算机***数据修复装置
US20120079260A1 (en) * 2010-09-27 2012-03-29 Hon Hai Precision Industry Co., Ltd. Basic input-output system circuit and method for using the same
CN102841634A (zh) * 2011-06-24 2012-12-26 环达电脑(上海)有限公司 服务器主板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200928963A (en) 2007-12-26 2009-07-01 Hon Hai Prec Ind Co Ltd Dual BIOS circuit
TWI355608B (en) 2008-01-30 2012-01-01 Inventec Corp Computer system with dual basic input output syste
TW201020779A (en) * 2008-11-18 2010-06-01 Inventec Corp System for auto-operating backup firmware and method thereof
CN102331959A (zh) * 2010-07-12 2012-01-25 鸿富锦精密工业（深圳）有限公司 伺服器***
TW201207612A (en) 2010-08-04 2012-02-16 Hon Hai Prec Ind Co Ltd Computer system data recovery device
CN102455945A (zh) * 2010-10-27 2012-05-16 鸿富锦精密工业（深圳）有限公司 基板管理控制器恢复***及其使用方法
CN103178980A (zh) * 2011-12-23 2013-06-26 鸿富锦精密工业（深圳）有限公司 网卡管理***
CN103186441B (zh) 2011-12-30 2016-06-29 国网山东省电力公司单县供电公司 切换电路
CN103455455A (zh) * 2012-05-30 2013-12-18 鸿富锦精密工业（深圳）有限公司 串口切换***、服务器及串口切换方法
CN103809990B (zh) 2012-11-09 2016-12-21 英业达科技有限公司 伺服器
CN104424044A (zh) * 2013-09-06 2015-03-18 鸿富锦精密工业（深圳）有限公司 伺服器***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458647A (zh) * 2007-12-12 2009-06-17 鸿富锦精密工业（深圳）有限公司 双bios电路
CN101739315A (zh) * 2008-11-24 2010-06-16 英业达股份有限公司 自动启动备份韧件的***与方法
CN102339242A (zh) * 2010-07-23 2012-02-01 鸿富锦精密工业（深圳）有限公司 计算机***数据修复装置
US20120079260A1 (en) * 2010-09-27 2012-03-29 Hon Hai Precision Industry Co., Ltd. Basic input-output system circuit and method for using the same
CN102841634A (zh) * 2011-06-24 2012-12-26 环达电脑(上海)有限公司 服务器主板

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106708567A (zh) * 2016-12-06 2017-05-24 英业达科技有限公司 固件更新方法及***
CN106886441A (zh) * 2017-02-28 2017-06-23 郑州云海信息技术有限公司 一种服务器***及flash配置方法
CN106933586A (zh) * 2017-03-09 2017-07-07 郑州云海信息技术有限公司 一种实现***管理控制器版本同步的***及方法
CN107153558A (zh) * 2017-05-17 2017-09-12 郑州云海信息技术有限公司 一种基于spi接口的主从bmc固件升级方法
CN107193594A (zh) * 2017-05-17 2017-09-22 郑州云海信息技术有限公司 一种基于usb接口的主从bmc固件升级方法
CN107621998A (zh) * 2017-09-29 2018-01-23 郑州云海信息技术有限公司 一种基于存储***的高可用flash***及其方法
CN110471797A (zh) * 2019-08-20 2019-11-19 深圳市中微信息技术有限公司 一种应用于计算机主板上的双固件电路结构
CN110765066A (zh) * 2019-10-22 2020-02-07 广东高云半导体科技股份有限公司 一种片上***
CN110765066B (zh) * 2019-10-22 2020-09-29 广东高云半导体科技股份有限公司 一种片上***
CN111949294A (zh) * 2020-08-06 2020-11-17 曙光信息产业(北京)有限公司 固件刷新方法、装置、服务器和计算机可读存储介质
CN114253882A (zh) * 2021-12-17 2022-03-29 苏州浪潮智能科技有限公司 一种不同板材的bios均衡参数选择电路和服务器
CN114253882B (zh) * 2021-12-17 2023-06-16 苏州浪潮智能科技有限公司 一种不同板材的bios均衡参数选择电路和服务器

Also Published As

Publication number Publication date
US20160147540A1 (en) 2016-05-26
US9600370B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
CN105700970A (zh) 服务器***
CN105700969A (zh) 服务器***
CN103748569B (zh) Usb设备的无驱动操作的***和方法
CN102339242A (zh) 计算机***数据修复装置
CN106325857B (zh) 一种电子设备及电子设备控制方法
CN103136048B (zh) 计算机***
CN101908008A (zh) 一种bios切换装置及切换方法
CN110874261B (zh) 可用性***、方法和存储有程序的存储介质
CN103605542A (zh) Fpga配置文件的在线升级装置
CN111949283B (zh) 一种BMC Flash镜像自恢复***及方法
JP6175788B2 (ja) マイクロプログラムを更新可能な電子機器
TWI528287B (zh) 伺服器系統
CN102081526B (zh) 基本输入/输出***架构
CN101135988A (zh) 计算机初始化之远程监视模块
US20210089486A1 (en) Information processing system and information processing method
CN103034511B (zh) 一种基本输入输出***间的切换方法及装置
CN105490844A (zh) 一种PCIe端口重构方法
CN110688263B (zh) 基于fpga的硬盘自动切换装置的应用方法
TWI528286B (zh) 伺服器系統
CN204633800U (zh) 一种管理单元和交换单元双冗余的交换机
CN102955724A (zh) Bios测试治具及使用其进行bios测试的方法
CN110704353B (zh) 一种cpci-arinc429热插拔***
WO2020011255A1 (zh) 单板、背板式交换机以及单板上下电的方法
TWI774464B (zh) 經擴展可用性計算系統
CN109840171A (zh) 一种简易ssd断电测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160622

WD01 Invention patent application deemed withdrawn after publication