CN105700612B - 电压调节器 - Google Patents
电压调节器 Download PDFInfo
- Publication number
- CN105700612B CN105700612B CN201610059049.3A CN201610059049A CN105700612B CN 105700612 B CN105700612 B CN 105700612B CN 201610059049 A CN201610059049 A CN 201610059049A CN 105700612 B CN105700612 B CN 105700612B
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- grid
- voltage regulator
- discharge path
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种电压调节器,包括误差放大器、第二放电通路以及调整管,其中:所述误差放大器包括第一放电通路,所述第一放电通路耦接于所述调整管的控制端与地线之间,包括偏置电流源,且所述第一放电通路的放电电流不大于所述偏置电流源的最大输出电流;所述调整管,输入端与预设电压源耦接;输出端与所述电压调节器的输出端耦接;控制端与第一放电通路的输入端、所述第二放电通路的输入端耦接,且所述控制端的电位随所述电压调节器的输出端电压同向变化;所述第二放电通路,耦接于所述调整管的控制端与地线之间;所述第一放电通路的放电电流与所述第二放电通路的放电电流之和随所述调整管的控制端的电位反向变化。所述电压调节器具有较高的响应速度。
Description
技术领域
本发明涉及电子领域,尤其涉及一种电压调节器。
背景技术
随着电子技术的发展,电压调节器的应用越来越广泛。例如,很多模拟电路、射频电路、存储器电路以及片上***(System On a Chip,SoC)等。
在实际应用中,当负载电流发生变化时,通常需要电压调节器能够提供较快的响应速度。在传统的电压调节器中,在负载电流突然发生变化时,电压调节器通常通过偏置电流对电容的充放电来响应,响应时间取决于偏置电流对电容的充放电速度。
传统的电压调节器存在响应速度较慢的问题。
发明内容
本发明解决的技术问题是如何提高电压调节器的响应速度。
为解决上述技术问题,本发明实施例提供一种电压调节器,包括:误差放大器、第二放电通路以及调整管,其中:
所述误差放大器包括第一放电通路,所述第一放电通路耦接于所述调整管的控制端与地线之间,包括偏置电流源,且所述第一放电通路的放电电流不大于所述偏置电流源的最大输出电流;
所述调整管,输入端与预设电压源耦接;输出端与所述电压调节器的输出端耦接;控制端与第一放电通路的输入端、所述第二放电通路的输入端耦接,且所述控制端的电位随所述电压调节器的输出端电压同向变化;
所述第二放电通路,耦接于所述调整管的控制端与地线之间;所述第一放电通路的放电电流与所述第二放电通路的放电电流之和随所述调整管的控制端的电位反向变化。
可选的,所述调整管为第一PMOS管,所述第一PMOS管的源极为所述调整管的输入端,栅极为所述调整管的控制端,漏极为所述调整管的输出端。
可选的,所述第二放电通路包括:第二PMOS管、第一NMOS管以及第二NMOS管,其中:所述第二PMOS管的源极与所述预设电压源耦接,栅极与所述第一PMOS管的栅极耦接,漏极与所述第一NMOS管的漏极耦接;所述第一NMOS管的栅极与漏极耦接,源极与地线耦接;所述第二NMOS管的栅极与所述第一NMOS管的栅极耦接,漏极与所述偏置电流源的输入端耦接,源极与所述偏置电流源的输出端以及地线耦接。
可选的,所述电压调节器还包括:零点补偿电路,耦接在所述误差放大器与所述电压调节器的输出端之间,适于对所述电压调节器的环路的稳定性进行补偿。
可选的,所述零点补偿电路包括:阻抗单元以及第一电容,其中:所述第一电容,第一端与所述第二PMOS管的栅极耦接,第二端与所述阻抗单元的第一端耦接;所述阻抗单元,第二端与所述电压调节器的输出端耦接。
可选的,所述阻抗单元包括:第三PMOS管、第四PMOS管以及第三NMOS管,其中:所述第一电容为米勒电容,第一端与所述第二PMOS管的栅极耦接,第二端与所述第三PMOS管的源极耦接;所述第三PMOS管,栅极与所述第四PMOS管的栅极以及漏极耦接,漏极与所述第四PMOS管的源极耦接;所述第四PMOS管,漏极与所述第三NMOS管的源极耦接;所述第三NMOS管,栅极与所述第一NMOS管的漏极耦接,源极与地线耦接。
可选的,所述误差放大器与采样电阻耦接,适于将所述采样电阻采集到的所述电压调节器的输出端电压与参考电压进行比较。
可选的,所述采样电阻包括第一电阻以及第二电阻,其中:所述第一电阻的第一端与所述电压调节器的输出端耦接,第二端与所述误差放大器耦接;所述第二电阻的第一端与所述第一电阻的第一端耦接,第二端与地耦接。
可选的,所述误差放大器包括:第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管以及偏置电流源,其中:所述第五PMOS管的源极与所述预设电压源耦接,栅极与所述第六PMOS管的栅极以及漏极耦接,漏极与所述第二PMOS管的栅极耦接;所述第六PMOS管的源极与所述预设电压源耦接,漏极与所述第五NMOS管的漏极耦接;所述第四NMOS管,源极与所述偏置电流源的输入端耦接,栅极输入参考电压值,漏极与所述第五PMOS管的漏极耦接;所述第五NMOS管,源极与所述偏置电流源的输入端以及所述第二NMOS管的漏极耦接,栅极与所述第二电阻的第二端耦接。
可选的,所述电压调节器还包括:负载电容,第一端与所述电压调节器的输出端耦接,第二端与地耦接。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
第一放电通路与第二放电通路均位于所述调整管的控制端与地线之间,当电压调节器的输出端电压变化时,调整管的控制端的电位随之发生同向变化,此时,第一放电通路上生成第一放电电流,第二放电通路上生成第二放电电流,且第一放电电流与第二放电电流之和随之反向变化。当电压调节器的输出端电压突然下降时,调整管的控制端的电位随之降低,第一放电电流与第二放电电流之和随之增加。采用第一放电通路以及第二放电通路对调整管的控制端进行放电操作,将第一放电电流与第二放电电流之和作为偏置电流,可以提高调整管的控制端的放电速度,从而使得电压调节器能够快速响应输出端电压变化。
进一步,采用动态的阻抗单元以及米勒电容组成零点补偿电路,可以动态地对电压调节器的环路进行补偿,动态地调整电压调节器的环路的稳定性。
附图说明
图1是现有的一种电压调节器的结构示意图;
图2是本发明实施例中的另一种电压调节器的结构示意图。
具体实施方式
参照图1,给出了现有的一种电压调节器的结构示意图。
误差放大器由PMOS管MP5、PMOS管MP6、NMOS管MN4、NMOS管MN5以及偏置电流源IS构成。MP5的源极与电压源VDD耦接,栅极与MP6的栅极耦接,漏极与MN4的漏极以及调整管MP1的栅极耦接;MP6的源极与电压源VDD耦接,栅极与漏极耦接,漏极与MN5的漏极耦接;MN4的栅极接参考电压VREF,源极与偏置电流源IS的输入端耦接;MN5的栅极与第一采样电阻R1的第二端以及第二采样电阻R2的第一端耦接,源极与偏置电流源IS的输入端耦接。偏置电流源IS的输出端与地线耦接。
调整管MP1为PMOS管,适于为电压调节器的输出端提供驱动电流。MP1的源极与电压源VDD耦接,栅极与MN4的漏极耦接,漏极与电压调节器的输出端耦接。
在误差放大器与电压调节器的输出端VOUT之间耦接有零点补偿电路。零点补偿电路由电阻R3以及电容C1组成。电阻R3与电容C1串联,且电阻R3的第一端与MP1的栅极耦接,第二端与电容C1的第一端耦接;电容C1的第二端与电压调节器的输出端耦接。
第一采样电阻R1以及第二采样电阻R2适于采集电压调节器的输出端的电压值VOUT,并将采集到的电压值VOUT输入至MN5的栅极,使得误差放大器将VREF与VOUT进行比较。第一采样电阻R1的第二端与第二采样电阻R2的第一端耦接;第二采样电阻R2的第二端与地线耦接。在电压调节器的输出端,还存在负载电阻C2,负载电阻C2的第一端与电压调节器的输出端耦接,第二端与地线耦接。
参照图1,现有的电压调节器中,当电压调节器的输出端接入的负载的电流突然增加时,电压调节器的输出端的电压值VOUT突然降低,此时,MP1的栅极(图1中的A点)的电位VA需要降低至目标电位,从而使得MP1的漏极电流增加,从而拉高VOUT。
在VOUT保持不变时,MP1可以看作是一个充放电电容。当VOUT突然降低时,MP1的寄生电容进行放电操作,经由MN4以及偏置电流源IS组成的放电通路进行放电。该放电通路上的最大放电电流值不超过偏置电流源IS的最大输出电流。这样就存在一个问题,当VOUT突然降低的幅度较大时,由于放电电流存在上限,导致放电时间较长,因此影响了电压调节器的响应速度。
在本发明实施例中,当电压调节器的输出端电压变化时,调整管的控制端的电位随之发生同向变化,此时,第一放电通路上生成第一放电电流,第二放电通路上生成第二放电电流,且第一放电电流与第二放电电流之和随之反向变化。当电压调节器的输出端电压突然下降时,调整管的控制端的电位随之降低,第一放电电流与第二放电电流之和随之增加。采用第一放电通路以及第二放电通路对调整管的控制端进行放电操作,将第一放电电流与第二放电电流之和作为偏置电流,可以提高调整管的控制端的放电速度,从而使得电压调节器能够快速响应输出端电压变化。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参照图2,本发明实施例提供了一种电压调节器,包括:误差放大器201、调整管202以及第二放电通路203。
在具体实施中,误差放大器201可以包括第一放电通路,第一放电通路中包括偏置电流源。所述第一放电通路耦接在调整管202的控制端以及地线之间。
在具体实施中,调整管202存在输入端、输出端以及控制端三个端口。调整管202的输入端与预设的电压源耦接,输出端与电压调节器的输出端耦接,控制端与第一放电通路的输入端以及第二放电通路203的输入端耦接。调整管202的输出端适于为电压调节器的输出端负载提供驱动电流。
当电压调节器的输出端电压保持不变时,调整管202起充放电的作用。调整管202的控制端与电压调节器的输出端之间存在较大的寄生电容。当电压调节器的输出端电压突然发生变化时,调整管202的控制端的电位也随之同向变化。同向变化是指:调整管202的控制端的电位的变化趋势与电压调节器的输出端电压的变化趋势相同。即:电压调节器的输出端电压增加时,调整管202的控制端的电位增加;电压调节器的输出端电压降低时,调整管202的控制端的电位降低。
在具体实施中,第二放电通路203可以耦接在调整管202的控制端与地线之间。当调整管202的控制端的电位发生变化时,第二放电通路203上也存在放电电流。当调整管202的控制端的电位发生变化时,第一放电通路以及第二放电通路203上均存在对应的放电电流,第一放电通路上的放电电流与第二放电通路203上的放电电流之和作为总放电电流,即总放电电流为调整管202的控制端的电位发生变化时对应的放电电流。
总的放电电流的大小与调整管202的控制端的电位反向变化。当调整管202控制端的电位下降时,总的放电电流增加;当调整管202控制端的电位上升时,总的放电电流减小。
也就是说,在本发明实施例中,当电压调节器的输出端电压发生变化时,调整管202的控制端的电位随之发生同向变化。当控制端的电位发生变化时,第一放电通路以及第二放电通路203上存在对应的放电电流。当电压调节器的输出端电压突然降低时,调整管202的控制端的电位需要降低至目标电位,此时,通过第一放电通路以及第二放电通路203进行放电。由于在第一放电通路中存在偏置电流源,因此第一放电通路上的放电电流最大不超过偏置电流源的最大输出电流,而第二放电通路203上的放电电流则不受偏置电流源的限制。在放电过程中,总的放电电流为第一放电通路上的放电电流与第二放电通路203上的放电电流之和,总的放电电流不再受偏置电流源的最大输出电流的限制,因此可以加快调整管202的控制端的放电速度,从而提高电压调节器的响应速度。
在具体实施中,为补偿电压调节器环路的稳定性,可以在误差放大器201与电压调节器的输出端之间设置零点补偿电路204,通过零点补偿电路204对电压调节器的环路的稳定性进行补偿。
下面结合图2对本发明上述实施例中提供的电压调节器的结构进行详细说明。
参照图2,调整管202为第一PMOS管MP1。第一PMOS管MP1的源极为调整管202的输入端,栅极为调整管202的控制端,漏极为调整管202的输出端。第一PMOS管MP1的源极与预设电压源VDD耦接,栅极与第二PMOS管MP2的栅极以及第四NMOS管MN4的漏极耦接,漏极与电压调节器的输出端耦接。第一PMOS管MP1适于为电压调节器的输出端提供驱动电流。
误差放大器201包括第五PMOS管MP5、第六PMOS管MP6、第四NMOS管MN4、第五NMOS管MN5以及偏置电流源IS,其中:
第五PMOS管MP5的源极与预设的电压源VDD耦接,栅极与MP6的栅极耦接,漏极与MN4的漏极以及MP1的栅极耦接;第六PMOS管MP6的源极与预设的电压源VDD耦接,栅极与漏极耦接,漏极与MN5的漏极耦接;第四NMOS管MN4的栅极接参考电压VREF,源极与偏置电流源IS的输入端耦接;第五NMOS管MN5的栅极与第一采样电阻R1的第二端以及第二采样电阻R2的第一端耦接,源极与偏置电流源IS的输入端耦接;偏置电流源IS的输出端与地线耦接。
在误差放大器201中,第四NMOS管MN4以及偏置电流源IS构成第一放电通路。当第一PMOS管MP1的栅极的电位发生变化时,第四NMOS管MN4以及偏置电流源IS构成第一放电通路上存在放电电流。
第二放电通路203包括第二PMOS管MP2、第一NMOS管MN1以及第二NMOS管MN2,其中:
第二PMOS管MP2的源极与预设的电压源VDD耦接,栅极与第一PMOS管MP1的栅极耦接,漏极与第一NMOS管MN1的漏极耦接;第一NMOS管MN1的源极与地线耦接,漏极与自身的栅极耦接,栅极与第二NMOS管MN2的栅极耦接;第二NMOS管MN2的源极与偏置电流源IS的输出端以及地线耦接,漏极与偏置电流源IS的输入端耦接。
当第一PMOS管MP1的栅极的电位发生变化时,第二PMOS管MP2、第一NMOS管MN1以及第二NMOS管MN2组成的第二放电通路203上存在放电电流。
为补偿电压调节器环路的稳定性,在误差放大器201以及电压调节器的输出端之间设置了零点补偿电路204。零点补偿电路204包括阻抗单元以及第一电容,其中:第一电容的第一端与第二PMOS管MP2的栅极耦接,第二端与阻抗单元的第一端耦接;阻抗单元的第二端与电压调节器的输出端耦接。
在实际应用中,阻抗单元可以为电阻,参照图1,通过一个电阻与第一电容构成零点补偿电路。阻抗单元也可以为其他类型的阻抗单元。
在本发明实施例中,参照图2,阻抗单元由第三PMOS管MP3、第四PMOS管MP4以及第三NMOS管MN3组成,其中:
第三PMOS管MP3的栅极与所述第四PMOS管MP4的栅极以及漏极耦接,漏极与所述第四PMOS管MP4的源极耦接;第四PMOS管MP4的漏极与所述第三NMOS管MN3的漏极耦接;第三NMOS管MN3的栅极与所述第一NMOS管MN1的漏极耦接,源极与地线耦接。
第三PMOS管MP3的阻抗第三NMOS管MN3上的电流相关,当第三NMOS管MN3上的电流增加时,第三PMOS管MP3的阻抗减小;当第三NMOS上的电流降低时,第三NMOS管MN3的阻抗增加。第三NMOS管MN3为第三PMOS管MP3提供偏置电流,第四PMOS管MP4为第三PMOS管MP3提供偏置电压。
第一电容的第一端与第二PMOS管MP2的栅极耦接,第二端与第三PMOS管MP3的源极耦接。在本发明一实施例中,第一电容为米勒电容。第三PMOS管MP3的漏极同时与电压调节器的输出端耦接。
从上述内容可知,第三PMOS管MP3、第四PMOS管MP4以及第三NMOS管MN3组成的阻抗单元的阻抗值是动态的。这样,阻抗单元与第一电容组成的零点补偿电路204就可以动态的对电压调节器的环路进行稳定性补偿。
电压调节器还包括第一采样电阻R1以及第二采样电阻R2,第一采样电阻R1以及第二采样电阻R2适于采集电压调节器的输出端的电压值VOUT,并将采集到的电压值输入至第五NMOS管MN5的栅极,使得误差放大器201将参考电压VREF与电压调节器的输出端电压VOUT进行比较。第一采样电阻R1的第二端与第二采样电阻R2的第一端耦接;第二采样电阻R2的第二端与地线耦接。
在电压调节器的输出端,还存在负载电阻C2,负载电阻C2的第一端与电压调节器的输出端耦接,第二端与地线耦接。
下面对图2中提供的电压调节器的工作原理进行说明。
在电压调节器的输出端电压VOUT不变时,第一PMOS管MP1可以看作是一个充放电的电容。当电压调节器的输出端的负载电流突然增加时,电压调节器的输出端电压VOUT被瞬间拉低,此时,第一PMOS管MP1的栅极A点的电位VA瞬间降低。A点电位的降低主要通过放电来实现。
当A点的电位降低时,也即第一PMOS管MP1的栅极电压降低时,第二PMOS管MP2的栅极电压降低,从而使得第二PMOS管MP2的漏极电流增加。此时,第一NMOS管MN1的漏极电流增加,相应地,第一NMOS管MN1的栅极以及第二NMOS管MN2的栅极电压增加,从而使得第二NMOS管MN2的源极电流增加。此时,第二放电通路203上存在放电电流。
当A点的电位降低的同时,第四NMOS管MN4以及偏置电流源IS组成的第一放电通路上存在放电电流。
当A点的电位降低时,第一PMOS管MP1的漏极电流增加,使得电压调节器的输出端电压VOUT开始增加,相应地,A点的电位被逐渐拉高。当A点的电位被拉高时,第二PMOS管MP2的栅极电压增加。此时,第二PMOS管MP2的漏极电流减小,第二NMOS管MN2的栅极电压减小,第二NMOS管MN2的源极电流减小,即第二放电通路203上的放电电流减小。
也就是说,本发明实施例中,当A点的电位降低时,通过第一放电通路以及第二放电通路203进行放电,以尽快将A点的电位下拉至目标电位。与图1中现有的电压调节器相比,本发明实施例中提供的电压调节器的放电电流为第一放电通路的放电电流与第二放电通路203的放电电流之和。
图1中的电压调节器,其放电通路由MN4以及偏置电流源IS组成,放电电流最大不超过偏置电流源IS的最大输出电流。而在本发明实施例中,放电电流为第一放电通路的放电电流与第二放电通路203的放电电流之和,因此放电电流可以超过偏置电流源IS的最大输出电流。也就是说,本发明实施例中提供的电压调节器能够实现更快的放电速度,也即响应速度更快。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (7)
1.一种电压调节器,其特征在于,包括:误差放大器、第二放电通路、调整管以及零点补偿电路,其中:
所述误差放大器包括第一放电通路,所述第一放电通路耦接于所述调整管的控制端与地线之间,包括偏置电流源,且所述第一放电通路的放电电流不大于所述偏置电流源的最大输出电流;
所述调整管,输入端与预设电压源耦接;输出端与所述电压调节器的输出端耦接;控制端与第一放电通路的输入端、所述第二放电通路的输入端耦接,且所述控制端的电位随所述电压调节器的输出端电压同向变化;所述调整管为第一PMOS管;
所述第二放电通路,耦接于所述调整管的控制端与地线之间;
所述第一放电通路的放电电流与所述第二放电通路的放电电流之和随所述调整管的控制端的电位反向变化;
所述第二放电通路包括:第二PMOS管、第一NMOS管以及第二NMOS管,其中:
所述第二PMOS管的源极与所述预设电压源耦接,栅极与所述第一PMOS管的栅极耦接,漏极与所述第一NMOS管的漏极耦接;
所述第一NMOS管的栅极与漏极耦接,源极与地线耦接;
所述第二NMOS管的栅极与所述第一NMOS管的栅极耦接,漏极与所述偏置电流源的输入端耦接,源极与所述偏置电流源的输出端以及地线耦接;
所述零点补偿电路包括:阻抗单元以及第一电容,所述阻抗单元包括:第三PMOS管、第四PMOS管以及第三NMOS管,所述阻抗单元的阻抗值随着第二放电通路中电流的变化而动态变化,从而所述零点补偿电路随着第二放电通路中电流的变化而进行动态的稳定性补偿,其中:所述第一电容为米勒电容,
所述第一电容第一端与所述第二PMOS管的栅极耦接,第二端与所述第三PMOS管的源极耦接;
所述第三PMOS管,栅极与所述第四PMOS管的栅极以及漏极耦接,漏极与所述第四PMOS管的源极、以及所述电压调节器的输出端耦接,第三PMOS管的阻抗与第三NMOS管上的电流相关,当第三NMOS管上的电流增加时,第三PMOS管的阻抗减小,当第三NMOS管上的电流降低时,第三PMOS管的阻抗增加;
所述第四PMOS管,漏极与所述第三NMOS管的漏极耦接,第四PMOS管为第三PMOS管提供偏置电压;
所述第三NMOS管,栅极与所述第一NMOS管的漏极耦接,源极与地线耦接,第三NMOS管为第三PMOS管提供偏置电流。
2.如权利要求1所述的电压调节器,其特征在于,所述第一PMOS管的源极为所述调整管的输入端,栅极为所述调整管的控制端,漏极为所述调整管的输出端。
3.如权利要求2所述的电压调节器,其特征在于,所述零点补偿电路,耦接在所述误差放大器与所述电压调节器的输出端之间,适于对所述电压调节器的环路的稳定性进行补偿。
4.如权利要求2所述的电压调节器,其特征在于,所述误差放大器与采样电阻耦接,适于将所述采样电阻采集到的所述电压调节器的输出端电压与参考电压进行比较。
5.如权利要求4所述的电压调节器,其特征在于,所述采样电阻包括第一电阻以及第二电阻,其中:
所述第一电阻的第一端与所述电压调节器的输出端耦接,第二端与所述误差放大器耦接;
所述第二电阻的第一端与所述第一电阻的第二端耦接,第二端与地耦接。
6.如权利要求5所述的电压调节器,其特征在于,所述误差放大器包括:第五PMOS管、第六PMOS管、第四NMOS管、第五NMOS管以及偏置电流源,其中:
所述第五PMOS管的源极与所述预设电压源耦接,栅极与所述第六PMOS管的栅极以及漏极耦接,漏极与所述第二PMOS管的栅极耦接;所述第六PMOS管的源极与所述预设电压源耦接,漏极与所述第五NMOS管的漏极耦接;
所述第四NMOS管,源极与所述偏置电流源的输入端耦接,栅极输入参考电压值,漏极与所述第五PMOS管的漏极耦接;
所述第五NMOS管,源极与所述偏置电流源的输入端以及所述第二NMOS管的漏极耦接,栅极与所述第二电阻的第一端耦接。
7.如权利要求1所述的电压调节器,其特征在于,还包括:负载电容,第一端与所述电压调节器的输出端耦接,第二端与地耦接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610059049.3A CN105700612B (zh) | 2016-01-28 | 2016-01-28 | 电压调节器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610059049.3A CN105700612B (zh) | 2016-01-28 | 2016-01-28 | 电压调节器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105700612A CN105700612A (zh) | 2016-06-22 |
CN105700612B true CN105700612B (zh) | 2018-06-05 |
Family
ID=56229683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610059049.3A Active CN105700612B (zh) | 2016-01-28 | 2016-01-28 | 电压调节器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105700612B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI684089B (zh) * | 2019-04-29 | 2020-02-01 | 世界先進積體電路股份有限公司 | 電壓調整電路 |
US10719097B1 (en) | 2019-06-13 | 2020-07-21 | Vanguard International Semiconductor Corporation | Voltage regulation circuit suitable to provide output voltage to core circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6522111B2 (en) * | 2001-01-26 | 2003-02-18 | Linfinity Microelectronics | Linear voltage regulator using adaptive biasing |
CN101398694A (zh) * | 2007-09-30 | 2009-04-01 | Nxp股份有限公司 | 具有快速过电压响应的无电容低压差稳压器 |
US8169203B1 (en) * | 2010-11-19 | 2012-05-01 | Nxp B.V. | Low dropout regulator |
CN103105883A (zh) * | 2011-11-11 | 2013-05-15 | 中国科学院微电子研究所 | 具有负载检测电路及动态零点补偿电路的线性稳压器 |
CN202712830U (zh) * | 2012-06-04 | 2013-01-30 | 上海斐讯数据通信技术有限公司 | Ldo保护电路 |
-
2016
- 2016-01-28 CN CN201610059049.3A patent/CN105700612B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105700612A (zh) | 2016-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106774580B (zh) | 一种快速瞬态响应高电源抑制比的ldo电路 | |
CN103135648B (zh) | 低压差线性稳压器 | |
CN103412602B (zh) | 一种无电容型低压差线性稳压器 | |
CN107479610B (zh) | 一种快速响应ldo电路 | |
CN107750351A (zh) | 电压调节器 | |
CN106027030B (zh) | 一种高速高线性全差分跟随器 | |
CN103472882A (zh) | 集成摆率增强电路的低压差线性稳压器 | |
CN114265460B (zh) | 一种片内集成式频率补偿可调的低压差线性稳压器 | |
CN105700612B (zh) | 电压调节器 | |
CN111176358A (zh) | 一种低功耗低压差线性稳压器 | |
CN106919217A (zh) | 一种钳位电压电路 | |
CN105807837B (zh) | 一种用于低压差线性稳压器的抑制过冲电路 | |
CN106774574A (zh) | 一种带隙基准源电路 | |
CN107124148B (zh) | 一种控制电路、偏置电路及控制方法 | |
CN105788559A (zh) | 稳压装置 | |
CN110377092A (zh) | 一种低压差线性稳压器 | |
CN106647912A (zh) | 基于负载的动态频率补偿方法及装置 | |
CN105404344B (zh) | 无振铃的电压调节器 | |
CN103399608B (zh) | 集成摆率增强电路的低压差线性稳压器 | |
CN108549455A (zh) | 一种具有宽输入范围的降压电路 | |
CN106301311A (zh) | 一种高精度高斜率线性电流槽 | |
CN103257665A (zh) | 无电容型低压差线性稳压***及其偏置电流调整电路 | |
CN114756076B (zh) | 电压缓冲电路 | |
CN103019288A (zh) | 电压调节器 | |
CN106292832B (zh) | 一种改进型紧凑cmos稳压电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |