CN105676944B - 时钟网络的开关控制方法、装置及处理器 - Google Patents
时钟网络的开关控制方法、装置及处理器 Download PDFInfo
- Publication number
- CN105676944B CN105676944B CN201410659156.0A CN201410659156A CN105676944B CN 105676944 B CN105676944 B CN 105676944B CN 201410659156 A CN201410659156 A CN 201410659156A CN 105676944 B CN105676944 B CN 105676944B
- Authority
- CN
- China
- Prior art keywords
- switch
- clock
- signal
- grid
- clock grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供一种时钟网络的开关控制方法、装置及处理器,时钟网络包括驱动时钟结构和时钟网格,所述驱动时钟结构用于驱动所述时钟网格,所述驱动时钟结构和所述时钟网格中设置有开关,其中,方法包括:接收开关断开信号,并根据所述开关断开信号,依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关;接收开关闭合信号,并根据所述开关闭合信号,依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关。本发明提供的时钟网络的开关控制方法、装置及处理器能够降低时钟网络的误码率。
Description
技术领域
本发明涉及处理器技术,尤其涉及一种时钟网络的开关控制方法、装置及处理器。
背景技术
随着处理器的快速发展,处理器芯片上设置的晶体管数目逐渐增多,芯片的复杂程度逐渐提高,芯片的功耗随之增大,成为现阶段处理器芯片发展的一个瓶颈。在处理器的设计中,时钟信号必须以较低的时钟偏差被分到处理器芯片上所有时序单元的时钟端,形成时钟网络。时钟信号成为处理器芯片中分布面积最大,负载最多,且也是最重要的控制信号,消耗在时钟网络上的功耗占芯片总功耗的比重非常大。因此,降低消耗在时钟网络上的功耗成为一项重要的课题。
时钟网络主要包括时钟线和时序单元,各时序单元通过时钟线连接至时钟源,接收时钟源发出的时钟信号。对应的,消耗在时钟网络上的功耗主要分为时钟线的功耗和时序单元内部的功耗。沿着时钟信号的传输方向,时钟线和时序单元的数量逐渐增多,最末一层时序单元的数量是最多的,其负载功耗的消耗量也是最大的。
时序单元通过时钟线的连接可构成多种形式的时钟结构,例如网格结构、树形结构、鱼骨结构等,多种时钟结构相结合进而形成时钟网络。其中,为时序单元提供时钟信号多采用网格结构,将时序单元中相同的时钟信号节点短接在一起,形成时钟网格。当处理器芯片上出现电压波动而导致某些节点之间出现电压差时,各节点之间短接的线路上就会有电流流过,以实现将各节点之间的电势抹平,最终降低了同一个网格结构下的各时序单元之间的时钟信号差异。在实际应用中,时钟网格通常与其它形式的时钟结构结合起来形成混合结构,常见的配置有鱼骨结构+网格结构,以及树形结构+网格结构等。图1为一种典型的树形结构驱动时钟网格的时钟分布结构示意图,如图1所示,该结构包括前驱时钟树101、时钟网格102以及负载时钟树103,其中,前驱时钟树101用于将时钟源104发出的时钟信号以较小的时钟偏差传送至时钟网格102上的各个节点,前驱时钟树101可以为普通树,也可以为二叉树或H树。时钟网格102能够纠正时钟偏差,使得时钟网格102上各个节点之间的电势差近似相等。负载时钟树103用于将各时序单元挂载到时钟网格102上,以接收时钟信号,可以通过直接挂载的方式,也可以通过树形结构挂载,图1示出的结构是树形挂载。
目前,用于降低时钟网络中末层时序单元功耗的常用技术为时钟门控技术,即在末层时钟网格与末层时序单元之间设置门控单元,当门控单元打开时进行传递时钟信号,当门控单元闭合时,输出的时钟信号的跳变沿被抹掉,因此,该门控单元驱动的时序单元的时钟端就不会发生翻转,节约了时钟线翻转和时序单元时钟入口电容充放电所带来的动态功耗,降低了末层时序单元的功耗。由于时钟网格与时钟源之间上层结构的时钟信号必须保持一致,因此利用时钟门控技术来降低功耗的方法无法应用在时钟网格以及该上层结构,只能够用在时钟网格下层的时序单元中。
对于上述时钟门控技术的应用问题,技术人员提出了在时钟网格和前驱时钟树中设置开关的方式,其中,时钟网格中的网格开关可以设置在时钟网格的任意位置,当网格开关闭合时形成一个完整的时钟网格,在全局范围内起到降低时钟偏差的作用,当网格开关断开时可将时钟网格划分为至少两个不相连的网格区域,可单独在某一部分网格区域与所驱动的时序单元之间设置门控单元,采用时钟门控技术来实现降低功耗。但若在时钟网格和前驱时钟树中都设置开关,开关打开或关闭的瞬间都会增加开关两侧的电压差,容易出现台阶电位的现象,导致误码率增大。
发明内容
本发明提供一种时钟网络的开关控制方法、装置及处理器,用于降低时钟网络的误码率。
本发明实施例提供一种时钟网络的开关控制方法,所述时钟网络包括驱动时钟结构和时钟网格,所述驱动时钟结构用于驱动所述时钟网格,所述驱动时钟结构和所述时钟网格中设置有开关,所述方法包括:
接收开关断开信号,并根据所述开关断开信号,依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关;
接收开关闭合信号,并根据所述开关闭合信号,依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关。
如上所述的时钟网络的开关控制方法,断开所述时钟网格中的开关,包括:
同步断开连接在所述时钟网格中的设定区域与所述时钟网格中除所述设定区域之外的其余区域之间的全部开关。
如上所述的时钟网络的开关控制方法,闭合所述时钟网格中的开关,包括:
同步闭合连接在所述时钟网格中的设定区域与所述时钟网格中除所述设定区域之外的其余区域之间的全部开关。
如上所述的时钟网络的开关控制方法,所述驱动时钟结构为树形结构;
所述接收开关断开信号,并根据所述开关断开信号,依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关,包括:
接收开关断开信号,并根据所述开关断开信号,沿着所述时钟网格、所述树形结构的低级分支至所述树形结构的高级分支的方向,依次断开所述时钟网格中的开关、所述树形结构的低级分支中的开关和所述树形结构的高级分支中的开关;
所述接收开关闭合信号,并根据所述开关闭合信号,所述依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关,包括:
接收开关闭合信号,并根据所述开关闭合信号,沿着所述树形结构的高级分支、所述树形结构的低级分支至所述时钟网格的方向,依次闭合所述树形结构的高级分支中的开关、所述树形结构的低级分支中的开关和所述时钟网格中的开关。
如上所述的时钟网络的开关控制方法,各所述开关为传输门。
如上所述的时钟网络的开关控制方法,所述开关断开信号为提供给所述时钟网络所在芯片的第一外部输入信号。
如上所述的时钟网络的开关控制方法,所述开关闭合信号为提供给所述时钟网络所在芯片的第二外部输入信号。
如上所述的时钟网络的开关控制方法,所述开关断开信号为所述时钟网络所在芯片的第一内部控制信号。
如上所述的时钟网络的开关控制方法,所述开关闭合信号为所述时钟网络所在芯片的第二内部控制信号。
如上所述的时钟网络的开关控制方法,所述开关断开信号为所述时钟网格中设定区域对应门控单元的第一门控信号。
如上所述的时钟网络的开关控制方法,所述开关闭合信号为所述时钟网格中设定区域对应门控单元的第二门控信号。
本实施例还提供一种时钟网络的开关控制装置,所述时钟网络包括驱动时钟结构和时钟网格,所述驱动时钟结构用于驱动所述时钟网格,所述驱动时钟结构和所述时钟网格中设置有开关,所述装置包括:开关断开控制模块,用于接收开关断开信号,并根据所述开关断开信号,依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关;
开关闭合控制模块,用于接收开关闭合信号,并根据所述开关闭合信号,依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关。
如上所述的时钟网络的开关控制装置,所述驱动时钟结构为树形结构;
所述开关断开控制模块,具体用于接收开关断开信号,并根据所述开关断开信号,沿着所述时钟网格、所述树形结构的低级分支至所述树形结构的高级分支的方向,依次断开所述时钟网格中的开关、所述树形结构的低级分支中的开关和所述树形结构的高级分支中的开关;
所述开关闭合控制模块,具体用于接收开关闭合信号,并根据所述开关闭合信号,沿着所述树形结构的高级分支、所述树形结构的低级分支至所述时钟网格的方向,依次闭合所述树形结构的高级分支中的开关、所述树形结构的低级分支中的开关和所述时钟网格中的开关。
如上所述的时钟网络的开关控制装置,所述开关断开控制模块,包括:
开关断开信号接收单元,用于接收开关断开信号;所述开关断开信号为提供给所述时钟网络所在芯片的第一外部输入信号,或为所述时钟网络所在芯片的第一内部控制信号,或为所述时钟网格中设定区域对应门控单元的第一门控信号;
开关断开控制单元,用于根据所述开关断开信号,依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关。
如上所述的时钟网络的开关控制装置,所述开关闭合控制模块,包括:
开关闭合信号接收单元,用于接收开关闭合信号;所述开关闭合信号为提供给所述时钟网络所在芯片的第二外部输入信号,或为所述时钟网络所在芯片的第一内部控制信号,或为所述时钟网格中设定区域对应门控单元的第二门控信号;
开关闭合控制单元,用于根据所述开关闭合信号,依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关。
本发明实施例还提供一种处理器,包括如上所述的时钟网络的开关控制装置。
本实施例提供的技术方案通过在断开开关的过程中,依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关,能够避免时钟网格在闭合设定区域时产生台阶电位的现象,并且能实现对设定区域的时钟网格单独实施时钟门控措施,使得时钟网格的功耗得到大幅度降低。在闭合时钟网格的设定区域的过程中,依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关以及时钟网格中的开关,也能够避免时钟网格在闭合设定区域时产生台阶电位的现象,且能够降低时钟网格的功耗。
附图说明
图1为一种典型的树形结构驱动时钟网格的时钟分布结构示意图;
图2为本发明实施例提供的时钟网络的开关控制方法的流程图;
图3为本发明实施例提供的时钟网络的结构示意图;
图4为本发明实施例提供的时钟网格的结构示意图;
图5为本发明实施例提供的时钟网格断开部分区域的结构示意图一;
图6为本发明实施例提供的时钟网格断开部分区域的结构示意图二;
图7为本发明实施例提供的时钟网格断开部分区域的结构示意图三;
图8为本发明实施例提供的NMOS传输门的结构示意图;
图9为本发明实施例提供的CMOS传输门的结构示意图;
图10为本发明实施例提供的门控单元的结构示意图;
图11为本发明实施例提供的时钟网络的开关控制装置的结构示意图一;
图12为本发明实施例提供的时钟网络的开关控制装置的结构示意图二。
具体实施方式
本实施例提供的时钟网络的开关控制方法,适用于驱动时钟结构和时钟网格所形成的时钟网络,其中,驱动时钟结构用于驱动时钟网格。驱动时钟结构可以为树形结构、鱼骨形结构或其它结构,树形结构可以为普通树、二叉树、H树等。时钟网格中设置有开关,当开关断开时,可将时钟网格将设定区域与其余区域断开。驱动时钟结构中可以有多级结构,按照优先级排布,各优先级结构中设置有开关,不同的开关组合能够驱动时钟网格中对应设定区域的闭合与断开。时序单元挂载在时钟网格上,通过时钟网格来驱动时序单元。本实施例提供的时钟网络的开关控制方法可以由时钟网络的开关控制装置来执行,可采用软件和/或硬件的方式来实现。
图2为本发明实施例提供的时钟网络的开关控制方法的流程图。如图2所示,该方法可以包括如下步骤10和步骤20:
步骤10、接收开关断开信号,并根据开关断开信号,依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关。
当某些时序单元可暂时停止工作的时候,可将用于驱动该部分时序单元的时钟网格中的设定区域关闭,也即通过断开时钟网格和驱动时钟结构中的开关来断开该部分时序单元的时钟信号输入。时钟网络的开关控制装置在接收到开关断开信号时,先断开时钟网格中的开关,然后再断开与时钟网格相连接的驱动时钟结构中优先级最低级结构的低优先级开关,然后沿着优先级由低向高的方向,依次断开各级开关,最后断开驱动时钟结构最高优先级结构中的高优先级开关。
步骤20、接收开关闭合信号,并根据开关闭合信号,依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关和时钟网格中的开关。
当处理器芯片需要启动某些时序单元工作时,可将用于驱动该部分时序单元的时钟网格中的设定区域开启,也即通过闭合时钟网格和驱动时钟结构中的开关来提供时钟信号给该部分时序单元。时钟网络的开关控制装置在接收到开关闭合信号时,先闭合驱动时钟结构中最高优先级结构中的高优先级开关,然后沿着优先级由高向低的方向,依次闭合各级开关,最后闭合驱动时钟结构中最低优先级结构中的低优先级开关以及时钟网格中的开关。
本实施例提供的技术方案通过采用在断开开关的过程中,依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关,能够避免时钟网格在闭合设定区域时产生台阶电位的现象,并且能实现对设定区域的时钟网格单独实施时钟门控措施,使得时钟网格的功耗得到大幅度降低。在闭合开关的过程中,依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关以及时钟网格中的开关,也能够避免时钟网格在闭合设定区域时产生台阶电位的现象。
本实施例以树形结构为例,对驱动时钟结构加时钟网格所形成的时钟网络的开关控制方法进行具体的说明。
上述步骤10中,接收开关断开信号,并根据开关断开信号,依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关,具体包括:接收开关断开信号,并根据开关断开信号,沿着时钟网格、树形结构的低级分支至树形结构的高级分支的方向,依次断开时钟网格中的开关、树形结构的低级分支中的开关和树形结构的高级分支中的开关。
上述步骤10中,接收开关闭合信号,并根据开关闭合信号,依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关和时钟网格中的开关,具体包括:接收开关闭合信号,并根据开关闭合信号,沿着树形结构的高级分支、树形结构的低级分支至时钟网格的方向,依次闭合树形结构的高级分支中的开关、树形结构的低级分支中的开关和时钟网格中的开关。
上述方案提供的时钟网络可参照图3,图3为本发明实施例提供的时钟网络的结构示意图。该时钟网络包括驱动时钟结构和时钟网格,其中,驱动时钟结构采用树形结构,该树形结构和时钟网格中都设置有开关。
其中,该树形结构为H树,包括主干和多级分支,最末一级的分支连接至时钟网格。对于图3中的H树而言,其优先级的排布可设定为距离主干越近的高级分支的优先级越高,距离主干越远的低级分支的优先级越低。树形结构的各级分支中都设置有开关,用于控制下一级分支结构的时钟信号。具体的,图3所示的树形结构有三级分支,最高级分支中设置有开关L11和L10,向下一级分支中设置有开关L21和L20,最末级分支中设置有开关L31和L30,其中,L10、L20和L30负责控制时钟网格左侧的区域,L11、L21和L31负责控制时钟网格右侧的区域。时钟信号从树形结构的主干依次流向各级分支,上一级分支中的开关可控制下级分支的时钟信号,最末级分支的开关可控制时钟网格的时钟信号。
时钟网格中的开关可以设置在任意位置,以在开关闭合时,整个时钟网格中的各个节点保持电连接,形成一个整体,在开关断开时,时钟网格被划分为至少两个区域,各区域保持断开。图4为本发明实施例提供的时钟网格的结构示意图,图5为本发明实施例提供的时钟网格断开部分区域的结构示意图一,图6为本发明实施例提供的时钟网格断开部分区域的结构示意图二,图7为本发明实施例提供的时钟网格断开部分区域的结构示意图三。如图4至图7所示,在图4所示时钟网格的中间,沿纵向方向设置一列开关,当该列开关全部断开时,可将时钟网格划分为相互断开的左右两侧区域,如图5所示。还可以设置开关围成一个较小的矩形区域,当全部开关断开时,该矩形区域和其余区域保持断开,如图6所示。或者还可以设置开关在时钟网格的中心形成一个较小的矩形区域,当全部开关断开时,该矩形区域与其他区域保持断开,如图7所示。再或者,本领域技术人员可以将开关设置在不同的位置,以实现将时钟网格划分为不同的区域,划分出的区域数量可以为两个或两个以上。
本实施例以图4所示的时钟网格为例,也即设置开关S2、S3、S4和S5将时钟网格分为左右两部分区域,对时钟网络的开关控制方法进行详细的说明,该方法可以包括:
对于上述步骤10而言,当某些时序单元可暂时停止工作的时候,可将用于驱动该部分时序单元的时钟网格中的设定区域关闭,也即通过断开时钟网格和树形结构中的开关来断开该部分时序单元的时钟信号输入。时钟网络的开关控制装置在接收到开关断开信号时,先断开时钟网格中的开关,然后再断开与时钟网格相连接的树形结构最末级分支中的开关,然后沿着低级分支向高级分支的方向,依次断开各级分支中的开关,最后断开树形结构最高级分支中的开关。以图3为例,具体断开顺序为:先断开时钟网格中的开关S2、S3、S4和S5,然后依次断开开关L31、L21和L11。
按照上述顺序断开各开关,能够避免时钟网格产生台阶电位的现象。举一反例,当时钟网格中的开关全部处于闭合状态,时钟网格形成一个整体保持电连接,假设当前需断开时钟网格中右侧的区域,若先断开开关L11,则开关L11所在分支的下级没有了时钟信号输入,而左侧区域的所有开关保持闭合,则左侧区域中的各节点在前级时钟树的驱动下按照时钟信号进行信号翻转,但由于时钟网格仍作为一个整体保持电连接,左侧区域中的各节点的电势会被右侧区域的节点拉高或拉低,发生错误翻转,进而产生台阶电位现象。另外,左右两侧区域间的电势差会增加短路电流,进而增大了时钟网格的功耗。因此,采用本实施例提供的步骤10的技术方案,先断开时钟网格中的开关,再依次断开树形结构中的开关,能够避免时钟网格在断开设定区域时产生台阶电位的现象,且能够降低时钟网格的功耗。
对于上述步骤20而言,当处理器芯片需要启动某些时序单元工作时,可将用于驱动该部分时序单元的时钟网格中的设定区域开启,也即通过闭合时钟网格和树形结构中的开关来提供时钟信号给该部分时序单元。时钟网络的开关控制装置在接收到开关闭合信号时,先闭合树形结构的最高级分支中的开关,然后再闭合最高级分支的下一级分支中的开关,然后向着时钟网格的方向依次闭合各分支中的开关,最后闭合时钟网格中的开关。以图3为例,具体闭合顺序为:先闭合开关L11,然后依次闭合开关L21和L31,最后闭合时钟网格中的开关S2、S3、S4和S5。
按照上述顺序闭合各开关,能够避免时钟网格产生台阶电位的现象。举一反例,当时钟网格中的右侧区域处于断开状态,左侧区域处于正常接收时钟信号的状态,即开关S2、S3、S4和S5均断开,假设当前需闭合时钟网格中右侧的区域,若先闭合了时钟网格中的开关S2、S3、S4和S5中的至少一个,则右侧区域在没有时钟信号输入的情况下与左侧区域电连接,则左侧区域中的各节点在前级时钟树的驱动下按照时钟信号进行信号翻转,但由于时钟网格现在成为了一个整体保持电连接,左侧区域中的各节点的电势会被右侧区域的节点拉高或拉低,发生错误翻转,进而产生台阶电位现象。另外,左右两侧区域间的电势差会增加短路电流,进而增大了时钟网格的功耗。因此,采用本实施例提供的步骤20的技术方案,先闭合树形结构最高级分支中的开关,再依次闭合树形结构分支中的开关,最后闭合时钟网格中的开关,能够避免时钟网格在闭合设定区域时产生台阶电位的现象,且能够降低时钟网格的功耗。
本实施例提供的技术方案通过在断开开关的过程中,依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关,,能够避免时钟网格在闭合设定区域时产生台阶电位的现象,并且能实现对设定区域的时钟网格单独实施时钟门控措施,使得时钟网格的功耗得到大幅度降低。在闭合时钟网格的设定区域的过程中,依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关以及时钟网格中的开关,也能够避免时钟网格在闭合设定区域时产生台阶电位的现象,且能够降低时钟网格的功耗。
在上述技术方案的基础上,本实施例还提供一种优选的实施方式,在断开设定区域时钟网格的过程中,同步断开连接在设定区域与时钟网格中除设定区域之外的其余区域之间的全部开关,以图3所示结构为例,将开关S2、S3、S4和S5同步断开,能够避免出现当各开关断开不同步时使得导通区域与断开区域之间存在电压差,进而增加短路电流,增大功耗的问题。
另外,在闭合设定区域时钟网格的过程中,同步闭合连接在设定区域与时钟网格中除设定区域之外的其余区域之间的全部开关,以图3所示结构为例,将开关S2、S3、S4和S5同步闭合,也能够避免出现当各开关断开不同步时使得导通区域与断开区域之间存在电压差,进而增加短路电流,增大功耗的问题。
对于上述技术方案中提供的开关,可以设置在时钟网格中、与该时钟网格连接的驱动时钟结构中,还可以应用于由多级驱动时钟结构和时钟网格所构成的时钟网络中,开关所设置的位置越靠近时钟源,其优先级越高,能够控制的时钟网络的规模也越大。
上述开关具体可采用现有技术中常用的传输门,例如NMOS传输门、PMOS传输门或CMOS传输门,传输门与普通CMOS电路的不同之处在于,传输门所采用的场效应管的栅极、源极和漏极均可作为逻辑控制信号的输入端。
图8为本发明实施例提供的NMOS传输门的结构示意图。如图8所示,NMOS传输门包括第一场效应管N1和第一电容C1,第一场效应管N1为n沟道场效应管,其源极接收高电平信号Vin,栅极接收控制信号Vc,漏极作为输出端,另外漏极还与第一电容C1的正极连接,其负极接地。当控制信号Vc由低电平跳变为高电平,第一场效应管N1导通,其漏极与源极连通,输出信号Vout即为高电平信号Vin,相当于NMOS传输门导通,也即开关闭合。当控制信号Vc由高电平跳变为低电平,第一场效应管N1截止,其漏极与源极断开,相当于NMOS传输门断开,也即开关断开。
图9为本发明实施例提供的CMOS传输门的结构示意图。如图9所示,CMOS传输门包括第二场效应管N2、第三场效应管P1、第二电容C2和反相器F1,第二场效应管N2为n沟道场效应管,第三场效应管P1为p沟道场效应管。将第二场效应管N2的源极和第三场效应管P1的源极连接,第二场效应管N2的漏极和第三场效应管P1的漏极连接,二者之间可以互相弥补每个场效应管内部的电压损失。第二场效应管N2的漏极接地,源极作为CMOS传输门的输出端,第二场效应管N2的源极还与第二电容C2的正极连接,其负极接地。第二场效应管N2的栅极接收控制信号VDD,第三场效应管P1的栅极与反相器F1的输出端连接,反相器F1的输入端接收控制信号VDD。当控制信号VDD从低电平跳变为高电平,第二场效应管N2和第三场效应管P1均导通,CMOS传输门的输出信号被拉低至地信号,相当于CMOS传输门导通,也即开关闭合。当控制信号VDD由高电平跳变为低电平,第二场效应管N2和第三场效应管P1截止,相当于CMOS传输门断开,也即开关断开。
对于上述控制各开关断开与闭合的控制信号的来源可以有多种方式来提供,本实施例列举如下三种实现方式:
其一,控制信号可由外部电路输入给时钟网络所在的处理器芯片,通过处理器芯片的引脚接收外部输入信号。该控制信号可以为提供给时钟网络芯片的第一外部输入信号或第二外部输入信号,其中,第一外部输入信号为开关断开信号,第二外部输入信号为开关闭合信号。
时钟网络的开关控制装置接收第一外部输入信号,并根据第一外部输入信号来依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关。或者开关控制装置接收第二外部输入信号,并根据第二外部输入信号依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关和时钟网格中的开关。
其二,控制信号可以由处理器芯片内部的电路产生,即可以为芯片的内部控制信号。当芯片上的某个功能模块暂时不使用时,这个模块所在区域的时钟网格可以关闭,则用于控制模块功能关闭的工作模式选择信号就可以作为时钟网格开关的控制信号。例如当芯片处于自测模式时,由外部时钟源提供测试时钟信号,不需要时钟网格提供时钟信号,可以将时钟网格关闭,则工作模式选择信号可以作为时钟网格开关的控制信号。
该控制信号可以为时钟网络所在芯片的第一内部输入信号或第二内部输入信号,其中,第一内部输入信号为开关断开信号,第二内部输入信号为开关闭合信号。具体的,开关控制装置接收时钟网络所在芯片的第一内部控制信号,并根据第一内部控制信号依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关。或者,开关控制装置接收第二内部控制信号,并根据第二内部控制信号依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关和时钟网格中的开关。
其三,控制信号还可以为时钟网格中设定区域对应门控单元的门控信号。门控单元的结构可参照图10,图10为本发明实施例提供的门控单元的结构示意图。门控单元可采用现有技术中常用的时钟门控单元(Integrated Clock Gating,简称ICG)。与ICG相配合,还需要一个或门和一个与门,其中,或门的两个输入端分别接收扫描测试控制信号和门控使能信号,或门的输出端与门控单元的输入端连接,门控单元的时钟输入端接收时钟信号。门控单元的输出端连接至与门的一个输入端,与门的另一个输入端接收时钟信号,与门的输出端输出门控时钟信号。
上述包括门控单元在内的电路结构的工作原理为:
当扫描测试控制信号有效时(为“1”),即:或门对应的输入端接收高电平信号,则无论门控使能信号是否有效,门控单元都呈开启状态,输出的门控时钟信号都与输入的时钟信号相同;
当扫描测试控制信号无效时(为“0”),门控单元的开启和关闭由门控使能信号决定,若门控使能信号有效(为“0”),相当于或门的两个输入端都接收低电平信号,门控单元关闭,输出“0”,相当于与门的一个输入端接收“0”,因此与门的输出端不再跟随时钟信号跳变,门控单元驱动的时序单元的时钟端就不会发生翻转,节约了时钟线的翻转和时序单元时钟入口电容充放电所带来的动态功耗;若门控使能信号无效(为“1”),则与门的输出信号会跟随时钟信号发生跳变,与时钟信号保持一致。
因此,时钟网格和树形结构中设置的开关的控制信号还可以为门控单元的门控信号,即所接收到的门控使能信号,当门控使能信号有效时,相当于开关断开,当门控使能信号无效时,相当于开关闭合。在断开设定区域时钟网格的过程中,断开对应的开关,其具体实现方式为:时钟网络的开关控制装置接收时钟网格设定区域对应门控单元的第一门控信号(可以为门控使能信号),并根据该第一门控信号依次断开对时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关。在闭合设定区域时钟网格的过程中,闭合对应的开关,其具体实现方式为:接收时钟网格设定区域对应门控单元的第二门控信号(可以为门控使能信号),并根据该第二门控信号依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关和时钟网格中的开关。
上述各开关的控制信号的来源不仅限于以上三种方式,还可以在以上三种方式中交叉实现,或者由以上三种方式中的至少两种共同来确定各开关的控制信号。例如接收第一内部控制信号,并根据第一内部控制信号依次断开时钟网格中的开关、树形结构的低级分支中的开关和树形结构的高级分支中的开关。接收第二外部输入信号,并根据第二外部输入信号依次闭合树形结构的高级分支中的开关、树形结构的低级分支中的开关和时钟网格中的开关。本领域技术人员可以根据实际情况来设定控制信号的来源。
图11为本发明实施例提供的时钟网络的开关控制装置的结构示意图一。如图11所示,本实施例还提供一种时钟网络的开关控制装置,可以包括:开关断开控制模块41和开关闭合控制模块42。
其中,开关断开控制模块41用于接收开关断开信号,并根据开关断开信号,依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关。开关闭合控制模块42用于接收开关闭合信号,并根据开关闭合信号,依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关和时钟网格中的开关。
具体的,以驱动时钟结构为树形结构为例进行详细说明。
开关断开控制模块41,可以具体用于接收开关断开信号,并根据开关断开信号,沿着时钟网格、树形结构的低级分支至树形结构的高级分支的方向,依次断开时钟网格中的开关、树形结构的低级分支中的开关和树形结构的高级分支中的开关。
开关闭合控制模块42,可以具体用于接收开关闭合信号,并根据开关闭合信号,沿着树形结构的高级分支、树形结构的低级分支至时钟网格的方向,依次闭合树形结构的高级分支中的开关、树形结构的低级分支中的开关和时钟网格中的开关。
图12为本发明实施例提供的时钟网络的开关控制装置的结构示意图二。如图12所示,其中,开关断开控制模块41具体可以包括:开关断开信号接收单元和开关断开控制单元。开关断开信号接收单元用于接收开关断开信号。开关断开控制单元用于根据开关断开信号,依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关。上述开关断开信号可以为提供给时钟网络所在芯片的第一外部输入信号,或为时钟网络所在芯片的第一内部控制信号,或为时钟网格中设定区域对应门控单元的第一门控信号。
开关闭合控制模块42具体可以包括:开关闭合信号接收单元和开关闭合控制单元。第二信号接收单元用于接收开关闭合信号。开关闭合控制单元用于根据开关闭合信号,依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关和时钟网格中的开关。上述开关闭合信号可以为提供给时钟网络所在芯片的第二外部输入信号,或为时钟网络所在芯片的第一内部控制信号,或为时钟网格中设定区域对应门控单元的第二门控信号。
上述开关断开信号接收单元和开关闭合信号接收单元可以集成为一个单元,用于接收两种不同的信号,也可以分设为两个单元。
上述技术方案通过在断开开关的过程中,依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关,能够避免时钟网格在闭合设定区域时产生台阶电位的现象,并且能实现对设定区域的时钟网格单独实施时钟门控措施,使得时钟网格的功耗得到大幅度降低。在闭合时钟网格的设定区域的过程中,依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关以及时钟网格中的开关,也能够避免时钟网格在闭合设定区域时产生台阶电位的现象,且能够降低时钟网格的功耗。
各模块具体的实现方式可参照上述实施例所提供的技术方案,此处不再赘述。上述时钟网络的开关控制装置可执行本发明上述实施例所提供的方法,具备执行方法相应的功能模块和有益效果。
本实施例还提供一种处理器,包括上述实施例所提供的时钟网络的开关控制装置,该开关控制装置通过在断开时钟网格的设定区域的过程中,依次断开时钟网格中的开关、驱动时钟结构中的低优先级开关和驱动时钟结构中的高优先级开关,能够避免时钟网格在闭合设定区域时产生台阶电位的现象,并且能实现对设定区域的时钟网格单独实施时钟门控措施,使得时钟网格的功耗得到大幅度降低。在闭合时钟网格的设定区域的过程中,依次闭合驱动时钟结构中的高优先级开关、驱动时钟结构中的低优先级开关以及时钟网格中的开关,也能够避免时钟网格在闭合设定区域时产生台阶电位的现象,且能够降低时钟网格的功耗。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种时钟网络的开关控制方法,所述时钟网络包括驱动时钟结构和时钟网格,所述驱动时钟结构用于驱动所述时钟网格,所述驱动时钟结构和所述时钟网格中设置有开关,其特征在于,所述方法包括:
接收开关断开信号,并根据所述开关断开信号,依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关;
接收开关闭合信号,并根据所述开关闭合信号,依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关。
2.根据权利要求1所述的时钟网络的开关控制方法,其特征在于,断开所述时钟网格中的开关,包括:
同步断开连接在所述时钟网格中的设定区域与所述时钟网格中除所述设定区域之外的其余区域之间的全部开关。
3.根据权利要求2所述的时钟网络的开关控制方法,其特征在于,闭合所述时钟网格中的开关,包括:
同步闭合连接在所述时钟网格中的设定区域与所述时钟网格中除所述设定区域之外的其余区域之间的全部开关。
4.根据权利要求1-3任一项所述的时钟网络的开关控制方法,其特征在于,所述驱动时钟结构为树形结构;
所述接收开关断开信号,并根据所述开关断开信号,依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关,包括:
接收开关断开信号,并根据所述开关断开信号,沿着所述时钟网格、所述树形结构的低级分支至所述树形结构的高级分支的方向,依次断开所述时钟网格中的开关、所述树形结构的低级分支中的开关和所述树形结构的高级分支中的开关;
所述接收开关闭合信号,并根据所述开关闭合信号,所述依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关,包括:
接收开关闭合信号,并根据所述开关闭合信号,沿着所述树形结构的高级分支、所述树形结构的低级分支至所述时钟网格的方向,依次闭合所述树形结构的高级分支中的开关、所述树形结构的低级分支中的开关和所述时钟网格中的开关。
5.根据权利要求1-3任一项所述的时钟网络的开关控制方法,其特征在于,各所述开关为传输门。
6.根据权利要求1所述的时钟网络的开关控制方法,其特征在于,所述开关断开信号为提供给所述时钟网络所在芯片的第一外部输入信号。
7.根据权利要求6所述的时钟网络的开关控制方法,其特征在于,所述开关闭合信号为提供给所述时钟网络所在芯片的第二外部输入信号。
8.根据权利要求1所述的时钟网络的开关控制方法,其特征在于,所述开关断开信号为所述时钟网络所在芯片的第一内部控制信号。
9.根据权利要求8所述的时钟网络的开关控制方法,其特征在于,所述开关闭合信号为所述时钟网络所在芯片的第二内部控制信号。
10.根据权利要求1所述的时钟网络的开关控制方法,其特征在于,所述开关断开信号为所述时钟网格中设定区域对应门控单元的第一门控信号。
11.根据权利要求10所述的时钟网络的开关控制方法,其特征在于,所述开关闭合信号为所述时钟网格中设定区域对应门控单元的第二门控信号。
12.一种时钟网络的开关控制装置,所述时钟网络包括驱动时钟结构和时钟网格,所述驱动时钟结构用于驱动所述时钟网格,所述驱动时钟结构和所述时钟网格中设置有开关,其特征在于,所述装置包括:
开关断开控制模块,用于接收开关断开信号,并根据所述开关断开信号,依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关;
开关闭合控制模块,用于接收开关闭合信号,并根据所述开关闭合信号,依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关。
13.根据权利要求12所述的时钟网络的开关控制装置,其特征在于,所述驱动时钟结构为树形结构;
所述开关断开控制模块,具体用于接收开关断开信号,并根据所述开关断开信号,沿着所述时钟网格、所述树形结构的低级分支至所述树形结构的高级分支的方向,依次断开所述时钟网格中的开关、所述树形结构的低级分支中的开关和所述树形结构的高级分支中的开关;
所述开关闭合控制模块,具体用于接收开关闭合信号,并根据所述开关闭合信号,沿着所述树形结构的高级分支、所述树形结构的低级分支至所述时钟网格的方向,依次闭合所述树形结构的高级分支中的开关、所述树形结构的低级分支中的开关和所述时钟网格中的开关。
14.根据权利要求12所述的时钟网络的开关控制装置,其特征在于,所述开关断开控制模块,包括:
开关断开信号接收单元,用于接收开关断开信号;所述开关断开信号为提供给所述时钟网络所在芯片的第一外部输入信号,或为所述时钟网络所在芯片的第一内部控制信号,或为所述时钟网格中设定区域对应门控单元的第一门控信号;
开关断开控制单元,用于根据所述开关断开信号,依次断开所述时钟网格中的开关、所述驱动时钟结构中的低优先级开关和所述驱动时钟结构中的高优先级开关。
15.根据权利要求14所述的时钟网络的开关控制装置,其特征在于,所述开关闭合控制模块,包括:
开关闭合信号接收单元,用于接收开关闭合信号;所述开关闭合信号为提供给所述时钟网络所在芯片的第二外部输入信号,或为所述时钟网络所在芯片的第一内部控制信号,或为所述时钟网格中设定区域对应门控单元的第二门控信号;
开关闭合控制单元,用于根据所述开关闭合信号,依次闭合所述驱动时钟结构中的高优先级开关、所述驱动时钟结构中的低优先级开关和所述时钟网格中的开关。
16.一种处理器,其特征在于,包括权利要求12-15任一项所述的时钟网络的开关控制装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410659156.0A CN105676944B (zh) | 2014-11-18 | 2014-11-18 | 时钟网络的开关控制方法、装置及处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410659156.0A CN105676944B (zh) | 2014-11-18 | 2014-11-18 | 时钟网络的开关控制方法、装置及处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105676944A CN105676944A (zh) | 2016-06-15 |
CN105676944B true CN105676944B (zh) | 2019-03-26 |
Family
ID=56944705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410659156.0A Active CN105676944B (zh) | 2014-11-18 | 2014-11-18 | 时钟网络的开关控制方法、装置及处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105676944B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110569596B (zh) * | 2019-09-02 | 2023-05-23 | 飞腾信息技术有限公司 | 片上***的混合时钟树结构 |
CN113434007A (zh) * | 2020-03-23 | 2021-09-24 | 华为技术有限公司 | 处理器时钟***、时钟***中的子节点电路及电子器件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1573643A (zh) * | 2003-06-18 | 2005-02-02 | 威盛-赛瑞斯公司 | 分级式时钟门控电路 |
CN101533420A (zh) * | 2008-03-11 | 2009-09-16 | 矽统科技股份有限公司 | 时钟树状结构中路径时间延迟量的平衡方法 |
CN101606135A (zh) * | 2007-12-13 | 2009-12-16 | 松下电器产业株式会社 | 时钟控制装置、时钟控制方法、时钟控制程序及集成电路 |
CN103197728A (zh) * | 2012-01-06 | 2013-07-10 | 上海华虹集成电路有限责任公司 | 不同时钟域无毛刺时钟切换电路的实现方法及电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6822481B1 (en) * | 2003-06-12 | 2004-11-23 | Agilent Technologies, Inc. | Method and apparatus for clock gating clock trees to reduce power dissipation |
JP2005250650A (ja) * | 2004-03-02 | 2005-09-15 | Nec Electronics Corp | マルチレイヤシステム及びクロック制御方法 |
-
2014
- 2014-11-18 CN CN201410659156.0A patent/CN105676944B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1573643A (zh) * | 2003-06-18 | 2005-02-02 | 威盛-赛瑞斯公司 | 分级式时钟门控电路 |
CN101606135A (zh) * | 2007-12-13 | 2009-12-16 | 松下电器产业株式会社 | 时钟控制装置、时钟控制方法、时钟控制程序及集成电路 |
CN101533420A (zh) * | 2008-03-11 | 2009-09-16 | 矽统科技股份有限公司 | 时钟树状结构中路径时间延迟量的平衡方法 |
CN103197728A (zh) * | 2012-01-06 | 2013-07-10 | 上海华虹集成电路有限责任公司 | 不同时钟域无毛刺时钟切换电路的实现方法及电路 |
Non-Patent Citations (1)
Title |
---|
SOC芯片的低功耗物理设计研究;鲍进威;《中国优秀硕士学位论文全文数据库 信息科技辑》;20120715;正文第31-34页,3.2节,第5章,图4.2.1,4.2.2 |
Also Published As
Publication number | Publication date |
---|---|
CN105676944A (zh) | 2016-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102624373B (zh) | 多功能功率域电平转换器 | |
CN103985341B (zh) | 一种移位寄存器单元、栅极驱动电路和显示装置 | |
CN102130492B (zh) | 电源选择装置和方法 | |
CN104052444B (zh) | 具有快速接通的自举开关电路 | |
CN106230051A (zh) | 一种充电电路、***、方法及电子装置 | |
CN103616822B (zh) | 适用于多源输入的高压固态配电控制*** | |
CN105427793A (zh) | 电压控制电路、方法、栅极驱动电路和显示装置 | |
CN109427277A (zh) | 移位寄存器单元、驱动方法、栅极驱动电路和显示装置 | |
CN109905619A (zh) | 显示装置 | |
CN108665865A (zh) | 栅极驱动单元以及显示装置 | |
CN108649791A (zh) | 一种电荷泵控制电路 | |
CN105676944B (zh) | 时钟网络的开关控制方法、装置及处理器 | |
CN110289848A (zh) | 电压电平转换电路 | |
CN104821153B (zh) | 栅极驱动电路及oled显示装置 | |
CN209072341U (zh) | 基于dmos管的跨电压域的电平转移电路及芯片 | |
CN107852800A (zh) | 调光装置 | |
CN108649931B (zh) | 一种占空比可调的高速电平移位器电路 | |
CN109104170B (zh) | 一种自适应宽频带数字时钟插值器单元 | |
CN109327209A (zh) | 一种高速可再生比较器电路 | |
CN105070309A (zh) | 基于差分存储单元的灵敏放大器 | |
CN104158388B (zh) | 一种高端mosfet驱动电路 | |
CN106160460A (zh) | 快速充电的电荷泵电路 | |
CN105577166A (zh) | 电平移位电路和电源装置 | |
CN106452395A (zh) | 一种多路时钟分发电路及电子设备 | |
CN207926553U (zh) | 一种多功能开关控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |